TWI625042B - 一種訊號處理系統及其方法 - Google Patents

一種訊號處理系統及其方法 Download PDF

Info

Publication number
TWI625042B
TWI625042B TW106108231A TW106108231A TWI625042B TW I625042 B TWI625042 B TW I625042B TW 106108231 A TW106108231 A TW 106108231A TW 106108231 A TW106108231 A TW 106108231A TW I625042 B TWI625042 B TW I625042B
Authority
TW
Taiwan
Prior art keywords
value
frequency
fractional
clock
frequency divider
Prior art date
Application number
TW106108231A
Other languages
English (en)
Other versions
TW201834383A (zh
Inventor
張宏德
黃男雄
張家齊
Original Assignee
芯籟半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 芯籟半導體股份有限公司 filed Critical 芯籟半導體股份有限公司
Priority to TW106108231A priority Critical patent/TWI625042B/zh
Priority to US15/481,630 priority patent/US20180269881A1/en
Application granted granted Critical
Publication of TWI625042B publication Critical patent/TWI625042B/zh
Publication of TW201834383A publication Critical patent/TW201834383A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/04—Constructional details for maintaining temperature constant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，利用本發明之訊號處理系統以進行訊號處理方法時，經由溫度感測器/類比數位轉換器得出與不同的溫度相關的不同的K值，並將K值記錄於溫度補償處理模組之單次寫入唯讀記憶體OTP ROM；分數N型除頻器會將電容電感共振腔振盪器LC-Tank所輸出之較高的諧振頻率OSC往下除頻；利用線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈的時脈抖動，鎖頻迴路FLL根據經線性鎖相迴路LPLL時脈抖動處理後的時脈、以及外部所施加之一外部時脈訊號的頻率，而找出分數N型除頻器所需之M值與N值、並之傳送至溫度補償處理模組，而溫度補償處理模組會將K值、M值與N值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。

Description

一種訊號處理系統及其方法
本發明係有關於訊號處理系統及方法，更詳而言之，係有關於一種應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境的訊號處理系統及方法，利用溫度感測器/類比數位轉換器、溫度補償處理模組、分數N型除頻器、線性鎖相迴路LPLL、鎖頻迴路FLL，而找出分數N型除頻器所需之K值、M值與N，以便分數N型除頻器能輸出精準的時脈訊號。
在電子產品的發展當中，由於半導體製程技術的快速演進，出現了功能強大、複雜的超大型積體電路，一些電子商品，例如，手機，平板電腦，USB週邊產品，皆需要單晶片的應用，而在複雜的超大型積體電路中，更需要精確的同步時脈訊號以達成高規格的處理效能，是故，時脈產生器，即鎖相迴路PLL，被廣泛的運用在頻率合成器與時脈資料回復器等。
就目前的非石英晶體振盪器而言，壓控振盪器VCO較常見的結構可分為兩種，一種是電感電容共振腔(LC-Tank)振盪器，另一種則為Ring 振盪器，而以CMOS 製程而言，Ring 振盪器的相位雜訊目前仍無法達到相關通訊壓控振盪器VCO規格之要求，因而常以電感電容共振腔(LC-Tank)振盪器來設計壓控振盪器VCO。
就高速輸入/輸出I/O介面以及無線通訊系統而論，需要低成本、高效能的時脈產生器，使用電感電容共振腔振盪器能降低相位雜訊而達到符合高品質的通訊要求的效能規範。
於非專利文獻之”A monolithic and self-referenced RF LC clock generator compliant with USB 2.0”，Article in IEEE Journal of Solid-State Circuits, March 2007，作者Michael S McCorquodale所揭露的是，如何解決因為環境的變化(例如溫度)造成的石英晶體振盪器(XTAL)之頻率變化所造成鎖相迴路PLL鎖出的頻率變化的問題；而所使用的方式是，利用鎖相迴路PLL在回授除頻電路前多加一個相位內差電路(phase interpolation)，藉以在不同的溫度下，跳相位(shift phase )的方式來達到調整鎖相迴路PLL輸出頻率。
台灣公開/公告號 I558095「時脈產生電路與方法」係揭露一種時脈產生電路與時脈產生方法，用來產生一時脈。時脈產生電路包含：一參考時脈產生電路，設置於一晶片中，用來獨立地產生一參考時脈；一溫度感測器，用來感測環境溫度以產生一溫度資訊；一溫度補償模組，耦接該溫度感測器，用來依據該溫度資訊產生一溫度補償係數；以及一時脈調整電路，耦接該參考時脈產生電路，用來依據該參考時脈及該溫度補償係數產生該時脈；其中，該溫度補償模組動態產生該溫度補償係數，以使該時脈之頻率趨近一目標頻率，且實質上不隨溫度變化。惟，台灣公開/公告號 I558095「時脈產生電路與方法」的溫度補償模組依據基準值及斜率來產生各溫度所對應的溫度補償係數，係利用內插法而求得於某一溫度時的設定值N.F，以便反推溫度補償係數。
台灣公開/公告號I485986「時脈訊號合成之方法與裝置」係揭露一種調整輸出時脈訊號之頻率至要求之振盪頻率之準確度內之方法與其裝置。該方法之一實施例包含有下列步驟：進入一校正模式；產生一第一控制字元，以控制一時脈訊號合成器之時序；調整該第一控制字元直到該合成器之時序實質上落入一參考時脈時序之一預設範圍內；利用一溫度感測器感測一溫度；將第一控制字元之輸出預設值儲存至一非揮發性記憶體；離開該校正模式；利用該感測器感測該溫度；以及依據該非揮發性記憶體之輸出與該溫度感測器之輸出產生一第二控制字元，以控制該時脈訊號合成器之時序。惟，台灣公開/公告號I485986「時脈訊號合成之方法與裝置」係在製程、電壓、與溫度的變動影響下，利用單點校正與溫度補償機制來維持時脈訊號之頻率至指定頻率要求之精確度範圍內。
台灣公開/公告號201543803「時脈產生電路與方法」係揭露一種時脈產生電路與時脈產生方法，用來產生一時脈。時脈產生電路包含：一參考時脈產生電路，設置於一晶片中，用來獨立地產生一參考時脈；一溫度感測器，用來感測環境溫度以產生一溫度資訊；一溫度補償模組，耦接該溫度感測器，用來依據該溫度資訊產生一溫度補償係數；以及一時脈調整電路，耦接該參考時脈產生電路，用來依據該參考時脈及該溫度補償係數產生該時脈；其中，該溫度補償模組動態產生該溫度補償係數，以使該時脈之頻率趨近一目標頻率，且實質上不隨溫度變化。惟，台灣公開/公告號201543803「時脈產生電路與方法」的溫度補償模組依據基準值及斜率來產生各溫度所對應的溫度補償係數，係利用內插法而求得於某一溫度時的設定值N.F，以便反推溫度補償係數。
所以，如何能無須利用石英晶體振盪器(XTAL)、無須利用相位內差電路、且無須利用單點校正，另，並非是調整類比鎖相迴路中壓控振盪器VCO的相位，而是能利用數位鎖相迴路找除頻數、以及溫度與相位之關係而調整相位，均是待解決的問題。
本發明之主要目的便是在於提供一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，經由溫度感測器/類比數位轉換器得出與不同的溫度相關的不同的K值，並將K值記錄於溫度補償處理模組之單次寫入唯讀記憶體OTP ROM；分數N型除頻器會將電容電感共振腔振盪器LC-Tank所輸出之較高的諧振頻率OSC往下除頻；利用線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈的時脈抖動，鎖頻迴路FLL根據經線性鎖相迴路LPLL時脈抖動處理後的時脈、以及外部所施加之一外部時脈訊號的頻率，而找出分數N型除頻器所需之M值與N值、並之傳送至溫度補償處理模組，其中，M為分數N型除頻器之數字控制值，N為分數N型除頻器之除頻數，而溫度補償處理模組會將K值、M值與N值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。
本發明之再一目的便是在於提供一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，無需利用開迴路溫度補償電路(open loop temperature compensation circuit)與二進制加權電容器陣列(binary-weighted capacitor array)，而可以用較小的晶片面積達成自我校正電感電容時脈產生器因溫度所造成的頻率飄移。
本發明之又一目的便是在於提供一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，能無須利用石英晶體振盪器(XTAL)、無須利用相位內差電路、且無須利用單點校正，而能使分數N型除頻器能輸出精準的時脈訊號。
本發明之另一目的便是在於提供一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，並非是調整類比鎖相迴路中壓控振盪器VCO的相位，而是能利用數位鎖相迴路找除頻數、以及溫度與相位之關係而調整相位， 而能使分數N型除頻器能輸出精準的時脈訊號。
本發明之又一目的便是在於提供一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，利用溫度線性變化的物理量與電感電容諧振OSC頻率隨溫度線性變化的情況，以二個以上之點決定一條直線，而所對應之二個以上之溫度並未限定是幾度，並再利用分數N型(fractional N)除頻而把電感電容諧振OSC頻率除成所需的輸出頻率，換言之，係以沒有一定限定值的二個以上之不同的溫度而校正除頻數字，以便使除出來的頻率為所需之。
根據以上所述之目的，本發明提供一種訊號處理系統，該訊號處理系統包含溫度感測器/類比數位轉換器(temperature sensor/ADC)、溫度補償處理模組、分數N型除頻器(fractional-N divider)、線性鎖相迴路LPLL (Linear Phase Locked Loop)、以及鎖頻迴路FLL(Frequency Lock Loop)；其中，溫度補償處理模組可包含溫度補償處理器、以及記憶體。
溫度感測器/類比數位轉換器，經由該溫度感測器/該類比數位轉換器，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成數位碼(code)字元來控制分數N型除頻器的K值，而不同的溫度將得到不同的K值。
溫度補償處理模組，該溫度補償處理模組可包含溫度補償處理器、以及記憶體，其中，該記憶體中具有單次寫入唯讀記憶體OTP(One Time Programmable)ROM、以及查找表(Look Up Table)；該單次寫入唯讀記憶體OTP(One Time Programmable)ROM記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值；該溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、該查找表、以及來自鎖頻迴路FLL 的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。
分數N型除頻器，該分數N型除頻器會接收來自於電容電感共振腔振盪器所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL(Linear Phase Lock Loop)。
另，該分數N型除頻器於接收到該頻率偏移比例預估值後，該分數N型除頻器會將電容電感共振腔振盪器(LC-Tank)所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)往下除頻，以便分數N型除頻器能輸出精準的時脈訊號。
線性鎖相迴路LPLL(Linear Phase Lock Loop)，由於該分數N型除頻器所輸出之時脈訊號FOUT的時脈(clock)之抖動(jitter)比較大，因而該分數N型除頻器所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈訊號FOUT的時脈抖動。
鎖頻迴路FLL(Frequency Lock Loop)，該線性鎖相迴路LPLL將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL，該鎖頻迴路FLL根據自該線性鎖相迴路LPLL而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的頻率，例如，24Mhz或48Mhz，而找出該分數N型除頻器所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組，而該溫度補償處理模組之溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、查找表、以及來自該鎖頻迴路FLL 的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。
利用本發明之訊號處理系統以進行訊號處理方法的過程時，首先，進行溫度量測動作；經由該溫度感測器/該類比數位轉換器，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼(code)字元之來控制分數N型除頻器的K值，而不同的溫度將得到不同的K值；該單次寫入唯讀記憶體OTP ROM記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值。
接著，進行頻率偏移比例預估值計算動作；該溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、該查找表、以及來自鎖頻迴路FLL的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器，其中，該M值為數字控制值，該N值為除頻數。
繼而，進行精準時脈輸出動作；分數N型除頻器根據所接收到之該頻率偏移比例預估值，該分數N型除頻器能輸出精準的時脈訊號。
其中，進行頻率偏移比例預估值計算動作時的更詳細程序係為：首先，進行時脈訊號FOUT產生程序，該分數N型除頻器會接收來自於電容電感共振腔振盪器所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL(Linear Phase Lock Loop)；進而，進行時脈抖動處理程序，由於該分數N型除頻器所輸出之時脈訊號FOUT的時脈之抖動比較大，因而該分數N型除頻器所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈訊號FOUT的時脈抖動；繼之，該線性鎖相迴路LPLL將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL，該鎖頻迴路FLL根據自該線性鎖相迴路LPLL而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的頻率，例如，24Mhz或48Mhz，而找出該分數N型除頻器所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組；以及，進行得出頻率偏移比例預估值程序，該溫度補償處理模組之溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、查找表、以及來自該鎖頻迴路FLL的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器。
爲使熟悉該項技藝人士瞭解本發明之目的、特徵及功效，茲藉由下述具體實施例，並配合所附之圖式，對本發明詳加說明如後：
圖1為一系統示意圖，用以顯示說明本發明之訊號處理系統之系統架構、以及配合電感電容共振腔(LC-Tank)振盪器的運作情形。如圖1中所示之，訊號處理系統11包含溫度感測器/類比數位轉換器111、溫度補償處理模組112、分數N型除頻器113、鎖頻迴路FLL 114、以及線性鎖相迴路LPLL 115；其中，溫度補償處理模組112可包含溫度補償處理器(未圖示之)、以及記憶體(未圖示之)。
溫度感測器/類比數位轉換器111，經由該溫度感測器/該類比數位轉換器111，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成數位碼(code)字元來控制分數N型除頻器113的K值，而不同的溫度將得到不同的K值。
溫度補償處理模組112，該溫度補償處理模組112可包含溫度補償處理器、以及記憶體，其中，該記憶體中具有單次寫入唯讀記憶體OTP(One Time Programmable)ROM、以及查找表(Look Up Table)；該單次寫入唯讀記憶體OTP(One Time Programmable)ROM記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值；該溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、該查找表、以及來自鎖頻迴路FLL 114的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器113，以便分數N型除頻器113能輸出精準的時脈訊號。
分數N型除頻器113，該分數N型除頻器113會接收來自於電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL 114。
另，該分數N型除頻器113於接收到該頻率偏移比例預估值後，該分數N型除頻器113會將電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)往下除，以便分數N型除頻器能輸出精準的時脈訊號。
線性鎖相迴路LPLL 115，由於該分數N型除頻器113所輸出之時脈訊號FOUT的時脈(clock)之抖動(jitter)比較大，因而該分數N型除頻器113所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL 115來壓抑分數N型除頻器113所輸出之時脈訊號FOUT的時脈抖動。
鎖頻迴路FLL 114，該線性鎖相迴路LPLL 115將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL 114，該鎖頻迴路FLL 114根據自該線性鎖相迴路LPLL 115而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的external頻率，例如，24Mhz或48Mhz，而找出該分數N型除頻器113所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組112，而該溫度補償處理模組112之溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、查找表、以及來自該鎖頻迴路FLL115的M值與N值而得出頻率偏移比例預估值(未圖示之)，其中，該M值為數字控 制值，該N值為除頻數，並將該頻率偏移比例預估值傳送給分數N型除頻器113，以便分數N型除頻器113能輸出精準的時脈訊號1131。
圖2為一流程圖，用以顯示說明利用如圖1中之本發明之訊號處理系統以進行訊號處理方法的流程步驟。
如圖2中所示之，首先，於步驟21，進行溫度量測動作；經由該溫度感測器/該類比數位轉換器111，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼(code)字元之來控制分數N型除頻器113的K值，而不同的溫度將得到不同的K值；該單次寫入唯讀記憶體OTP ROM記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值，並進到步驟22。
於步驟22，進行頻率偏移比例預估值計算動作；該溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、該查找表、以及來自鎖頻迴路FLL 114的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器113，並進到步驟23。
於步驟23，進行精準時脈輸出動作；分數N型除頻器113根據所接收到之該頻率偏移比例預估值，該分數N型除頻器113能輸出精準的時脈訊號1131。
圖3為一流程圖，用以顯示說明利用如圖2中之訊號處理方法的進行頻率偏移比例預估值計算動作步驟的更詳細程序。如圖3中所示之，首先，進行時脈訊號FOUT產生程序221；該分數N型除頻器113會接收來自於電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL 115，並進到程序222。
於程序222，進行時脈抖動處理程序；由於該分數N型除頻器113所輸出之時脈訊號FOUT的時脈之抖動比較大，因而該分數N型除頻器113所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL 115來壓抑分數N型除頻器113所輸出之時脈訊號FOUT的時脈抖動，並進到程序223。
於程序223，進行找出M值與N值程序；該線性鎖相迴路LPLL 115將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL 114，該鎖頻迴路FLL 114根據自該線性鎖相迴路LPLL 115而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的external頻率，例如，24Mhz或48Mhz，而找出該分數N型除頻器113所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組112，其中，該M值為數字控制值，該N值為除頻數，並進到程序224。
於程序224，進行得出頻率偏移比例預估值程序；該溫度補償處理模組112之溫度補償處理器會利用該單次寫入唯讀記憶體OTP ROM中的二個以上之K值、查找表、以及來自該鎖頻迴路FLL 115的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器113。
圖4為一示意圖，用以顯示說明本發明之訊號處理系統的一實施例的架構、以及配合電感電容共振腔(LC-Tank)振盪器的運作情形。如圖4中所示之，訊號處理系統11包含溫度感測器/類比數位轉換器111、溫度補償處理模組112、分數N型除頻器113、線性鎖相迴路LPLL 115、以及鎖頻迴路FLL 114；其中，溫度補償處理模組112可包含溫度補償處理器1121、以及記憶體1122；以及，其中，當電感電容共振腔(LC-Tank)振盪器2頻率是直線將進行二點校正，當電感電容共振腔(LC-Tank)振盪器2頻率是二次曲線今進行三點校正，當電感電容共振腔(LC-Tank)振盪器2頻率是P次曲線則進行(P+1)點校正。
溫度感測器/類比數位轉換器111，經由該溫度感測器/該類比數位轉換器111，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成數位碼(code)字元來控制分數N型除頻器113的K值，而不同的溫度將得到不同的K值；例如，其中，分別於0℃/25℃/50℃時，例如，於0℃時，數位碼字元：Vbe_0=>ADC_Code_0,FLL=>K0；而於50℃時，數位碼字元：Vbe_50=>ADC_Code_50,FLL=>K50；而於25℃時，數位碼字元：Vbe_25=>ADC_Code_25,FLL=>K25；是故，所以當溫度為X℃時，數位碼字元：Vbe_x=>ADC_Code_X=>Kx(所需要的K值)利用查找表(LUT)把Kx輸入到分數N型除頻器113，在此，所寫的溫度並不是絕對的，若是做兩點校正只要室溫取一個K值，高溫取一個K值即可。
溫度補償處理模組112，該溫度補償處理模組112可包含溫度補償處理器1121、以及記憶體1122，其中，該記憶體1122中具有單次寫入唯讀記憶體OTP(One Time Programmable)ROM 1123、以及查找表LUT(Look Up Table)1124；該單次寫入唯讀記憶體OTP(One Time Programmable)ROM1123記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值；該溫度補償處理器1121會利用該單次寫入唯讀記憶體OTP ROM1123中的二個以上之K值、該查找表LUT 1124、以及來自鎖頻迴路FLL 115的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器113，以便分數N型除頻器113能輸出精準的時脈訊號1132。
分數N型除頻器113，該分數N型除頻器113會接收來自於電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL 115。
另，該分數N型除頻器113於接收到該頻率偏移比例預估值後，該分數N型除頻器113會將電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)往下除頻，以便分數N型除頻器113能輸出精準的時脈訊號1132。
線性鎖相迴路LPLL 114，由於該分數N型除頻器113所輸出之時脈訊號FOUT的時脈(clock)之抖動(jitter)比較大，因而該分數N型除頻器113所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL 115來壓抑分數N型除頻器113所輸出之時脈訊號FOUT的時脈抖動。
鎖頻迴路FLL 114，該線性鎖相迴路LPLL 115將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL 114，該鎖頻迴路FLL 114根據自該線性鎖相迴路LPLL 115而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的external頻率48Mhz或24Mhz，而找出該分數N型除頻器113所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組112，而該溫度補償處理模組112之溫度補償處理器1121會利用該單次寫入唯讀記憶體OTP ROM 1123中的二個以上之K值、查找表1124、以及來自該鎖頻迴路FLL 114的M值與N值而得出頻率偏移比例預估值(未圖示之)，其中，該M值為數 字控制值，該N值為除頻數，並將該頻率偏移比例預估值傳送給分數N型除頻器113，以便分數N型除頻器113能輸出精準的時脈訊號1132。
於本實施例中，整數=>N，小數f=(K+M)/2M，其中，2M=1000000，K變化1=>f變化1.0ppm，而線性鎖相迴路LPLL濾除分數N型除頻器輸出的時脈抖動；鎖頻迴路FLL 114利用外加的精準external頻率48MHz或24Mhz而找出N/M/K0，K25，K50，而通常2M=1000000先定下來，而N也可以大致先訂下來，M、N應該要根據需要的精準度與後級需要的頻率來決定。
圖5為一流程圖，用以顯示說明利用如圖4中之本發明之訊號處理系統的一實施例以進行訊號處理方法的一流程步驟。
如圖5中所示之，首先，於步驟31，進行溫度量測動作；經由該溫度感測器/該類比數位轉換器111，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼(code)字元之來控制分數N型除頻器113的K值，而不同的溫度將得到不同的K值；該單次寫入唯讀記憶體OTP ROM 1123記錄不同溫度的二個以上的K值，要做二點校正就記錄兩個K值、要做三點校正就記錄三個K值，並進到步驟32。
於步驟32，進行頻率偏移比例預估值計算動作；該溫度補償處理器1122會利用該單次寫入唯讀記憶體OTP ROM 1123中的二個以上之K值、該查找表1124、以及來自鎖頻迴路FLL 114的M值與N值而得出頻率偏移比例預估值，其中，該M值為數字控制值，該N值為除頻數，並將該頻率偏移比例預估值傳送給分數N型除頻器113，並進到步驟33。
於步驟33，進行精準時脈輸出動作；分數N型除頻器113根據所接收到之該頻率偏移比例預估值，該分數N型除頻器113能輸出精準的時脈訊號1132。
圖6為一流程圖，用以顯示說明利用如圖5中之訊號處理方法的進行頻率偏移比例預估值計算動作步驟的更詳細程序。如圖6中所示之，首先，進行時脈訊號FOUT產生程序321；該分數N型除頻器113會接收來自於電容電感共振腔振盪器2所輸出之較高的諧振頻率OSC，例如，框時脈訊號輸出FCO(Frame Clock Output)，產生出時脈訊號FOUT、並將該時脈訊號FOUT傳送至線性鎖相迴路LPLL 115，並進到程序322。
於程序322，進行時脈抖動處理程序；由於該分數N型除頻器113所輸出之時脈訊號FOUT的時脈之抖動比較大，因而該分數N型除頻器113所輸出之時脈訊號FOUT的時脈將利用該線性鎖相迴路LPLL 115來壓抑分數N型除頻器113所輸出之時脈訊號FOUT的時脈抖動，並進到程序323。
於程序323，進行找出M值與N值程序；該線性鎖相迴路LPLL 115將經時脈抖動處理後之時脈訊號FOUT的時脈傳送至該鎖頻迴路FLL 114，該鎖頻迴路FLL 114根據自該線性鎖相迴路LPLL 115而來之經時脈抖動處理後的時脈訊號FOUT的時脈、以及外部施加於其之一外部時脈訊號的external頻率48Mhz或24Mhz，而找出該分數N型除頻器113所需之M值與N值、並將該M值與N值傳送至該溫度補償處理模組112，並進到程序324。
於程序324，進行得出頻率偏移比例預估值程序；該溫度補償處理模組112之溫度補償處理器1121會利用該單次寫入唯讀記憶體OTP ROM 1123中的二個以上之K值、查找表1124、以及來自該鎖頻迴路FLL 114的M值與N值而得出頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給分數N型除頻器113。
綜合以上之該些實施例，我們可以得到本發明之一種訊號處理系統及其方法，係應用於電感電容共振腔(LC-Tank)振盪器諧振頻率OSC之溫度補償處理的環境中，利用本發明之訊號處理系統以進行訊號處理方法時，經由溫度感測器/類比數位轉換器得出與不同的溫度相關的不同的K值，並將K值記錄於溫度補償處理模組之單次寫入唯讀記憶體OTP ROM；分數N型除頻器會將電容電感共振腔振盪器LC-Tank所輸出之較高的諧振頻率OSC往下除頻；利用線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈的時脈抖動，鎖頻迴路FLL根據經線性鎖相迴路LPLL時脈抖動處理後的時脈、以及外部所施加之一外部時脈訊號的頻率，而找出分數N型除頻器所需之M值與N值、並之傳送至溫度補償處理模組，而溫度補償處理模組會將K值、M值與N值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。本發明之訊號處理系統及方法包含以下優點： 經由溫度感測器/類比數位轉換器得出與不同的溫度相關的不同的K值，並將K值記錄於溫度補償處理模組之單次寫入唯讀記憶體OTP ROM；分數N型除頻器會將電容電感共振腔振盪器LC-Tank所輸出之較高的諧振頻率OSC往下除；利用線性鎖相迴路LPLL來壓抑分數N型除頻器所輸出之時脈的時脈抖動，鎖頻迴路FLL根據經線性鎖相迴路LPLL時脈抖動處理後的時脈、以及外部所施加之一外部時脈訊號的頻率，而找出分數N型除頻器所需之M值與N值、並之傳送至溫度補償處理模組，而溫度補償處理模組會將K值、M值與N值傳送給分數N型除頻器，以便分數N型除頻器能輸出精準的時脈訊號。
無需利用開迴路溫度補償電路(open loop temperature compensation circuit)與二進制加權電容器陣列(binary-weighted capacitor array)，而可以用較小的晶片面積達成自我校正電感電容時脈產生器因溫度所造成的飄移。
能無須利用石英晶體振盪器(XTAL)、無須利用相位內差電路、且無須利用單點校正，而能使分數N型除頻器能輸出精準的時脈訊號。
並非是調整類比鎖相迴路中壓控振盪器VCO的相位，而是能利用數位鎖相迴路找除頻數、以及溫度與相位之關係而調整相位，而能使分數N型除頻器能輸出精準的時脈訊號。
利用溫度線性變化的物理量與電感電容諧振OSC頻率隨溫度線性變化的情況，以二個以上之點決定一條直線，而所對應之二個以上之溫度並未限定是幾度，並再利用分數N型(fractional N)除頻而把電感電容諧振OSC頻率除成所需的輸出頻率，換言之，係以沒有一定限定值的二個以上之不同的溫度而校正除頻數字，以便使除出來的頻率為所需之。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之專利範圍內。
2‧‧‧電容電感共振腔振盪器
11‧‧‧訊號處理系統
21、22、23‧‧‧步驟
31、32、33‧‧‧步驟
111‧‧‧溫度感測器/類比數位轉換器
112‧‧‧溫度補償處理模組
113‧‧‧分數N型除頻器
114‧‧‧鎖頻迴路FLL
115‧‧‧線性鎖相迴路LPLL
221、222、223、224‧‧‧步驟
321、322、323、324‧‧‧步驟
1121‧‧‧溫度補償處理器
1122‧‧‧記憶體
1123‧‧‧單次寫入唯讀記憶體
OTP ROM 1124‧‧‧查找表
LUT 1131‧‧‧時脈訊號
1132‧‧‧時脈訊號
external‧‧‧外部時脈訊號頻率
FCO‧‧‧框時脈訊號
FOUT‧‧‧時脈訊號
圖1為一系統示意圖，用以顯示說明本發明之訊號處理系統之系統架構、以及配合電感電容共振腔(LC-Tank)振盪器的運作情形； 圖2為一流程圖，用以顯示說明利用如圖1中之本發明之訊號處理系統以進行訊號處理方法的流程步驟； 圖3為一流程圖，用以顯示說明利用如圖2中之訊號處理方法的進行頻率偏移比例預估值計算動作步驟的更詳細程序； 圖4為一示意圖，用以顯示說明本發明之訊號處理系統的一實施例的架構、以及配合電感電容共振腔(LC-Tank)振盪器的運作情形； 圖5為一流程圖，用以顯示說明利用如圖4中之本發明之訊號處理系統的一實施例以進行訊號處理方法的一流程步驟；以及 圖6為一流程圖，用以顯示說明利用如圖5中之訊號處理方法的進行頻率偏移比例預估值計算動作步驟的更詳細程序。

Claims (9)

  1. 一種訊號處理方法，係應用於電感電容共振腔振盪器諧振頻率之溫度補償處理的環境中，包含以下程序：進行溫度量測動作；進行頻率偏移比例預估值計算動作；利用與溫度相關之二個以上之K值、查找表、以及M值與N值而得出頻率偏移比例預估值，其中，該M值為數字控制值，該N值為除頻數；以及進行精準時脈輸出動作；根據所接收到之該頻率偏移比例預估值，而能輸出精準的時脈訊號；其中，進行該頻率偏移比例預估值計算動作；利用與溫度相關之該二個以上之K值、該查找表、以及來自鎖頻迴路的該M值與該N值而得出該頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給該分數N型除頻器。
  2. 如申請專利範圍第1項所述之訊號處理方法，其中，進行該頻率偏移比例預估值計算動作，復包含以下程序：進行時脈訊號FOUT產生程序；進行時脈抖動處理程序；壓抑所輸出之該時脈訊號FOUT的時脈抖動；進行找出該M值與該N值程序；根據經時脈抖動處理後的該時脈訊號FOUT的時脈、以及一外部時脈訊號的頻率，而找出所需之該M值與該N值；以及進行得出該頻率偏移比例預估值程序。
  3. 如申請專利範圍第1項所述之訊號處理方法，其中，於進行該溫度量測動作，經由溫度感測器/類比數位轉換器，由該溫度感測器得知當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼字元之來控制分數N型除頻器的該二個以上之K值並予以記錄。
  4. 如申請專利範圍第1項所述之訊號處理方法，其中，進行該精準時脈輸出動作；該分數N型除頻器根據所接收到之該頻率偏移比例預估值，輸出精準的該時脈訊號。
  5. 如申請專利範圍第2項所述之訊號處理方法，其中，於進行該溫度量測動作，經由溫度感測器/類比數位轉換器，由該溫度感測器得知當下溫度、 並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼字元之來控制分數N型除頻器的該二個以上之K值並予以記錄。
  6. 如申請專利範圍第2項所述之訊號處理方法，其中，進行該頻率偏移比例預估值計算動作；利用與溫度相關之該二個以上之K值、該查找表、以及來自鎖頻迴路的該M值與該N值而得出該頻率偏移比例預估值，並將該頻率偏移比例預估值傳送給該分數N型除頻器。
  7. 如申請專利範圍第2項所述之訊號處理方法，其中，進行該精準時脈輸出動作；該分數N型除頻器根據所接收到之該頻率偏移比例預估值，輸出精準的該時脈訊號。
  8. 一種訊號處理系統，係應用於電感電容共振腔振盪器諧振頻率之溫度補償處理的環境中，包含：溫度感測器/類比數位轉換器，經由該溫度感測器/該類比數位轉換器，由該溫度感測器得知不同的當下溫度、並轉成電壓，再藉由該類比數位轉換器轉換成為數位碼字元之不同的二個以上的K值；溫度補償儲存模組，該溫度補償儲存模組將記錄來自於該溫度感測器/該類比數位轉換器的該二個以上的K值；分數N型除頻器，該分數N型除頻器會接收來自於電容電感共振腔振盪器所輸出之諧振頻率而產生出時脈訊號FOUT並將之予以輸出；線性鎖相迴路，該分數N型除頻器將該時脈訊號FOUT傳送至該線性鎖相迴路；利用該線性鎖相迴路來壓抑該分數N型除頻器所輸出之該時脈訊號FOUT的時脈抖動；以及鎖頻迴路，該線性鎖相迴路將經時脈抖動處理後之該時脈訊號FOUT的時脈傳送至該鎖頻迴路，該鎖頻迴路根據經時脈抖動處理後的該時脈訊號FOUT的該時脈、以及外部施加的一外部時脈訊號頻率，而找出該分數N型除頻器所需之該M值與該N值、並將該M值與N值傳送至該溫度補償處理模組，其中，該M值為數字控制值，該N值為除頻數；其中，該溫度補償處理模組利用該二個以上之K值、查找表、以及來自該鎖頻迴路的該M值與該N值而得出頻率偏移比例預估值，並將該頻率偏移比例 預估值傳送給該分數N型除頻器，以便該分數N型除頻器能輸出精準的時脈訊號。
  9. 如申請專利範圍第8項所述之訊號處理系統，其中，該溫度補償處理模組包含溫度補償處理器、以及記憶體，該記憶體中具有單次寫入唯讀記憶體、以及該查找表，該單次寫入唯讀記憶體記錄不同溫度的該二個以上之K值；該溫度補償處理器會利用該單次寫入唯讀記憶體中的該二個以上之K值、該查找表、以及來自該鎖頻迴路的該M值與該N值而得出該頻率偏移比例預估值。
TW106108231A 2017-03-14 2017-03-14 一種訊號處理系統及其方法 TWI625042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106108231A TWI625042B (zh) 2017-03-14 2017-03-14 一種訊號處理系統及其方法
US15/481,630 US20180269881A1 (en) 2017-03-14 2017-04-07 Signal processing system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106108231A TWI625042B (zh) 2017-03-14 2017-03-14 一種訊號處理系統及其方法

Publications (2)

Publication Number Publication Date
TWI625042B true TWI625042B (zh) 2018-05-21
TW201834383A TW201834383A (zh) 2018-09-16

Family

ID=62951586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108231A TWI625042B (zh) 2017-03-14 2017-03-14 一種訊號處理系統及其方法

Country Status (2)

Country Link
US (1) US20180269881A1 (zh)
TW (1) TWI625042B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680621B1 (en) * 2019-02-28 2020-06-09 Keysight Technologies, Inc. Phase stabilization for a frequency multiplier
JP7350512B2 (ja) * 2019-05-17 2023-09-26 ローム株式会社 発振回路、半導体装置、オシレータｉｃ、発振回路の校正方法
JP7155082B2 (ja) * 2019-09-09 2022-10-18 株式会社東芝 電子回路
CN114726471B (zh) * 2022-03-21 2024-08-06 国网湖南省电力有限公司 基于hplc的配电场域网时钟精准同步方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805189A (en) * 1972-11-27 1974-04-16 Gte Laboratories Inc Oscillators using surface acoustic wave delay line
US20040222856A1 (en) * 2003-05-02 2004-11-11 Silicon Laboratories, Inc. Calibration of oscillator devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805189A (en) * 1972-11-27 1974-04-16 Gte Laboratories Inc Oscillators using surface acoustic wave delay line
US20040222856A1 (en) * 2003-05-02 2004-11-11 Silicon Laboratories, Inc. Calibration of oscillator devices

Also Published As

Publication number Publication date
US20180269881A1 (en) 2018-09-20
TW201834383A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI625042B (zh) 一種訊號處理系統及其方法
TWI485986B (zh) 時脈訊號合成之方法與裝置
US10908558B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US10268164B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US9344065B2 (en) Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
US20160241248A1 (en) Single insertion trimming of highly accurate reference oscillators
US20090146746A1 (en) Self-calibrating temperature-compensated oscillator
US6359476B2 (en) Frequency correction circuit for a periodic source such as a crystal oscillator
US10224939B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US20020005765A1 (en) Digital indirectly compensated crystal oscillators
US10992301B1 (en) Circuit and method for generating temperature-stable clocks using ordinary oscillators
TWI551034B (zh) 振盪器
EP3975431A1 (en) Apparatus, system and method for generating an output oscillator signal, transceiver, mobile device and base station
US10396804B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP5420235B2 (ja) 温度補償型水晶発振器の温度補償値設定方法
US8125284B2 (en) Temperature compensation method and apparatus for an output frequency signal based on successive approximation
CN108574457A (zh) 一种信号处理系统及其方法
US10187072B1 (en) Signal processing system and method thereof
CN201467103U (zh) 温度感应振荡器
Okuno et al. A 2.23 ps RMS jitter 3 μs fast settling ADPLL using temperature compensation PLL controller
CN107741523A (zh) 一种基于pll锁相环的时域信号测量装置
JP2011166473A (ja) 半導体集積回路
Dorn et al. Low-Cost, High-Stability Arbitrary Clock Source Using Software GNSS Drift Correction
JP2021190779A (ja) Ｐｌｌ回路
CN109299026A (zh) 一种信号处理系统及其方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees