JP7155082B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP7155082B2 JP7155082B2 JP2019163985A JP2019163985A JP7155082B2 JP 7155082 B2 JP7155082 B2 JP 7155082B2 JP 2019163985 A JP2019163985 A JP 2019163985A JP 2019163985 A JP2019163985 A JP 2019163985A JP 7155082 B2 JP7155082 B2 JP 7155082B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- switch
- switching element
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
図1の電子回路100は、スイッチング素子の入力抵抗の計測を行うことが可能な回路の一例にしかすぎない。したがって、これとは異なる構成の回路を使ってスイッチング素子の入力抵抗の計測を行ってもよい。以下では、回路の一部の電位が、電源電圧に固定されてしまうことを防止する電子回路について説明する。
図4は、電子回路の第2の変形例を示す回路図である。図4の電子回路102は、電子回路100の構成要素に加え、制御回路CTR2を備えている。制御回路CTR2は、発振器OSCと、トランジスタM1およびM2のゲート端子に接続されている。
図5は、電子回路の第3の変形例を示す回路図である。図5の電子回路103は、電子回路100の構成要素に加え、アナログデジタル変換器10と、処理部11とを備えている。アナログデジタル変換器10は、ピーク検波回路21の端子poutに接続されている。そして、処理部11は、アナログデジタル変換器10の後段側に接続されている。処理部11は、ルックアップテーブルLUT0を備えている。処理部11は、ハードウェア回路によって実装されていてもよいし、プロセッサとプログラムの組み合わせによって実装されていてもよい。ルックアップテーブルは、例えば、マルチプレクサによって実装されていてもよいし、SRAMなどのメモリ(記憶部)によって実装されていてもよい。ただし、ルックアップテーブルの実装方法については、特に問わない。
図6は、電子回路の第4の変形例を示す回路図である。図6の電子回路104は、電子回路100の構成要素に加え、アナログデジタル変換器10と、処理部12と、温度センサ13とを備えている。アナログデジタル変換器10は、ピーク検波回路21の端子poutに接続されている。そして、処理部12は、アナログデジタル変換器10の後段側に接続されている。処理部12は、ハードウェア回路によって実装されていてもよいし、プロセッサとプログラムの組み合わせによって実装されていてもよい。処理部12は、ふたつのルックアップテーブル(ルックアップテーブルLUT1、ルックアップテーブルLUT2)を備えている。ルックアップテーブルは、例えば、マルチプレクサによって実装されていてもよいし、SRAMなどのメモリによって実装されていてもよい。ただし、ルックアップテーブルの実装方法については、特に問わない。なお、処理部は、3つ以上のルックアップテーブルを備えていてもよい。
図7は、電子回路の第5の変形例を示す回路図である。図7の電子回路105では、包絡線検波回路20Aの構成が、電子回路104の包絡線検波回路20と異なっている。同様に、電子回路105では、ピーク検波回路21Aの構成が、電子回路105のピーク検波回路21と異なっている。また、電子回路105には、トランジスタM1と、トランジスタM2が追加されている。
図8および図9は、半導体チップまたは半導体パッケージ内における温度センサ13の配置の例を示した平面図である。図8に示したように、温度センサ13をトランジスタM4に隣接して配置してもよい。また、図9に示したように、温度センサ13をトランジスタM3に隣接して配置してもよい。隣接した配置とは、例えば、温度センサ13を含むブロックから、トランジスタM3またはM4を含むブロックまでの熱抵抗の値が、温度センサ13から外部空気までの熱抵抗の値よりも一桁小さい範囲である配置のことをいう。また、同一チップ基板内に温度センサ13と、トランジスタM3またはM4が配置されている場合も、温度センサ13がトランジスタM3またはM4と隣接しているといえる。
図10は、電子回路の第6の変形例を示す回路図である。図10の電子回路106は、上述の電子回路100とスイッチング素子M0の入力側にある回路の構成が異なっている。電子回路106では、スイッチング素子M0の入力側に、発振器OSCと、駆動回路DR1が接続されている。駆動回路DR1は、3個のpチャネルのFET(トランジスタM6と、トランジスタM7と、トランジスタM9)と、2個のnチャネルのFET(トランジスタM5と、トランジスタM8)と、抵抗器RM5とを備えている。
図11は、電子回路の第6の変形例を示す回路図である。図10の電子回路107は、上述の電子回路106からトランジスタM8と、トランジスタM9を削除し、スイッチS0~S3を追加した構成となっている。
11、12 処理部
13 温度センサ
20、20A 包絡線検波回路
21、21A ピーク検波回路
100、101、102、103、104、105、106、107 電子回路
A0 反転回路
DR0、DR1、DR2 駆動回路
M0 スイッチング素子
Claims (19)
- 半導体スイッチング素子のゲート端子に供給されるチャープ信号を生成する発振器と、
前記チャープ信号が供給されるときの前記半導体スイッチング素子のゲート端子への入力電圧に基づき、包絡線検波信号を生成する検波回路と、
前記包絡線検波信号の反転信号を生成する反転回路と、
前記反転信号のピーク電圧を出力する出力回路とを備える、
電子回路。 - 前記発振器が生成するチャープ信号の周波数は、前記半導体スイッチング素子のゲート端子における寄生容量および寄生インダクタンスによって定まる共振周波数を含む、
請求項1に記載の電子回路。 - 前記反転信号のピーク電圧における前記チャープ信号の周波数は、前記共振周波数である、
請求項2に記載の電子回路。 - 前記半導体スイッチング素子のゲート端子の電圧を制御して前記半導体スイッチング素子の導通状態及び非導通状態を制御し、
前記半導体スイッチング素子が非導通状態である間に前記発振器が前記チャープ信号を生成させるように制御する、制御回路をさらに備える、
請求項1ないし3のいずれか一項に記載の電子回路。 - 前記反転回路および前記出力回路を接続する第1ノードと、
前記第1ノードおよびグラウンドを接続する第1スイッチと、
前記出力回路の出力端子と、
前記出力端子およびグラウンドを接続する第2スイッチとをさらに備える、
請求項1ないし3のいずれか一項に記載の電子回路。 - 前記半導体スイッチング素子のゲート端子の電圧を制御して前記半導体スイッチング素子の導通状態及び非導通状態を制御し、
前記半導体スイッチング素子が非導通状態である間に、前記発振器が前記チャープ信号を生成させるように制御し、
前記発振器が前記チャープ信号を生成しない場合、前記第1スイッチおよび前記第2スイッチを導通状態にさせ、前記発振器が前記チャープ信号を生成する場合、前記第1スイッチおよび前記第2スイッチを非導通状態にさせる、制御回路をさらに備える、
請求項5に記載の電子回路。 - 前記検波回路は、第1ダイオードと、第1コンデンサと、第1抵抗器とを含み、
前記第1ダイオードのアノード端子は、前記半導体スイッチング素子に接続され、前記第1コンデンサおよび前記第1抵抗器は、前記第1ダイオードのカソード端子とグラウンドとの間に接続される、
請求項1ないし6のいずれか一項に記載の電子回路。 - 前記出力回路は、第2ダイオードと、第2コンデンサとを含み、
前記第2ダイオードのアノード端子は、前記反転回路に接続され、前記第2コンデンサは、前記第2ダイオードのカソード端子とグラウンドとの間に接続される、
請求項1ないし7のいずれか一項に記載の電子回路。 - 前記ピーク電圧をデジタル化するアナログデジタル変換器と、
デジタル化された前記ピーク電圧に基づき、前記半導体スイッチング素子の入力抵抗または前記半導体スイッチング素子の温度の少なくともいずれかを推定する処理部とをさらに備える、
請求項1ないし6のいずれか一項に記載の電子回路。 - 前記検波回路及び前記出力回路のいずれかの温度を計測する温度センサをさらに備え、
前記処理部は、前記半導体スイッチング素子の入力抵抗または前記半導体スイッチング素子の温度の少なくともいずれかの推定に用いる複数のルックアップテーブルを備え、前記温度センサの計測値に基づき、複数の前記ルックアップテーブルのうち、いずれかを選択する、
請求項9に記載の電子回路。 - 前記検波回路は、第1演算増幅器と、nチャネルの第1トランジスタと、第1コンデンサと、第1抵抗器とを含み、
前記第1演算増幅器の非反転入力端子は、前記半導体スイッチング素子のゲート端子に接続され、前記第1トランジスタのソース端子は、前記第1演算増幅器の反転入力端子に接続され、前記第1トランジスタのゲート端子とドレイン端子は、短絡されて前記第1演算増幅器の出力端子に接続され、前記第1コンデンサおよび前記第1抵抗器は、前記第1トランジスタのソース端子とグラウンドとの間に接続される、
請求項10に記載の電子回路。 - 前記出力回路は、第2演算増幅器と、nチャネルの第2トランジスタと、第2コンデンサとを含み、
前記第2演算増幅器の非反転入力端子は、前記反転回路に接続され、前記第2トランジスタのソース端子は、前記第2演算増幅器の反転入力端子に接続され、前記第2トランジスタのゲート端子とドレイン端子は、短絡されて前記第2演算増幅器の出力端子に接続され、前記第2コンデンサは、前記第2トランジスタのソース端子とグラウンドとの間に接続される、
請求項10または11に記載の電子回路。 - 前記検波回路及び前記温度センサは半導体チップまたは半導体パッケージに含まれ、
前記温度センサは、前記第1トランジスタに隣接して配置される、
請求項11に記載の電子回路。 - 前記出力回路及び前記温度センサは半導体チップまたは半導体パッケージに含まれ、
前記温度センサは、前記第2トランジスタに隣接して配置される、
請求項12に記載の電子回路。 - pチャネルの第3トランジスタと、
nチャネルの第4トランジスタと、
第2抵抗器とをさらに備え、
前記第3トランジスタのゲート端子は前記発振器に接続され、
前記第3トランジスタのソース端子は、電源電位に接続され、前記第3トランジスタのドレイン端子および前記第4トランジスタのドレイン端子を接続する第2ノードは、前記半導体スイッチング素子のゲート端子に接続され、前記第4トランジスタのソース端子は、グラウンドに接続され、前記第4トランジスタのゲート端子およびドレイン端子は、前記第2抵抗器を介して接続される、
請求項1ないし14のいずれか一項に記載の電子回路。 - pチャネルの第5トランジスタと、
第3スイッチと、
第4スイッチと、
第5スイッチと、
第6スイッチとをさらに備え、
前記第5トランジスタのソース端子は、前記電源電位に接続され、前記第5トランジスタのゲート端子とドレイン端子は、短絡されて前記発振器に接続され、前記第5トランジスタのゲート端子と前記第3トランジスタのゲート端子は、前記第6スイッチを介して接続され、前記第3トランジスタのゲート端子は、前記第5スイッチを介して前記半導体スイッチング素子の制御信号が供給される第1端子に接続され、前記第4トランジスタのゲート端子は、前記第3スイッチを介して前記半導体スイッチング素子の制御信号が供給される第2端子に接続され、前記第4トランジスタのゲート端子とドレイン端子との間には、前記第2抵抗器と直列に前記第4スイッチが接続される、
請求項15に記載の電子回路。 - pチャネルの第3トランジスタと、
nチャネルの第4トランジスタと、
pチャネルの第5トランジスタと、
第3スイッチと、
第4スイッチと、
第5スイッチと、
第6スイッチと、
第2抵抗器とをさらに備え、
前記第3トランジスタのゲート端子は前記発振器に接続され、
前記第3トランジスタのソース端子は、電源電位に接続され、前記第3トランジスタのドレイン端子および前記第4トランジスタのドレイン端子を接続する第2ノードは、前記半導体スイッチング素子のゲート端子に接続され、前記第4トランジスタのソース端子は、グラウンドに接続され、前記第4トランジスタのゲート端子およびドレイン端子は、前記第2抵抗器を介して接続され、
前記第5トランジスタのソース端子は、前記電源電位に接続され、前記第5トランジスタのゲート端子とドレイン端子は、短絡されて前記発振器に接続され、前記第5トランジスタのゲート端子と前記第3トランジスタのゲート端子は、前記第6スイッチを介して接続され、前記第3トランジスタのゲート端子は、前記第5スイッチを介して前記半導体スイッチング素子の制御信号が供給される第1端子に接続され、前記第4トランジスタのゲート端子は、前記第3スイッチを介して前記半導体スイッチング素子の制御信号が供給される第2端子に接続され、前記第4トランジスタのゲート端子とドレイン端子との間には、前記第2抵抗器と直列に前記第4スイッチが接続され、
前記制御回路は、前記発振器が前記チャープ信号を生成する間、前記第4スイッチおよび前記第6スイッチを導通状態にさせ、前記第3スイッチおよび前記第5スイッチを非導通状態にさせる、
請求項4又は6に記載の電子回路。 - pチャネルの第3トランジスタと、
nチャネルの第4トランジスタと、
pチャネルの第5トランジスタと、
第3スイッチと、
第4スイッチと、
第5スイッチと、
第6スイッチと、
第2抵抗器とをさらに備え、
前記第3トランジスタのゲート端子は前記発振器に接続され、
前記第3トランジスタのソース端子は、電源電位に接続され、前記第3トランジスタのドレイン端子および前記第4トランジスタのドレイン端子を接続する第2ノードは、前記半導体スイッチング素子のゲート端子に接続され、前記第4トランジスタのソース端子は、グラウンドに接続され、前記第4トランジスタのゲート端子およびドレイン端子は、前記第2抵抗器を介して接続され、
前記第5トランジスタのソース端子は、前記電源電位に接続され、前記第5トランジスタのゲート端子とドレイン端子は、短絡されて前記発振器に接続され、前記第5トランジスタのゲート端子と前記第3トランジスタのゲート端子は、前記第6スイッチを介して接続され、前記第3トランジスタのゲート端子は、前記第5スイッチを介して前記半導体スイッチング素子の制御信号が供給される第1端子に接続され、前記第4トランジスタのゲート端子は、前記第3スイッチを介して前記半導体スイッチング素子の制御信号が供給される第2端子に接続され、前記第4トランジスタのゲート端子とドレイン端子との間には、前記第2抵抗器と直列に前記第4スイッチが接続され、
前記制御回路は、前記第1端子および前記第2端子に前記半導体スイッチング素子を導通させる制御信号が供給されている間、前記第3スイッチおよび前記第5スイッチを導通状態にさせ、前記第4スイッチおよび前記第6スイッチを非導通状態にさせる、
請求項4または6に記載の電子回路。 - 前記半導体スイッチング素子をさらに備える、請求項1乃至18のいずれか一項に記載の電子回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019163985A JP7155082B2 (ja) | 2019-09-09 | 2019-09-09 | 電子回路 |
US16/810,905 US11698400B2 (en) | 2019-09-09 | 2020-03-06 | Electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019163985A JP7155082B2 (ja) | 2019-09-09 | 2019-09-09 | 電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021043015A JP2021043015A (ja) | 2021-03-18 |
JP7155082B2 true JP7155082B2 (ja) | 2022-10-18 |
Family
ID=74850871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019163985A Active JP7155082B2 (ja) | 2019-09-09 | 2019-09-09 | 電子回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11698400B2 (ja) |
JP (1) | JP7155082B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070096093A1 (en) | 2005-11-01 | 2007-05-03 | Alpha & Omega Semiconductor, Ltd. | Calibration technique for measuring gate resistance of power MOS gate device at wafer level |
JP6970069B2 (ja) | 2018-09-14 | 2021-11-24 | 株式会社東芝 | 電子回路及び方法 |
JP6993949B2 (ja) | 2018-09-13 | 2022-01-14 | 株式会社東芝 | 電子回路及び方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432451A (en) * | 1994-03-22 | 1995-07-11 | Northrop Grumman Corporation | Magnetic resonance imaging reflectometer tuning unit |
MY120887A (en) * | 1995-06-08 | 2005-12-30 | Sony Corp | Rotation position detecting device and motor device. |
JPH09329632A (ja) * | 1996-06-10 | 1997-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 接地抵抗測定方法 |
US6590379B2 (en) * | 2001-04-25 | 2003-07-08 | Siemens Milltronics Process Instruments, Inc. | Apparatus for detecting the envelope of an input signal |
JP4777861B2 (ja) | 2006-11-07 | 2011-09-21 | フリースケール セミコンダクター インコーポレイテッド | コンパレータ回路 |
JP4988883B2 (ja) | 2010-03-01 | 2012-08-01 | 株式会社半導体理工学研究センター | コンパレータ回路 |
JP5545045B2 (ja) | 2010-06-04 | 2014-07-09 | 富士電機株式会社 | コンパレータ回路 |
JP5648690B2 (ja) | 2010-09-15 | 2015-01-07 | ミツミ電機株式会社 | コンパレータ及びそれを備えるad変換器 |
KR101749583B1 (ko) * | 2011-05-30 | 2017-06-21 | 삼성전자주식회사 | 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서 |
JP5877074B2 (ja) | 2012-01-24 | 2016-03-02 | ローム株式会社 | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 |
JP5861054B2 (ja) * | 2013-07-30 | 2016-02-16 | パナソニックIpマネジメント株式会社 | 高周波受信回路及び絶縁型信号伝送装置 |
US11043916B2 (en) * | 2015-05-11 | 2021-06-22 | KVG Quarts Crystal Technology GmbH | Oscillator with reduced acceleration sensitivity |
JP6387904B2 (ja) * | 2015-06-10 | 2018-09-12 | 三菱電機株式会社 | 太陽電池モジュールのはんだ接合評価装置及び評価方法 |
JP6513303B2 (ja) * | 2017-02-06 | 2019-05-15 | 三菱電機株式会社 | 電力用半導体モジュールおよび電力変換装置 |
TWI625042B (zh) * | 2017-03-14 | 2018-05-21 | 芯籟半導體股份有限公司 | 一種訊號處理系統及其方法 |
US10367462B2 (en) * | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
JP6970597B2 (ja) | 2017-11-27 | 2021-11-24 | ローム株式会社 | ラッチドコンパレータ |
-
2019
- 2019-09-09 JP JP2019163985A patent/JP7155082B2/ja active Active
-
2020
- 2020-03-06 US US16/810,905 patent/US11698400B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070096093A1 (en) | 2005-11-01 | 2007-05-03 | Alpha & Omega Semiconductor, Ltd. | Calibration technique for measuring gate resistance of power MOS gate device at wafer level |
JP6993949B2 (ja) | 2018-09-13 | 2022-01-14 | 株式会社東芝 | 電子回路及び方法 |
JP6970069B2 (ja) | 2018-09-14 | 2021-11-24 | 株式会社東芝 | 電子回路及び方法 |
Non-Patent Citations (1)
Title |
---|
DENK, Marco; BAKRAN, Mark-M.,"An IGBT Driver Concept with Integrated Real-Time Junction Temperature Measurement",PCIM Europe 2014; International Exhibition & Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management,VDE VERLAG GMBH,2014年05月20日,pp. 214-221,ISBN:978-3-8007-3603-4 |
Also Published As
Publication number | Publication date |
---|---|
US20210072297A1 (en) | 2021-03-11 |
JP2021043015A (ja) | 2021-03-18 |
US11698400B2 (en) | 2023-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI546526B (zh) | 溫度感測器、組合電流產生器以及溫度感測器系統 | |
US8583398B2 (en) | Temperature sensing device | |
US8183907B2 (en) | Detection circuit and sensor device | |
JP2010263411A (ja) | タッチセンサシステム及びマイクロコンピュータ | |
JP5359886B2 (ja) | 温度測定装置及び方法 | |
JP2008283122A (ja) | ノイズ検出回路 | |
US11211924B2 (en) | Electronic circuit | |
JP7155082B2 (ja) | 電子回路 | |
TW200945783A (en) | Oscillation circuit | |
US20100142587A1 (en) | Temperature measurement circuit | |
US10734989B2 (en) | Electronic circuit | |
JP2004318748A (ja) | クロック信号検出回路及びそれを用いた半導体集積回路 | |
US20080122475A1 (en) | A Current Mirror with Circuitry That Allows for Over Voltage Stress Testing | |
US11379072B2 (en) | Semiconductor device and semiconductor system having the same | |
JP2005172796A (ja) | 電流−電圧変換回路 | |
JPWO2006057054A1 (ja) | 湿度計測装置 | |
US10670471B2 (en) | Multi-level temperature detection with offset-free input sampling | |
JP4280915B2 (ja) | 電流−電圧変換回路 | |
JP2645117B2 (ja) | 半導体集積回路のリセット回路 | |
US20180283963A1 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
JPH0599756A (ja) | 温度検出回路 | |
JP2014119273A (ja) | 異常兆候判定回路 | |
US11493390B2 (en) | Temperature sensing circuit | |
JPH09159547A (ja) | 熱検出回路及びこれを用いた熱抵抗測定法 | |
WO2019010354A1 (en) | ADJUSTABLE PULSE GENERATOR CIRCUIT FOR OPERATION ACROSS A RANGE OF POWER SUPPLY VOLTAGES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221005 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7155082 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |