JP2021043015A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2021043015A
JP2021043015A JP2019163985A JP2019163985A JP2021043015A JP 2021043015 A JP2021043015 A JP 2021043015A JP 2019163985 A JP2019163985 A JP 2019163985A JP 2019163985 A JP2019163985 A JP 2019163985A JP 2021043015 A JP2021043015 A JP 2021043015A
Authority
JP
Japan
Prior art keywords
transistor
terminal
switch
electronic circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019163985A
Other languages
English (en)
Other versions
JP7155082B2 (ja
Inventor
秀介 川井
Shusuke Kawai
秀介 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019163985A priority Critical patent/JP7155082B2/ja
Priority to US16/810,905 priority patent/US11698400B2/en
Publication of JP2021043015A publication Critical patent/JP2021043015A/ja
Application granted granted Critical
Publication of JP7155082B2 publication Critical patent/JP7155082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】スイッチング素子の入力抵抗を高い精度で計測することが可能な電子回路を提供する。【解決手段】本発明の実施形態としての電子回路は、チャープ信号を生成する発振器と、前記チャープ信号が供給される半導体素子と、前記半導体素子の入力電圧に基づき、包絡線検波信号を生成する第１検波回路と、前記包絡線検波信号の反転信号を生成する反転回路と、前記反転信号のピーク電圧を測定する第２検波回路とを備える。【選択図】図１

Description

本発明の実施形態は、電子回路に関する。
例えば、電力回路のスイッチング素子では、入力抵抗の計測が行われる。温度上昇に伴い、スイッチング素子の入力抵抗が大きくなるため、入力抵抗に基づいてジャンクション温度を推定することが可能である。ジャンクション温度は、スイッチング素子の寿命予測に使われる。電力回路以外の応用例でも、スイッチング素子の正確な入力抵抗が必要とされることが多い。
しかし、一般に、スイッチング素子の入力抵抗の計測は、複雑な処理、各種の制約など、困難を伴うものである。
An IGBT Driver Concept with Integrated Real-Time Junction Temperature Measurement, PCIM 2014 On-line Virtual Junction Temperature Measurement via DC Gate Current Injection, CIPS2018
本発明の実施形態は、スイッチング素子の入力抵抗を高い精度で計測することが可能な電子回路を提供する。
本発明の実施形態としての電子回路は、チャープ信号を生成する発振器と、前記チャープ信号が供給される半導体素子と、前記半導体素子の入力電圧に基づき、包絡線検波信号を生成する第１検波回路と、前記包絡線検波信号の反転信号を生成する反転回路と、前記反転信号のピーク電圧を測定する第２検波回路とを備える。
一実施形態による電子回路の例を示す回路図。 電子回路における電圧波形の例を示す図。 電子回路の第１の変形例を示す回路図。 電子回路の第２の変形例を示す回路図。 電子回路の第３の変形例を示す回路図。 電子回路の第４の変形例を示す回路図。 電子回路の第５の変形例を示す回路図。 温度センサの配置の例を示す平面図。 温度センサの配置の例を示す平面図。 電子回路の第６の変形例を示す回路図。 電子回路の第７の変形例を示す回路図。 チャープ信号が生成されるタイミングの例を示した図。
以下、図面を参照しながら、本発明の実施形態について説明する。また、図面において同一の構成要素は、同じ番号を付し、説明は、適宜省略する。
正弦波電流をスイッチング素子（例えば、電界効果トランジスタなどの半導体素子）のゲート端子に入力してゲート電圧を計測し、ゲート抵抗を求める方法が提案されている。例えば、ゲート端子に接続された抵抗器の両端に発生する電圧の計測値に基づき、ゲート抵抗を求めることができる。この方法では、スイッチング素子のゲート端子における寄生インダクタンスと、寄生容量によって定まる共振周波数の正弦波電流を使い、寄生成分の影響を除去する。したがって、あらかじめスイッチング素子のゲート端子における寄生インダクタンスと、寄生容量を計測する必要がある。
また、スイッチング素子のゲート端子に矩形波を含む電流を入力したときにおけるゲート電圧を計測し、ゲート抵抗を求める方法も提案されている。ゲート電圧は、電流とゲート抵抗の線形関数となる。したがって、ゲート電圧を少なくとも２回計測することによって、ゲート抵抗と電流値を求めることができる。ただし、ゲート端子の寄生インダクタンスが大きい場合、リンギングが発生し、ゲート電圧を正しく計測することができなくなる可能性があった。また、リンギングによってゲート電圧がしきい値を超えてしまい、スイッチング素子がＯＮ（導通状態）になってしまう可能性もある。
上述のように、スイッチング素子の入力抵抗の計測は、複雑な処理、各種の制約などの困難を伴うものであった。以下では、寄生成分のあるスイッチング素子においても、スイッチング素子の入力抵抗を高い精度で計測することが可能な電子回路について説明する。
図１は、一実施形態による電子回路の例を示す回路図である。図１の電子回路１００は、駆動回路ＤＲ０と、発振器ＯＳＣと、スイッチング素子Ｍ０と、包絡線検波回路２０と、反転回路Ａ０と、ピーク検波回路２１とを備えている。スイッチング素子Ｍ０は、半導体素子の一例である。以下では、半導体素子の入力抵抗が、スイッチング素子Ｍ０のゲート抵抗である場合を想定し、説明を行う。
なお、電子回路１００のように、スイッチング素子Ｍ０のゲート端子と、包絡線検波回路２０との間にスイッチＳＷが接続されていてもよい。スイッチＳＷは、例えば、ゲート端子のピーク電圧が検波されるタイミングでＯＮ（導通状態）になる。例えば、スイッチング素子Ｍ０のゲート電圧がしきい値電圧未満であるタイミングに、ゲート端子のピーク電圧を検波することができる。スイッチング素子Ｍ０のゲート電圧がしきい値電圧以上であるタイミングでは、スイッチＳＷをＯＦＦ（非導通状態）にしてもよい。これにより、スイッチング素子Ｍ０のゲート端子に印加される高電圧の信号から包絡線検波回路２０、反転回路Ａ０、ピーク検波回路２１を保護することができる。なお、電子回路１００のスイッチＳＷを省略した構成を用いることを妨げるものではない。
スイッチング素子Ｍ０は、例えば、ｎチャネルの電界効果トランジスタ（ＦＥＴ）である。ただし、ｎチャネルのＦＥＴの代わりに、ｐチャネルのＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など、その他の種類のスイッチング素子が使われていてもよい。電子回路１００に示されているように、スイッチング素子Ｍ０のゲート端子は、寄生インダクタンスＬｇと、抵抗成分（ゲート抵抗）Ｒｇと、寄生容量Ｃｇとを有する。寄生容量Ｃｇは、例えば、スイッチング素子Ｍ０のゲート端子と、ソース端子との間の容量成分である。スイッチング素子Ｍ０のゲート端子における、共振周波数をｆｒｅｓは、寄生インダクタンスＬｇと、寄生容量Ｃｇによって定まるものとする。
図２は、電子回路における電圧波形の例を示している。図２は、発振器ＯＳＣによってスイッチング素子Ｍ０のゲート端子に供給される電流信号Ｉの波形と、スイッチング素子Ｍ０のゲート電圧Ｖｇの波形と、包絡線検波回路２０の出力電圧Ｖｅｎの波形と、反転回路Ａ０の出力電圧ＶＣＳＯの波形と、ピーク検波回路２１の出力電圧Ｖｐの波形とを示している。図２の横軸は、時刻に対応している。以下では、図１と図２を参照しながら、電子回路１００について述べる。
駆動回路ＤＲ０は、スイッチング素子Ｍ０のゲート端子に接続されている。駆動回路ＤＲ０は、電圧信号を生成し、スイッチング素子Ｍ０のゲート端子の電圧を制御する。これにより、スイッチング素子Ｍ０は、スイッチング動作を行う。
発振器ＯＳＣは、スイッチング素子Ｍ０のゲート端子と、グラウンドとの間に接続されている。グラウンドとして、例えば、電力回路の基準電位、電子回路の基準電位、接地電位を使うことができる。ただし、グラウンドとして使う電位については、問わない。発振器ＯＳＣは、チャープ信号を生成するように構成されている。図２の例では、時間の経過とともに、チャープ信号が周波数ｆｈから周波数ｆｌに減少している。また、発振器ＯＳＣは、チャープ信号として、時間の経過とともに、チャープ信号が周波数ｆｌから周波数ｆｈに上昇する信号を生成するように構成されていてもよい。ここで、ｆｈ＞ｆｌであるものとする。共振周波数ｆｒｅｓが周波数ｆｌと周波数ｆｈとの間にある周波数帯域に含まれるよう、周波数ｆｈと周波数ｆｌを決めることができる。スイッチング素子Ｍ０のゲート端子の入力信号の周波数が共振周波数ｆｒｅｓに等しいとき、ゲート端子におけるインピーダンスは最小値をとり、ゲートの抵抗成分Ｒｇのみを含む。すなわち、発振器ＯＳＣが生成するチャープ信号の周波数は、半導体素子の寄生容量および寄生インダクタンスによって定まる共振周波数を含んでいてもよい。
発振器ＯＳＣがチャープ信号を生成しているとき、スイッチング素子Ｍ０のゲート端子には、Ｉ＝Ｖｇ／Ｚの電流が供給される。ここで、Ｖｇは、ゲート電圧であり、Ｚは、ゲート端子のインピーダンスである。供給される電流の周波数が共振周波数ｆｒｅｓに等しいとき、ゲートのインピーダンスＺは、抵抗成分Ｒｇのみとなる。したがって、電流の周波数が共振周波数ｆｒｅｓに等しいときにおけるゲート電圧Ｖｇを電流値で除算すれば、スイッチング素子Ｍ０のゲート抵抗Ｒｇを計算できる。
図２には、チャープ信号が生成されているときにおけるゲート電圧Ｖｇの波形が示されている。電圧波形Ｖｇを参照すると、チャープ信号は、スイッチング素子Ｍ０のゲート電圧がしきい値電圧ｖｔｈより低く、スイッチング素子Ｍ０がＯＦＦ（ゲート・ソース間が非導通状態）であるタイミングで入力されていることがわかる。また、チャープ信号が入力されていても、スイッチング素子Ｍ０のゲート電圧がしきい値電圧ｖｔｈより低いため、スイッチング素子Ｍ０がＯＮ（ゲート・ソース間が導通状態）にならないことがわかる。チャープ信号の電圧は、スイッチング素子Ｍ０のゲート端子におけるバイアス電圧ｖｂを中心に振動している。電圧波形Ｖｇは、チャープ信号が周波数ｆｈと周波数ｆｌの中間の周波数であるときに振幅が最小となっている。したがって、周波数ｆｈと周波数ｆｌの間の周波数帯域に共振周波数ｆｒｅｓがあることがわかる。
半導体素子は、パワーデバイスであってもよい。発振器は、パワーデバイスが非導通状態である間に、チャープ信号を生成してもよい。
包絡線検波回路２０は、スイッチング素子Ｍ０のゲート端子と、反転回路Ａ０との間に接続されている。包絡線検波回路２０は、ダイオードＤＯ０と、コンデンサＣ０と、抵抗器Ｒ０とを含む。ダイオードＤＯ０は、スイッチング素子Ｍ０のゲート端子と、反転回路Ａ０との間に接続されている。コンデンサＣ０は、ダイオードＤＯ０のカソードと、グラグラウンドとの間に接続されている。すなわち、第１検波回路（包絡線検波回路）は、第１ダイオード（ダイオードＤＯ０）と、第１コンデンサと、第１抵抗器とを含んでいてもよい。第１ダイオードのアノード端子は、半導体素子に接続され、第１コンデンサおよび第１抵抗器は、第１ダイオードのカソード端子とグラウンドとの間に接続されていてもよい。
包絡線検波回路２０は、スイッチング素子Ｍ０のゲート電圧Ｖｇの包絡線検波を行う。図２には、包絡線検波回路２０が生成した包絡線検波信号Ｖｅｎの波形（実線ｗｈ）が示されている。実線ｗｈで示された包絡線検波信号は、負の電圧の方向に凸な波形となっている。包絡線検波信号は、次段の反転回路Ａ０に供給される。
反転回路Ａ０は、包絡線検波回路２０と、ピーク検波回路２１との間に接続されている。反転回路Ａ０は、例えば、オペアンプを含む反転増幅回路であってもよい。ただし、反転回路Ａ０は、信号の反転が可能であればよく、実装については、特に問わない。また、反転回路Ａ０における信号の増幅は必須ではない。反転回路Ａ０が生成した包絡線検波信号の反転信号は、次段のピーク検波回路２１に供給される。
図２には、反転回路Ａ０の出力電圧ＶＣＳＯの波形が示されている。反転回路Ａ０が生成する反転信号（ＶＣＳＯ）の波形（実線ｗｆ２）は、包絡線検波回路２０が生成する包絡線検波信号（Ｖｅｎ）の波形（実線ｗｈ）と、バイアス電圧ｖｂについて、線対称な形状となっている。また、反転回路Ａ０が生成する反転信号（ＶＣＳＯ）の波形（実線ｗｆ２）は、正の電圧の方向に凸な波形となっている。なお、破線ｗｆ１に示したように、反転回路Ａ０で信号の昇圧を行ってもよい。また、反転回路Ａ０で信号の増幅を行ってもよい。信号の昇圧および／または増幅が行われる場合、反転信号（ＶＣＳＯ）の波形は、包絡線検波信号（Ｖｅｎ）の波形（実線ｗｈ）と、バイアス電圧ｖｂについて、厳密に線対称な形状となっていなくてもよい。
ピーク検波回路２１は、反転回路Ａ０の後段側に接続されている。ピーク検波回路２１では、反転回路Ａ０と、グラウンドとの間に、ダイオードＤＯ１と、コンデンサＣ１が直列に接続されている。ダイオードＤＯ１と、コンデンサＣ１との間には、端子ｐｏｕｔが設けられている。端子ｐｏｕｔより、反転信号（ＶＣＳＯ）のピーク電圧が出力される。すなわち、第２検波回路（ピーク検波回路）は、第２ダイオード（例えば、ダイオードＤＯ１）と、第２コンデンサ（例えば、コンデンサＣ１）とを含んでいてもよい。ここで、第２ダイオードのアノード端子は、反転回路に接続されている。第２コンデンサは、第２ダイオードのカソード端子とグラウンドとの間に接続されている。
図２には、ピーク検波回路２１の端子ｐｏｕｔにおける電圧Ｖｐの波形が示されている。端子ｐｏｕｔにおける電圧Ｖｐは、時間の経過とともに高くなり、電圧Ｌｍａｘに漸近する。ここで、電圧レベルＬｍａｘは、反転回路Ａ０から供給された反転信号（ＶＣＳＯ）のピーク電圧に相当する。反転信号（ＶＣＳＯ）のピーク電圧Ｌｍａｘを、スイッチング素子Ｍ０のゲート端子における電流値に基づいた値で除算することにより、スイッチング素子Ｍ０のゲート抵抗Ｒｇを求めることが可能である。反転信号（ＶＣＳＯ）のピーク電圧Ｌｍａｘを使うことにより、スイッチング素子Ｍ０のゲート端子における寄生成分（寄生インダクタンスＬｇおよび寄生容量Ｃｇ）の影響を排除することができる。なお、ピーク電圧はチャープ信号が入力される場合における反転信号（ＶＣＳＯ）の最大の電圧レベルに限られず、準最大の電圧レベル（準ピーク電圧）を含むものとする。例えば、準ピーク電圧として、ピーク電圧と比較して０〜１０％程度下がった電圧であってもよい。
電子回路１００を使うことにより、寄生成分の存在に関わらず、スイッチング素子（半導体素子）の入力抵抗を高い精度で計測し、ジャンクション温度を推定することが可能になる。これにより、スイッチング素子の寿命予測を行うこともできるようになり、スイッチング素子を含む回路（例えば、電力回路）のメンテナンスが容易となる。
電子回路１００の利用時には、寄生容量Ｃｇの値および寄生インダクタンスＬｇの値を大まかに見積もり、発振器ＯＳＣで生成するチャープ信号の周波数帯域［ｆｌ，ｆｈ］を決めることができる。ただし、寄生容量Ｃｇの値および寄生インダクタンスＬｇの値を計測する必要はない。例えば、経験的な値または、カタログ値から導かれた１０のべき乗程度の推定値を使って、周波数帯域［ｆｌ，ｆｈ］を決めればよい。チャープ信号の周波数帯域［ｆｌ，ｆｈ］内で寄生インダクタンスの値は変動することがあるが、ゲート抵抗Ｒｇの計測には、影響しない。また、寄生成分の値の大まかなオーダーをあれば十分であるため、スイッチング素子のゲート配線長および実装による特性の違いは、考慮しなくてもよい。
このように、電子回路は、発振器と、半導体素子（例えば、スイッチング素子Ｍ０）と、第１検波回路（包絡線検波回路）と、反転回路と、第２検波回路（ピーク検波回路）とを備えていてもよい。発振器は、チャープ信号を生成する。チャープ信号は、半導体素子に供給される。第１検波回路は、半導体素子の入力電圧に基づき、包絡線検波信号を生成する。反転回路は、包絡線検波信号の反転信号を生成する。第２検波回路は、反転信号のピーク電圧を測定する。反転信号のピーク電圧におけるチャープ信号の周波数は、共振周波数であってもよい。
（電子回路の第１の変形例）
図１の電子回路１００は、スイッチング素子の入力抵抗の計測を行うことが可能な回路の一例にしかすぎない。したがって、これとは異なる構成の回路を使ってスイッチング素子の入力抵抗の計測を行ってもよい。以下では、回路の一部の電位が、電源電圧に固定されてしまうことを防止する電子回路について説明する。
図３は、電子回路の第１の変形例を示す回路図である。図３の電子回路１０１は、電子回路１００の構成要素に加え、制御回路ＣＴＲ１を備えている。制御回路ＣＴＲ１は、増幅回路３０と、ピーク検波回路３１と、インバータＩＮＶ２と、トランジスタＭ１と、トランジスタＭ２とを含む。トランジスタＭ１と、トランジスタＭ２は、いずれもｎチャネルのＦＥＴである。増幅回路３０は、スイッチング素子Ｍ０のゲート端子に接続されている。また、増幅回路３０の後段側には、ピーク検波回路３１が接続されている。そして、ピーク検波回路３１の後段側には、インバータＩＮＶ２が接続されている。インバータＩＮＶ２として、例えば、ＣＭＯＳインバータを使うことができる。ただし、インバータＩＮＶ２の構成については、特に問わない。
反転回路Ａ０と、ピーク検波回路２１との間のノードには、トランジスタＭ１のドレイン端子が接続されている。トランジスタＭ１およびＭ２のソース端子は、グラウンドに接続されている。トランジスタのＭ１およびＭ２のゲート端子は、インバータＩＮＶ２に接続されている。また、トランジスタＭ２のドレイン端子は、ピーク検波回路２１の端子ｐｏｕｔに接続されている。
増幅回路３０は、例えば、コンデンサＣ２、インバータＩＮＶ１と、抵抗器Ｒ１とを備えている。抵抗器Ｒ１は、インバータＩＮＶ１と直列に接続されている。インバータＩＮＶ１として、例えば、ＣＭＯＳインバータを使うことができる。ただし、インバータＩＮＶ１の構成については、特に問わない。増幅回路３０には、発振器ＯＳＣからチャープ信号が供給される。そして、増幅回路３０は、チャープ信号を増幅する。図３の増幅回路３０は、増幅回路の構成の一例にしかすぎない。したがって、これとは異なる構成の増幅回路または増幅器を使ってもよい。
ピーク検波回路３１は、例えば、ダイオードＤＯ２と、コンデンサＣ３とを備えている。ダイオードＤＯ２のアノード端子は、増幅回路３０に接続されている。また、コンデンサＣ３は、ダイオードＤＯ２のカソード端子と、グラウンドとの間に接続されている。ピーク検波回路３１は、増幅回路３０から供給された電圧信号の最大値を検波する。そして、インバータＩＮＶ２は、信号の電圧レベルを反転させる。
スイッチング素子Ｍ０のゲート電圧がしきい値電圧未満であり、発振器ＯＳＣがチャープ信号を生成していないとき、増幅回路３０とピーク検波回路３１と間のノードの電圧はＬＯＷとなる。このとき、インバータＩＮＶ２の出力電圧は、ＨＩＧＨとなる。インバータＩＮＶ２の出力電圧がＨＩＧＨであるとき、トランジスタＭ１、Ｍ２のゲート電圧は、しきい値電圧を超える。トランジスタＭ１、Ｍ２のゲート・ソース間はＯＮ（導通状態）となり、反転回路Ａ０とピーク検波回路２１との間のノードの電位（ＶＣＳＯ）と、端子ｐｏｕｔの電位は、いずれもグラウンドに等しくなる。これにより、電子回路１０１のノードの電位が電源電位に固定されることを防ぐことができる。
発振器ＯＳＣがチャープ信号の生成を開始すると、増幅回路３０とピーク検波回路３１との間のノードの電圧は、ＨＩＧＨとなる。このとき、インバータＩＮＶ２の出力電圧は、ＬＯＷとなる。インバータＩＮＶ２の出力電圧がＬＯＷであるとき、トランジスタＭ１、Ｍ２のゲート電圧は、しきい値電圧より低くなる。したがって、トランジスタＭ１、Ｍ２のゲート・ソース間はＯＦＦ（非導通状態）となる。このとき、電子回路１０１は、上述のピーク電圧Ｌｍａｘを検波する動作を行うことが可能である。トランジスタＭ１、Ｍ２は、電子回路１０１において、電圧レベルをリセットするスイッチして動作する。
このように、電子回路は、反転回路および第２検波回路（例えば、ピーク検波回路２１）を接続する第１ノードおよびグラウンドを接続する第１スイッチ（例えば、トランジスタＭ１）と、第２検波回路の出力端子およびグラウンドを接続する第２スイッチ（例えば、トランジスタＭ２）とをさらに備えていてもよい。また、電子回路は、発振器がチャープ信号を生成しない場合、第１スイッチおよび第２スイッチを導通状態にし、発振器がチャープ信号を生成する場合、第１スイッチおよび第２スイッチを非導通状態にする制御回路をさらに備えていてもよい。なお、電子回路１０１のその他の構成要素は、上述の電子回路１００と同様である。
（電子回路の第２の変形例）
図４は、電子回路の第２の変形例を示す回路図である。図４の電子回路１０２は、電子回路１００の構成要素に加え、制御回路ＣＴＲ２を備えている。制御回路ＣＴＲ２は、発振器ＯＳＣと、トランジスタＭ１およびＭ２のゲート端子に接続されている。
制御回路ＣＴＲ２は、発振器ＯＳＣを制御する。また、制御回路ＣＴＲ２は、トランジスタのＭ１のゲート端子およびトランジスタＭ２のゲート端子の電圧レベルを制御する。制御回路ＣＴＲ２は、発振器ＯＳＣによってチャープ信号が生成されていないときに、トランジスタのＭ１のゲート端子およびトランジスタＭ２のゲート端子の電圧をＨＩＧＨにする。また、制御回路ＣＴＲ２は、発振器ＯＳＣによってチャープ信号が生成されているときに、トランジスタのＭ１のゲート端子およびトランジスタＭ２のゲート端子の電圧をＬＯＷにする。
これにより、電子回路１０１と同様、反転回路Ａ０とピーク検波回路２１との間のノードの電圧ＶＣＳＯと、端子ｐｏｕｔの電圧が電源電位に固定されてしまうことを防ぐことが可能となる。なお、電子回路１０２のその他の構成要素は、上述の電子回路１００と同様である。
（電子回路の第３の変形例）
図５は、電子回路の第３の変形例を示す回路図である。図５の電子回路１０３は、電子回路１００の構成要素に加え、アナログデジタル変換器１０と、処理部１１とを備えている。アナログデジタル変換器１０は、ピーク検波回路２１の端子ｐｏｕｔに接続されている。そして、処理部１１は、アナログデジタル変換器１０の後段側に接続されている。処理部１１は、ルックアップテーブルＬＵＴ０を備えている。処理部１１は、ハードウェア回路によって実装されていてもよいし、プロセッサとプログラムの組み合わせによって実装されていてもよい。ルックアップテーブルは、例えば、マルチプレクサによって実装されていてもよいし、ＳＲＡＭなどのメモリ（記憶部）によって実装されていてもよい。ただし、ルックアップテーブルの実装方法については、特に問わない。
アナログデジタル変換器１０は、ピーク検波回路２１から取得したピーク電圧Ｌｍａｘをデジタル化する。処理部１１は、アナログデジタル変換器１０より、デジタル化されたピーク電圧を取得する。処理部１１は、ルックアップテーブルを参照し、デジタル化されたピーク電圧に基づき、スイッチング素子Ｍ０のゲート抵抗または、スイッチング素子Ｍ０のジャンクション温度の少なくともいずれかを推定する。処理部１１は、ゲート抵抗の値および／またはジャンクション温度の推定値をメモリ（例えば、ＮＯＲフラッシュメモリ、ＮＡＮＤフラッシュメモリ）に保存してもよい。ここで、メモリは、処理部１１が備えているメモリであってよい。また、処理部１１は、外部にあるストレージに推定値を保存してもよい。また、処理部１１は、推定値を外部のディスプレイ（図示せず）に表示されていてもよい。
このように、電子回路は、ピーク電圧をデジタル化するアナログデジタル変換器と、デジタル化されたピーク電圧に基づき、半導体素子の入力抵抗または半導体素子の温度の少なくともいずれかを推定する処理部とをさらに備えていてもよい。
電子回路１０３のその他の構成要素は、電子回路１００と同様である。電子回路１０３を使うことにより、スイッチング素子の寿命予測を行うことが可能となる。したがって、スイッチング素子を含む回路（例えば、電力回路）のメンテナンスが容易となる。なお、ここでは、ルックアップテーブルを使ってピーク電圧および／またはジャンクション温度を推定する場合を例に説明した。ただし、処理部は、必ずルックアップテーブルを使った推定を行わなくてもよい。例えば、処理部は、所定の計算式に基づき、ピーク電圧および／またはジャンクション温度を推定してもよい。
（電子回路の第４の変形例）
図６は、電子回路の第４の変形例を示す回路図である。図６の電子回路１０４は、電子回路１００の構成要素に加え、アナログデジタル変換器１０と、処理部１２と、温度センサ１３とを備えている。アナログデジタル変換器１０は、ピーク検波回路２１の端子ｐｏｕｔに接続されている。そして、処理部１２は、アナログデジタル変換器１０の後段側に接続されている。処理部１２は、ハードウェア回路によって実装されていてもよいし、プロセッサとプログラムの組み合わせによって実装されていてもよい。処理部１２は、ふたつのルックアップテーブル（ルックアップテーブルＬＵＴ１、ルックアップテーブルＬＵＴ２）を備えている。ルックアップテーブルは、例えば、マルチプレクサによって実装されていてもよいし、ＳＲＡＭなどのメモリによって実装されていてもよい。ただし、ルックアップテーブルの実装方法については、特に問わない。なお、処理部は、３つ以上のルックアップテーブルを備えていてもよい。
処理部１２は、温度センサ１３より、計測された温度を取得することができる。温度センサ１３は、オンチップの温度センサまたは、ディスクリートの温度センサのいずれであってもよい。温度センサ１３として、例えば、サーミスタ、測温抵抗体、または熱電対を用いることができる。ただし、温度センサの種類については、特に問わない。温度センサ１３は、例えば、電子回路１０４が実装されているチップ内または、電子回路１０４の素子が実装されているパッケージ内に実装されていてもよい。また、温度センサ１３は、電子回路１０４の素子が実装されているチップに隣接して実装されていてもよい。電子回路１０４のいずれかの素子の温度変化が計測できるのであれば、温度センサ１３の実装方法および配置については、限定しない。
アナログデジタル変換器１０は、ピーク検波回路２１から取得したピーク電圧Ｌｍａｘをデジタル化する。処理部１２は、アナログデジタル変換器１０より、デジタル化されたピーク電圧を取得する。処理部１２は、温度センサ１３の計測値に基づき、参照するルックアップテーブルを選択する。そして、処理部１２は、いずれかのルックアップテーブルを参照し、デジタル化されたピーク電圧に基づき、スイッチング素子Ｍ０のゲート抵抗または、スイッチング素子Ｍ０のジャンクション温度の少なくともいずれかを推定する。例えば、処理部１２は、比較的低温の環境では、ルックアップテーブルＬＵＴ１を参照し、比較的高温の環境では、ルックアップテーブルＬＵＴ２を参照するように構成されていてもよい。
処理部１２は、スイッチング素子Ｍ０のゲート抵抗の値および／またはスイッチング素子Ｍ０のジャンクション温度の推定値をメモリ（例えば、ＮＯＲフラッシュメモリ、ＮＡＮＤフラッシュメモリに保存してもよい。ここで、メモリは、処理部１２が備えているメモリであってよい。また、処理部１２は、外部にあるストレージに推定値を保存してもよい。また、処理部１２は、外部のディスプレイ（図示せず）に推定値を表示してもよい。なお、処理部１２として、ハードウェアの制御装置と演算装置を含む電子回路（プロセッサ）を用いることふぁできる。プロセッサの例としては、汎用目的プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、およびこれらの組み合わせが挙げられる。
このように、電子回路は、温度センサをさらに備えていてもよい。ここで、処理部は、半導体素子の入力抵抗または半導体素子の温度の少なくともいずれかの推定に用いる複数のルックアップテーブルを備え、温度センサの計測値に基づき、複数のルックアップテーブルのうち、少なくとも１つを選択することができる。
電子回路１０４のその他の構成要素は、上述の電子回路１００と同様である。電子回路１０４を使うことにより、スイッチング素子の寿命予測を行うことが可能となる。したがって、スイッチング素子を含む回路（例えば、電力回路）のメンテナンスが容易となる。特に、電子回路１０４では、複数の温度範囲に合わせた、複数のルックアップテーブルが用意されているため、ゲート抵抗の値と、ジャンクション温度をより高い精度で推定することができるようになる。
（電子回路の第５の変形例）
図７は、電子回路の第５の変形例を示す回路図である。図７の電子回路１０５では、包絡線検波回路２０Ａの構成が、電子回路１０４の包絡線検波回路２０と異なっている。同様に、電子回路１０５では、ピーク検波回路２１Ａの構成が、電子回路１０５のピーク検波回路２１と異なっている。また、電子回路１０５には、トランジスタＭ１と、トランジスタＭ２が追加されている。
包絡線検波回路２０Ａは、オペアンプＡ１と、トランジスタＭ３と、コンデンサＣ０と、抵抗器Ｒ０とを備えている。トランジスタＭ３は、ｎチャネルのＦＥＴである。オペアンプＡ１の正端子（非反転端子）は、スイッチング素子Ｍ０のゲート端子に接続されている。オペアンプは、増幅器の一例である。オペアンプＡ１の後段側の端子には、トランジスタＭ３のドレイン端子が接続されている。オペアンプＡ１の後段側の端子からは、増幅された信号が供給される。また、トランジスタＭ３のゲート端子とドレイン端子は短絡されている。このため、トランジスタＭ３は、ダイオード接続のトランジスタである。また、トランジスタＭ３のソース端子は、反転回路Ａ０の前段側のノードと、オペアンプＡ１の負端子（反転端子）に接続されている。トランジスタＭ３のソース端子（反転回路Ａ０の前段側のノード）とグラウンドとの間には、コンデンサＣ０と抵抗器Ｒ０が並列に接続されている。
このように、電子回路の第１検波回路（包絡線検波回路）は、第１増幅器（例えば、オペアンプＡ１）と、ｎチャネルの第１トランジスタ（例えば、トランジスタＭ３）と、第１コンデンサ（例えば、コンデンサＣ０）と、第１抵抗器（例えば、抵抗器Ｒ０）とを含んでいてもよい。ここで、第１増幅器の正端子は、半導体素子に接続されている。第１トランジスタのソース端子は、第１増幅器の負端子に接続されている。第１トランジスタのゲート端子とドレイン端子は、短絡されて第１増幅器の後段側の端子に接続されている。第１コンデンサおよび第１抵抗器は、第１トランジスタのソース端子とグラウンドとの間に接続されている。
一方、トランジスタＭ１は、反転回路Ａ０の後段側のノードと、グラウンドとの間に接続されている。トランジスタＭ１は、電子回路１０１および電子回路１０２の説明で述べたように、回路内のノードが電源電位に固定されてしまうことを防ぐスイッチとして動作する。トランジスタＭ１は、電子回路１０１および電子回路１０２のいずれの方法によって制御されてもよい。
ピーク検波回路２１Ａは、オペアンプＡ２と、トランジスタＭ４と、コンデンサＣ１とを備えている。トランジスタＭ４は、ｎチャネルのＦＥＴである。オペアンプＡ２の正端子（非反転端子）は、反転回路Ａ０の後段側のノードに接続されている。オペアンプＡ２の後段側には、トランジスタＭ４のドレイン端子が接続されている。トランジスタＭ４のゲート端子とドレイン端子は短絡されている。このため、トランジスタＭ４も、ダイオード接続のトランジスタである。また、トランジスタＭ４のソース端子は、端子ｐｏｕｔと、アナログデジタル変換器１０の前段側のノードと、オペアンプＡ２の負端子（反転端子）に接続されている。トランジスタＭ４のソース端子（アナログデジタル変換器１０の前段側のノード）とグラウンドとの間には、コンデンサＣ１が接続されている。
このように、電子回路の第２検波回路（ピーク検波回路）は、第２増幅器（例えば、オペアンプＡ２）と、ｎチャネルの第２トランジスタ（例えば、トランジスタＭ４）と、第２コンデンサ（例えば、コンデンサＣ１）とを含んでいてもよい。ここで、第２増幅器の正端子は、反転回路に接続されている。第２トランジスタのソース端子は、第２増幅器の負端子に接続されている。第２トランジスタのゲート端子とドレイン端子は、短絡されて第２増幅器の後段側に接続されている。第２コンデンサは、第２トランジスタのソース端子とグラウンドとの間に接続されている。
一方、トランジスタＭ２は、端子ｐｏｕｔとグラウンドとの間に接続されている。トランジスタＭ２は、電子回路１０１および電子回路１０２の説明で述べたように、回路内のノードが電源電位に固定されてしまうことを防ぐスイッチとして動作する。トランジスタＭ２は、電子回路１０１および電子回路１０２のいずれの方法によって制御されてもよい。
電子回路１０５のその他の構成は、上述の電子回路１０４と同様である。電子回路１０５を使うことにより、ゲート抵抗の値と、ジャンクション温度をより高い精度で推定することが可能である。
（温度センサの配置の例）
図８および図９は、半導体チップまたは半導体パッケージ内における温度センサ１３の配置の例を示した平面図である。図８に示したように、温度センサ１３をトランジスタＭ４に隣接して配置してもよい。また、図９に示したように、温度センサ１３をトランジスタＭ３に隣接して配置してもよい。隣接した配置とは、例えば、温度センサ１３を含むブロックから、トランジスタＭ３またはＭ４を含むブロックまでの熱抵抗の値が、温度センサ１３から外部空気までの熱抵抗の値よりも一桁小さい範囲である配置のことをいう。また、同一チップ基板内に温度センサ１３と、トランジスタＭ３またはＭ４が配置されている場合も、温度センサ１３がトランジスタＭ３またはＭ４と隣接しているといえる。
すなわち、電子回路では、温度センサは、半導体チップ内または、半導体パッケージ内において、第１トランジスタ（トランジスタＭ３）に隣接して配置されていてもよい。また、電子回路では、温度センサは、半導体チップ内または、半導体パッケージ内において、第２トランジスタ（トランジスタＭ４）に隣接して配置されていてもよい。
トランジスタは、ゲート端子のしきい値電圧、ゲート・ソース間電圧、ソース・ドレイン間電圧などに温度特性を有する。図８および図９の構成のように、トランジスタに隣接して温度センサ１３を配置することによって、正しいルックアップテーブルを選択し、ゲート抵抗の値と、ジャンクション温度をより高い精度で推定することができるようになる。
（電子回路の第６の変形例）
図１０は、電子回路の第６の変形例を示す回路図である。図１０の電子回路１０６は、上述の電子回路１００とスイッチング素子Ｍ０の入力側にある回路の構成が異なっている。電子回路１０６では、スイッチング素子Ｍ０の入力側に、発振器ＯＳＣと、駆動回路ＤＲ１が接続されている。駆動回路ＤＲ１は、３個のｐチャネルのＦＥＴ（トランジスタＭ６と、トランジスタＭ７と、トランジスタＭ９）と、２個のｎチャネルのＦＥＴ（トランジスタＭ５と、トランジスタＭ８）と、抵抗器ＲＭ５とを備えている。
発振器ＯＳＣは、トランジスタＭ７のドレイン端子と、グラウンドとの間に接続されている。したがって、発振器ＯＳＣが生成したチャープ信号は、駆動回路ＤＲ１に供給されている。トランジスタＭ７、Ｍ６およびＭ９のソース端子は、いずれも電源電位ｖｄｄに接続されている。また、トランジスタＭ５およびＭ８のソース端子は、いずれもグラウンドに接続されている。トランジスタＭ７では、ドレイン端子とゲート端子が短絡されている。このため、トランジスタＭ７は、ダイオード接続のトランジスタとなっている。トランジスタＭ６のゲート端子は、トランジスタＭ７のゲート端子に接続されている。トランジスタＭ６のドレイン端子は、トランジスタＭ５のドレイン端子に接続されている。また、トランジスタＭ５のゲート端子と、トランジスタＭ５のドレイン端子は、抵抗器ＲＭ５を介して接続されている。このため、トランジスタＭ５も、ダイオード接続のトランジスタである。
トランジスタＭ９のドレイン端子は、トランジスタＭ８のドレイン端子に接続されている。トランジスタＭ６のゲート端子と、トランジスタＭ７のゲート端子を連結するノードは、トランジスタＭ９のドレイン端子と、トランジスタＭ８のドレイン端子を連結するノードに接続されている。また、トランジスタＭ９のドレイン端子と、トランジスタＭ８のドレイン端子を連結するノードは、スイッチング素子Ｍ０のゲート端子と、包絡線検波回路２０に接続されている。
トランジスタＭ５と、トランジスタＭ６は、スイッチング素子Ｍ０のゲート端子のバイアス電圧ｖｂを決める。トランジスタＭ８と、トランジスタＭ９は、スイッチング素子Ｍ０のＯＮ／ＯＦＦ状態を制御する。また、スイッチング素子Ｍ０のゲート端子には、駆動回路ＤＲ１を介して増幅されたチャープ信号が供給される。
電子回路１０６に示した駆動回路の構成は一例にしかすぎない。したがって、これとは異なる構成の駆動回路を使ってもよい。また、駆動回路と発振器ＯＳＣとの接続関係については、特に限定しない。なお、電子回路１０６のその他の構成要素の機能は、上述のそれぞれの電子回路と同様であるものとする。
（電子回路の第７の変形例）
図１１は、電子回路の第６の変形例を示す回路図である。図１０の電子回路１０７は、上述の電子回路１０６からトランジスタＭ８と、トランジスタＭ９を削除し、スイッチＳ０〜Ｓ３を追加した構成となっている。
電子回路１０７では、スイッチング素子Ｍ０の入力側に、発振器ＯＳＣと、駆動回路ＤＲ２が接続されている。駆動回路ＤＲ２は、２個のｐチャネルのＦＥＴ（トランジスタＭ６と、トランジスタＭ７）と、１個のｎチャネルのＦＥＴ（トランジスタＭ５）と、４個のスイッチ（スイッチＳ０と、スイッチＳ１と、スイッチＳ２と、スイッチＳ３）と、抵抗器ＲＭ５とを備えている。駆動回路ＤＲ２には、端子ＶＳＰと、端子ＶＳＮが接続されている。端子ＶＳＰおよびＶＳＮを介して、スイッチング素子Ｍ０の制御信号を供給することができる。端子ＶＳＰおよびＶＳＮに制御信号が供給されているとき、スイッチング素子Ｍ０は、ＯＮ（導通状態）になる。
発振器ＯＳＣは、トランジスタＭ７のドレイン端子と、グラウンドとの間に接続されている。したがって、発振器ＯＳＣが生成したチャープ信号は、駆動回路ＤＲ２に供給されている。トランジスタＭ６およびＭ７のソース端子は、いずれも電源電位ｖｄｄに接続されている。また、トランジスタＭ５のソース端子は、グラウンドに接続されている。トランジスタＭ７では、ドレイン端子とゲート端子が短絡されている。このため、トランジスタＭ７は、ダイオード接続のトランジスタである。トランジスタＭ７のゲート端子と、トランジスタＭ６のゲート端子との間のノードには、スイッチＳ３が設けられている。また、トランジスタＭ７のゲート端子と、トランジスタＭ６のゲート端子との間のノードは、スイッチＳ２を介して端子ＶＳＰに接続されている。
トランジスタＭ６のドレイン端子は、トランジスタＭ５のドレイン端子に接続されている。トランジスタＭ６のドレイン端子と、トランジスタＭ５のドレイン端子との間のノードは、スイッチング素子Ｍ０のゲート端子と、包絡線検波回路２０に接続されている。トランジスタＭ５のゲート端子は、スイッチＳ０を介して端子ＶＳＰに接続されている。また、トランジスタＭ５のゲート端子とドレイン端子は、スイッチＳ１および抵抗器ＲＭ５を介して接続されている。スイッチＳ１と、抵抗器ＲＭ５は、直列に接続されている。
電子回路１０７の動作に応じて、上述のスイッチＳ０〜Ｓ３の導通状態を制御することができる。例えば、スイッチング素子Ｍ０のゲート端子の入力抵抗および／または、ジャンクション温度を推定する場合には、スイッチＳ１と、スイッチＳ３をＯＮ（導通状態）にし、スイッチＳ０と、スイッチＳ２をＯＦＦ（非導通状態）にすることができる。スイッチＳ０〜Ｓ３の制御は、図１１には図示されていない制御回路が行うことができる。この制御回路は、図４に示される制御回路ＣＴＲ１であってもよいし、異なる制御回路であってもよい。このとき、トランジスタＭ５がダイオード接続となり、スイッチング素子Ｍ０のゲート電圧がしきい値電圧より低くなる。これにより、スイッチング素子Ｍ０がＯＦＦであるときに、ゲート端子にチャープ信号を入力することが可能となる。
一方、スイッチング素子Ｍ０をＯＮにさせる場合には、スイッチＳ１と、スイッチＳ３をＯＦＦ（非導通状態）にし、スイッチＳ０と、スイッチＳ２をＯＮ（導通状態）にすることができる。このとき、端子ＶＳＰの制御信号は、トランジスタＭ６のゲート端子に供給される。また、端子ＶＳＮの制御信号は、トランジスタＭ５のゲート端子に供給される。これにより、トランジスタＭ５と、トランジスタＭ６は、スイッチング素子Ｍ０のゲート端子のバイアス電圧を決定し、スイッチング素子Ｍ０を駆動させることができる。なお、このとき、スイッチング素子Ｍ０のゲート端子には、チャープ信号が供給されない。
例えば、電子回路は、ｐチャネルの第３トランジスタ（トランジスタＭ６）と、ｎチャネルの第４トランジスタ（トランジスタＭ５）と、第２抵抗器とをさらに備えていてもよい。ここで、第３トランジスタのソース端子は、電源電位に接続されている。第３トランジスタのドレイン端子および第４トランジスタのドレイン端子を接続する第２ノードは、半導体素子に接続されている。第４トランジスタのソース端子は、グラウンドに接続されている。第４トランジスタのゲート端子およびドレイン端子は、第２抵抗器を介して接続されている。
また、電子回路は、ｐチャネルの第５トランジスタ（トランジスタＭ７）と、第３スイッチ（スイッチＳ０）と、第４スイッチ（スイッチＳ１）と、第５スイッチ（スイッチＳ２）と、第６スイッチ（スイッチＳ３）とをさらに備えていてもよい。ここで、第５トランジスタのソース端子は、電源電位に接続されている。第５トランジスタのゲート端子とドレイン端子は、短絡されて発振器に接続されている。第５トランジスタのゲート端子と第３トランジスタのゲート端子は、第６スイッチを介して接続されている。第３トランジスタのゲート端子は、第５スイッチを介して第１端子に接続されている。第４トランジスタのゲート端子は、第３スイッチを介して第２端子に接続されている。第４トランジスタのゲート端子とドレイン端子との間には、第２抵抗器と直列に第４スイッチが接続されている。
電子回路の動作に応じて、上述の第３スイッチ〜第６スイッチの導通状態を制御することができる。例えば、発振器がチャープ信号を生成する間、第４スイッチおよび第６スイッチはＯＮ（導通状態）であり、第３スイッチおよび第５スイッチはＯＦＦ（非導通状態）であってもよい。また、電子回路では、第１端子（端子ＶＳＰ）および第２端子（端子ＶＳＮ）に半導体素子の導通に関する制御信号が供給されている間、第３スイッチおよび第５スイッチはＯＮ（導通状態）であり、第４スイッチおよび第６スイッチが非導通状態（ＯＦＦ）であってもよい。第３スイッチから第６スイッチの制御は、図示されていない制御回路が行うことができる。この制御回路は、図４に示される制御回路ＣＴＲ１であってもよいし、異なる制御回路であってもよい。
電子回路１０７に示した駆動回路の構成は一例にしかすぎない。したがって、これとは異なる構成の駆動回路を使ってもよい。また、駆動回路と発振器ＯＳＣとの接続関係については、特に限定しない。なお、電子回路１０７のその他の構成要素の機能は、上述の各電子回路と同様である。
図１２は、チャープ信号が生成されるタイミングの例を示している。力率改善回路、電源回路、インバータ駆動回路などでは、スイッチング素子Ｍ０のゲート端子に図１２のＶｇに示したような電圧信号が入力される。電圧信号Ｖｇの波形は、周期的なパルスとなっている。パルスがＨＩＧＨレベルにある（立ち上がっている）ときに、スイッチング素子Ｍ０は、ＯＮ（導通状態）となる。そして、パルスがＬＯＷレベルにある（立ち下がっている）ときに、スイッチング素子Ｍ０は、ＯＦＦ（非導通状態）となる。例えば、パルスがＬＯＷレベルにあるときに、スイッチング素子Ｍ０のゲート端子にチャープ信号を入力することにより、ゲート電圧をしきい値電圧未満に抑制しつつ、ゲート端子の入力抵抗および／または、ジャンクション温度の推定を行うことができる。
上述のそれぞれの電子回路を使うことにより、寄生成分の存在に関わらず、スイッチング素子の入力抵抗を高い精度で計測することが可能となる。スイッチング素子の入力抵抗に基づいて、スイッチング素子のジャンクション温度を求めることも容易である。これにより、スイッチング素子の寿命をより正確に予測することが可能となり、スイッチング素子を含む回路（例えば、電力回路）のメンテナンスが著しく容易となる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０ アナログデジタル変換器
１１、１２ 処理部
１３ 温度センサ
２０、２０Ａ 包絡線検波回路
２１、２１Ａ ピーク検波回路
１００、１０１、１０２、１０３、１０４、１０５、１０６、１０７ 電子回路
Ａ０ 反転回路
ＤＲ０、ＤＲ１、ＤＲ２ 駆動回路
Ｍ０ スイッチング素子

Claims (18)

  1. チャープ信号を生成する発振器と、
    前記チャープ信号が供給される半導体素子と、
    前記半導体素子の入力電圧に基づき、包絡線検波信号を生成する第１検波回路と、
    前記包絡線検波信号の反転信号を生成する反転回路と、
    前記反転信号のピーク電圧を測定する第２検波回路とを備える、
    電子回路。
  2. 前記発振器が生成するチャープ信号の周波数は、前記半導体素子の寄生容量および寄生インダクタンスによって定まる共振周波数を含む、
    請求項１に記載の電子回路。
  3. 前記反転信号のピーク電圧における前記チャープ信号の周波数は、前記共振周波数である、
    請求項２に記載の電子回路。
  4. 前記半導体素子は、パワーデバイスであり、
    前記発振器は、前記パワーデバイスが非導通状態である間に、前記チャープ信号を生成する、
    請求項１ないし３のいずれか一項に記載の電子回路。
  5. 前記反転回路および前記第２検波回路を接続する第１ノードと、
    前記第１ノードおよびグラウンドを接続する第１スイッチと、
    前記第２検波回路の出力端子と、
    前記出力端子およびグラウンドを接続する第２スイッチとをさらに備える、
    請求項１ないし４のいずれか一項に記載の電子回路。
  6. 前記発振器が前記チャープ信号を生成しない場合、前記第１スイッチおよび前記第２スイッチを導通状態にし、前記発振器が前記チャープ信号を生成する場合、前記第１スイッチおよび前記第２スイッチを非導通状態にする制御回路をさらに備える、
    請求項５に記載の電子回路。
  7. 前記第１検波回路は、第１ダイオードと、第１コンデンサと、第１抵抗器とを含み、
    前記第１ダイオードのアノード端子は、前記半導体素子に接続され、前記第１コンデンサおよび前記第１抵抗器は、前記第１ダイオードのカソード端子とグラウンドとの間に接続されている、
    請求項１ないし６のいずれか一項に記載の電子回路。
  8. 前記第２検波回路は、第２ダイオードと、第２コンデンサとを含み、
    前記第２ダイオードのアノード端子は、前記反転回路に接続され、前記第２コンデンサは、前記第２ダイオードのカソード端子とグラウンドとの間に接続されている、
    請求項１ないし７のいずれか一項に記載の電子回路。
  9. 前記ピーク電圧をデジタル化するアナログデジタル変換器と、
    デジタル化された前記ピーク電圧に基づき、前記半導体素子の入力抵抗または前記半導体素子の温度の少なくともいずれかを推定する処理部とをさらに備える、
    請求項１ないし６のいずれか一項に記載の電子回路。
  10. 温度センサをさらに備え、
    前記処理部は、前記半導体素子の入力抵抗または前記半導体素子の温度の少なくともいずれかの推定に用いる複数のルックアップテーブルを備え、前記温度センサの計測値に基づき、複数の前記ルックアップテーブルのうち、少なくとも１つを選択する、
    請求項９に記載の電子回路。
  11. 前記第１検波回路は、第１増幅器と、ｎチャネルの第１トランジスタと、第１コンデンサと、第１抵抗器とを含み、
    前記第１増幅器の正端子は、前記半導体素子に接続され、前記第１トランジスタのソース端子は、前記第１増幅器の負端子に接続され、前記第１トランジスタのゲート端子とドレイン端子は、短絡されて前記第１増幅器の後段側の端子に接続され、前記第１コンデンサおよび前記第１抵抗器は、前記第１トランジスタのソース端子とグラウンドとの間に接続されている、
    請求項１０に記載の電子回路。
  12. 前記第２検波回路は、第２増幅器と、ｎチャネルの第２トランジスタと、第２コンデンサとを含み、
    前記第２増幅器の正端子は、前記反転回路に接続され、前記第２トランジスタのソース端子は、前記第２増幅器の負端子に接続され、前記第２トランジスタのゲート端子とドレイン端子は、短絡されて前記第２増幅器の後段側の端子に接続され、前記第２コンデンサは、前記第２トランジスタのソース端子とグラウンドとの間に接続されている、
    請求項１０または１１に記載の電子回路。
  13. 前記温度センサは、半導体チップ内または、半導体パッケージ内において、前記第１トランジスタに隣接して配置されている、
    請求項１１に記載の電子回路。
  14. 前記温度センサは、半導体チップ内または、半導体パッケージ内において、前記第２トランジスタに隣接して配置されている、
    請求項１２に記載の電子回路。
  15. ｐチャネルの第３トランジスタと、
    ｎチャネルの第４トランジスタと、
    第２抵抗器とをさらに備え、
    前記第３トランジスタのソース端子は、電源電位に接続され、前記第３トランジスタのドレイン端子および前記第４トランジスタのドレイン端子を接続する第２ノードは、前記半導体素子に接続され、前記第４トランジスタのソース端子は、グラウンドに接続され、前記第４トランジスタのゲート端子およびドレイン端子は、前記第２抵抗器を介して接続されている、
    請求項１ないし１４のいずれか一項に記載の電子回路。
  16. ｐチャネルの第５トランジスタと、
    第３スイッチと、
    第４スイッチと、
    第５スイッチと、
    第６スイッチとをさらに備え、
    前記第５トランジスタのソース端子は、前記電源電位に接続され、前記第５トランジスタのゲート端子とドレイン端子は、短絡されて前記発振器に接続され、前記第５トランジスタのゲート端子と前記第３トランジスタのゲート端子は、前記第６スイッチを介して接続され、前記第３トランジスタのゲート端子は、前記第５スイッチを介して第１端子に接続され、前記第４トランジスタのゲート端子は、前記第３スイッチを介して第２端子に接続され、前記第４トランジスタのゲート端子とドレイン端子との間には、前記第２抵抗器と直列に前記第４スイッチが接続されている、
    請求項１５に記載の電子回路。
  17. 前記発振器が前記チャープ信号を生成する間、前記第４スイッチおよび前記第６スイッチは導通状態であり、前記第３スイッチおよび前記第５スイッチは非導通状態である、
    請求項１６に記載の電子回路。
  18. 前記第１端子および前記第２端子に前記半導体素子の導通に関する制御信号が供給されている間、前記第３スイッチおよび前記第５スイッチは導通状態であり、前記第４スイッチおよび前記第６スイッチが非導通状態である、
    請求項１６または１７に記載の電子回路。
JP2019163985A 2019-09-09 2019-09-09 電子回路 Active JP7155082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019163985A JP7155082B2 (ja) 2019-09-09 2019-09-09 電子回路
US16/810,905 US11698400B2 (en) 2019-09-09 2020-03-06 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019163985A JP7155082B2 (ja) 2019-09-09 2019-09-09 電子回路

Publications (2)

Publication Number Publication Date
JP2021043015A true JP2021043015A (ja) 2021-03-18
JP7155082B2 JP7155082B2 (ja) 2022-10-18

Family

ID=74850871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019163985A Active JP7155082B2 (ja) 2019-09-09 2019-09-09 電子回路

Country Status (2)

Country Link
US (1) US11698400B2 (ja)
JP (1) JP7155082B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329632A (ja) * 1996-06-10 1997-12-22 Nippon Telegr & Teleph Corp <Ntt> 接地抵抗測定方法
US20070096093A1 (en) * 2005-11-01 2007-05-03 Alpha & Omega Semiconductor, Ltd. Calibration technique for measuring gate resistance of power MOS gate device at wafer level
JP2017003408A (ja) * 2015-06-10 2017-01-05 三菱電機株式会社 太陽電池モジュールのはんだ接合評価装置及び評価方法
JP6970069B2 (ja) * 2018-09-14 2021-11-24 株式会社東芝 電子回路及び方法
JP6993949B2 (ja) * 2018-09-13 2022-01-14 株式会社東芝 電子回路及び方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432451A (en) * 1994-03-22 1995-07-11 Northrop Grumman Corporation Magnetic resonance imaging reflectometer tuning unit
MY120887A (en) * 1995-06-08 2005-12-30 Sony Corp Rotation position detecting device and motor device.
US6590379B2 (en) * 2001-04-25 2003-07-08 Siemens Milltronics Process Instruments, Inc. Apparatus for detecting the envelope of an input signal
JP4777861B2 (ja) 2006-11-07 2011-09-21 フリースケール セミコンダクター インコーポレイテッド コンパレータ回路
JP4988883B2 (ja) 2010-03-01 2012-08-01 株式会社半導体理工学研究センター コンパレータ回路
JP5545045B2 (ja) 2010-06-04 2014-07-09 富士電機株式会社 コンパレータ回路
JP5648690B2 (ja) 2010-09-15 2015-01-07 ミツミ電機株式会社 コンパレータ及びそれを備えるａｄ変換器
KR101749583B1 (ko) * 2011-05-30 2017-06-21 삼성전자주식회사 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서
JP5877074B2 (ja) 2012-01-24 2016-03-02 ローム株式会社 コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
JP5861054B2 (ja) * 2013-07-30 2016-02-16 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
US11043916B2 (en) * 2015-05-11 2021-06-22 KVG Quarts Crystal Technology GmbH Oscillator with reduced acceleration sensitivity
JP6513303B2 (ja) * 2017-02-06 2019-05-15 三菱電機株式会社 電力用半導体モジュールおよび電力変換装置
TWI625042B (zh) * 2017-03-14 2018-05-21 芯籟半導體股份有限公司 一種訊號處理系統及其方法
US10367462B2 (en) * 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation
JP6970597B2 (ja) 2017-11-27 2021-11-24 ローム株式会社 ラッチドコンパレータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09329632A (ja) * 1996-06-10 1997-12-22 Nippon Telegr & Teleph Corp <Ntt> 接地抵抗測定方法
US20070096093A1 (en) * 2005-11-01 2007-05-03 Alpha & Omega Semiconductor, Ltd. Calibration technique for measuring gate resistance of power MOS gate device at wafer level
JP2017003408A (ja) * 2015-06-10 2017-01-05 三菱電機株式会社 太陽電池モジュールのはんだ接合評価装置及び評価方法
JP6993949B2 (ja) * 2018-09-13 2022-01-14 株式会社東芝 電子回路及び方法
JP6970069B2 (ja) * 2018-09-14 2021-11-24 株式会社東芝 電子回路及び方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DENK, MARCO; BAKRAN, MARK-M.: ""An IGBT Driver Concept with Integrated Real-Time Junction Temperature Measurement"", PCIM EUROPE 2014; INTERNATIONAL EXHIBITION & CONFERENCE FOR POWER ELECTRONICS, INTELLIGENT MOTION, R, JPN6021020498, 20 May 2014 (2014-05-20), pages 214 - 221, ISSN: 0004726975 *

Also Published As

Publication number Publication date
US20210072297A1 (en) 2021-03-11
US11698400B2 (en) 2023-07-11
JP7155082B2 (ja) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI546526B (zh) 溫度感測器、組合電流產生器以及溫度感測器系統
US8786237B2 (en) Voltage regulator and cooling control integrated circuit
US20110109372A1 (en) Semiconductor Device with Thermal Fault Detection
US7835129B2 (en) Circuit arrangement for overtemperature detection
JP5359886B2 (ja) 温度測定装置及び方法
US11211924B2 (en) Electronic circuit
JP2021043015A (ja) 電子回路
US10734989B2 (en) Electronic circuit
JP6686589B2 (ja) 電源切換回路及び電子機器
US20100142587A1 (en) Temperature measurement circuit
JP5387420B2 (ja) 断線検出回路
TWI648951B (zh) 電源電壓監視電路、及具備該電源電壓監視電路的電子電路
US8981734B2 (en) Power source generation circuit and integrated circuit
US8193837B2 (en) Corner detector
JPH09159547A (ja) 熱検出回路及びこれを用いた熱抵抗測定法
US20180283963A1 (en) Temperature sensor in an integrated circuit and method of calibrating the temperature sensor
KR101719098B1 (ko) 펄스 폭 측정을 위한 회로 및 방법
WO2019010354A1 (en) ADJUSTABLE PULSE GENERATOR CIRCUIT FOR OPERATION ACROSS A RANGE OF POWER SUPPLY VOLTAGES
US9450494B1 (en) Inductive compensation based control of synchronous rectification switch
JP2014119273A (ja) 異常兆候判定回路
JP2013062400A (ja) 温度検出回路
KR940010502A (ko) 온도 의존 특성을 가지는 내부전원전압 발생회로
US20230088396A1 (en) Drive device for voltage-controlled semiconductor element
WO2024121977A1 (ja) 電力変換装置
KR20000018500A (ko) 파워 온 리셋 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R151 Written notification of patent or utility model registration

Ref document number: 7155082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151