JP5861054B2 - 高周波受信回路及び絶縁型信号伝送装置 - Google Patents

高周波受信回路及び絶縁型信号伝送装置 Download PDF

Info

Publication number
JP5861054B2
JP5861054B2 JP2015518675A JP2015518675A JP5861054B2 JP 5861054 B2 JP5861054 B2 JP 5861054B2 JP 2015518675 A JP2015518675 A JP 2015518675A JP 2015518675 A JP2015518675 A JP 2015518675A JP 5861054 B2 JP5861054 B2 JP 5861054B2
Authority
JP
Japan
Prior art keywords
terminal
input
output
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015518675A
Other languages
English (en)
Other versions
JPWO2015015709A1 (ja
Inventor
永井 秀一
秀一 永井
康史 河井
康史 河井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015518675A priority Critical patent/JP5861054B2/ja
Application granted granted Critical
Publication of JP5861054B2 publication Critical patent/JP5861054B2/ja
Publication of JPWO2015015709A1 publication Critical patent/JPWO2015015709A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/44Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Transmitters (AREA)
  • Power Conversion In General (AREA)

Description

本開示は、半導体スイッチング素子のゲート端子を駆動するゲート駆動回路等として用いられる高周波受信回路、及び、絶縁型信号伝送装置に関する。
半導体スイッチング素子(以下、単に「スイッチング素子」ともいう。)のゲート駆動回路とは、スイッチング素子を駆動する回路である。ゲート駆動回路は、半導体スイッチング素子のゲート端子にゲート電圧を印加することによって、半導体スイッチング素子のオンオフを制御する回路である。高耐圧のスイッチング素子は、例えば、パワー半導体デバイスの一種であるIGBT(Insulated Gate Bipolar Transistor)である。典型的なゲート駆動回路は、出力部にP型トランジスタとN型トランジスタとが設けられる。スイッチング素子をオフからオンにするときにP型トランジスタが動作し、スイッチング素子をオンからオフにするときにN型トランジスタが動作する。つまり、スイッチング素子をオンからオフにするとき、スイッチング素子のゲート電流が引き抜かれる。
このようなパワー半導体のゲート駆動回路は、半導体スイッチング素子と接続される出力側の基準電圧が非常に高い。このため、ゲート駆動回路への制御信号が入力される1次側と、スイッチング素子への駆動信号が出力される2次側との間で、直流成分が絶縁されている、すなわち信号グランドが絶縁されている必要がある。このようにゲート駆動回路の1次側と2次側との間で、直流成分の絶縁を実現できる電子回路素子は、信号絶縁素子、あるいは、非接触信号伝送器と呼ばれる。これらは、スイッチング素子を駆動するためには不可欠な素子である。また、このような信号絶縁機能を有する電子回路素子は、ロジック・グランドとRFグランドとを分離する。特にパワー半導体スイッチング素子を駆動するためには、別途、絶縁電源が必要である。しかし、絶縁電源は回路規模の増大を引き起こす。このため、ゲート駆動回路が、ゲート信号を絶縁するだけでなく、絶縁された電力をスイッチング素子のゲートに供給できるようになれば、外部絶縁電源が不要となり、ゲート駆動回路を小型化できる。
特許文献1は、非接触信号伝送器にオープンリング型の電磁界共鳴結合器を用いた電力伝送システムを開示している。
特開2008−067012号公報
従来の高周波受信回路において、信号を高速に出力することが望まれていた。
そこで、本開示は、信号を高速に出力することができる高周波受信回路、及び絶縁型信号伝送装置を提供する。
本開示の一態様に係る高周波受信回路は、搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、入力信号は、第一入力信号と第二入力信号とから構成され、高周波受信回路は、入力信号の基準電位に接続される入力基準端子と、第一入力信号が入力される第一入力端子と、第二入力信号が入力される第二入力端子と、出力信号を出力するための出力端子及び出力基準端子と、第一入力信号を検波し、入力基準端子を基準として出力端子に正の電圧のパルスである第一出力信号を出力する第一検波回路と、第二入力信号を検波し、入力基準端子を基準として出力基準端子に正の電圧のパルスである第二出力信号を出力する第二検波回路と、入力基準端子に第一端子及び制御端子が接続され、出力基準端子に第二端子が接続されたトランジスタとを備える。
なお、本開示は、本開示の一態様に係る高周波受信回路を備える絶縁型信号伝送装置として実現することもできる。
本開示に係る高周波受信回路及び絶縁型信号伝送装置によれば、信号を高速に出力することができる。
図1は、本開示の実施の形態1に係る絶縁型信号伝送装置の一例を示す図である。 図2は、本開示の実施の形態1に係る高周波受信回路がオン電圧を出力する時の動作例を示す図である。 図3は、本開示の実施の形態1に係る高周波受信回路がオフ電圧を出力する時の動作例を示す図である。 図4は、本開示の実施の形態1に係る高周波受信回路において、入力信号の強度に対する出力電圧の一例を示す図である。 図5は、本開示の実施の形態2に係る高周波受信回路の一例を示す図である。 図6は、本開示の実施の形態2に係る高周波受信回路において、入力信号の強度に対する出力電圧の一例を示す図である。 図7は、従来の電力伝送装置の構成を示すブロック図である。
(本開示の基礎となった知見)
本発明者は、従来技術に関し、以下の問題が生じることを見出した。
図7は、特許文献1における電力伝送装置300の構成を示すブロック図である。この電力伝送装置300は、電源311、信号発生ユニット312及び第1のオープンリング共振器313から構成される送電装置310と、第2のオープンリング共振器321及び整流回路322から構成される受電装置320とを備える。
しかしながら、このような従来の電力伝送装置は、半導体スイッチング素子を高速に駆動することができないという問題がある。
つまり、電力伝送装置において、半導体スイッチング素子をオン状態に維持するための電力を半導体スイッチング素子に供給できるだけでなく、半導体スイッチング素子をオン状態からオフ状態に高速に切り替えさせる機構が望まれる。従来の電力伝送装置は、半導体スイッチング素子にゲート電流を供給することは可能であるが、半導体スイッチング素子のゲートに蓄積された電荷を能動的に引き抜くことができない。すなわち、従来の電力伝送装置は、半導体スイッチング素子をオフ状態からオン状態へと能動的に切り替えさせることができるが、オン状態からオフ状態へと能動的に切り替えさせることができない。そのため、半導体スイッチング素子を高速に立ち下げることができない。これは、従来の電力伝送装置を構成する電磁界共鳴結合器等の非接触信号伝送器が、受動的に電力を伝送するだけの素子であることに起因する。これに対して、例えば、電力伝送装置に、半導体スイッチング素子のゲートに負の電圧を供給できる構成を設けることで、半導体スイッチング素子を高速にオフ状態に変化させることができる。しかし、その場合、負の電圧を供給するための別系統の回路、および負の電圧を供給するための別系統の信号絶縁素子等が設けられる必要がある。
そこで、本開示は、立ち上がり時間だけでなく、立ち下がり時間も短い出力信号を出力可能な、高周波受信回路及び絶縁型信号伝送装置を提供する。例えば、これら高周波受信回路及び絶縁型信号伝送装置がゲート駆動回路に適用される場合、駆動対象である半導体スイッチング素子に対して、立ち上がり時間及び立ち下がり時間が短い駆動信号を出力することができる。さらに、従来の高周波受信回路及び絶縁型信号伝送装置に比べて、大きな電圧を出力することができる。なお、本開示の高周波受信回路は、ゲート駆動回路以外にも適用されうる。
本開示の第一の態様(aspect)に係る高周波受信回路は、搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、入力信号は、第一入力信号と第二入力信号とから構成され、高周波受信回路は、入力信号の基準電位に接続される入力基準端子と、第一入力信号が入力される第一入力端子と、第二入力信号が入力される第二入力端子と、出力信号を出力するための出力端子及び出力基準端子と、第一入力信号を検波し、入力基準端子を基準として出力端子に正の電圧のパルスである第一出力信号を出力する第一検波回路と、第二入力信号を検波し、入力基準端子を基準として出力基準端子に正の電圧のパルスである第二出力信号を出力する第二検波回路と、入力基準端子に第一端子及び制御端子が接続され、出力基準端子に第二端子が接続されたトランジスタとを備える。
第二検波回路から入力基準端子を基準として出力基準端子に出力された電圧が、トランジスタの第一端子及び制御端子を基準として第二端子に印加されることによって、入力基準端子と出力基準端子との間の導通と非導通を切り替えることができる。そのため、高周波受信回路は、出力端子に、正の電圧パルスと負の電圧パルスとを選択的に印加することができる。これにより、例えば、高周波受信回路にパワー半導体スイッチング素子が接続される場合、パワー半導体スイッチング素子を、オン状態からオフ状態へ、あるいはオフ状態からオン状態へ高速に切り替えることができる。また、例えば、第二入力信号が大きい場合に、大きな負の電圧を有する出力信号を出力できる。
本開示の第一の態様に係る高周波受信回路において、例えば、第一入力信号は、第一期間において第一振幅を示し、第一期間と異なる第二期間において第一振幅よりも小さい第二振幅を示し、第二入力信号は、第三期間において第三振幅を示し、第三期間と異なる第四期間において第三振幅よりも小さい第四振幅を示し、第一検波回路は、第一入力信号が第一振幅を示すときに、入力基準端子を基準として出力端子に正の電圧である第一電圧を出力し、かつ、第一入力信号が第二振幅を示すときに、入力基準端子を基準として出力端子に基準電圧を出力することによって、第一出力信号を出力端子に出力し、第二検波回路は、第二入力信号が第三振幅を示すときに、入力基準端子を基準として出力基準端子に正の電圧である第二電圧を出力し、かつ、第二入力信号が第四振幅を示すときに、入力基準端子を基準として出力基準端子に基準電圧を出力することによって、第二出力信号を出力基準端子に出力してもよい。
本開示の第一の態様に係る高周波受信回路において、例えば、さらに、第一入力信号は、第一期間において第一振幅を示し、第一期間と異なる第二期間において第一振幅よりも小さい第二振幅を示し、第二入力信号は、第三期間において第三振幅を示し、第三期間と異なる第四期間において第三振幅よりも小さい第四振幅を示し、第一検波回路は、第一入力信号が第一振幅を示すときに、入力基準端子を基準として出力端子に正の電圧である第一電圧を出力し、かつ、第一入力信号が第二振幅を示すときに、入力基準端子を基準として出力端子に基準電圧を出力することによって、第一出力信号を出力端子に出力し、第二検波回路は、第二入力信号が第三振幅を示すときに、入力基準端子を基準として出力基準端子に正の電圧である第二電圧を出力し、かつ、第二入力信号が第四振幅を示すときに、入力基準端子を基準として出力基準端子に基準電圧を出力することによって、第二出力信号を出力基準端子に出力してもよい。
第一入力信号と第二入力信号とが相補的な信号である場合、第一検波回路が出力動作を行うときに、第二検波回路は出力動作を行わず、第一検波回路が出力動作を行わないときに、第二検波回路は出力動作を行う。これにより、高周波受信回路は、正の電圧と負の電圧を効率的に出力できる。
本開示の第一の態様に係る高周波受信回路において、例えば、出力信号は、基準端子を基準として出力端子が正となる極性であって第一電圧と絶対値が等しい電圧と、基準端子を基準として出力端子が負となる極性であって第二電圧と絶対値が等しい電圧とを含んでもよい。
本開示の第一の態様に係る高周波受信回路において、例えば、トランジスタは、第二検波回路が出力基準端子に基準電圧を出力しているときにオン状態になり、第二検波回路が出力基準端子に第二電圧を出力しているときにオフ状態になってもよい。
本開示の第一の態様に係る高周波受信回路において、例えば、トランジスタは、ノーマリオン型トランジスタであってもよい。
本開示の第一の態様に係る高周波受信回路において、例えば、第一検波回路は、第一入力端子に一端が接続された第一カップリングコンデンサと、第一カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された第一ダイオードと、第一カップリングコンデンサの他端に一端が接続された第一インダクタと、第一インダクタの他端と入力基準端子との間に接続された第一平滑コンデンサとを含み、第二検波回路は、第二入力端子に一端が接続された第二カップリングコンデンサと、第二カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された第二ダイオードと、第二カップリングコンデンサの他端に一端が接続された第二インダクタと、第二インダクタの他端と入力基準端子との間に接続された第二平滑コンデンサとを含んでもよい。
これにより、第一検波回路及び第二検波回路は、ダイオードとインダクタを用いた簡単な復調回路によって、検波を行うことができる。
本開示の第二の態様に係る高周波受信回路は、搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、入力信号は、第一入力信号と第二入力信号とから構成され、高周波受信回路は、入力信号の基準電位に接続される入力基準端子と、第一入力信号が入力される第一入力端子と、第二入力信号が入力される第二入力端子と、入力基準端子と接続された出力基準端子と、出力信号を出力するための出力端子と、第一入力信号を検波し、入力基準端子を基準として出力端子に正の電圧のパルスである第一出力信号を出力する第一検波回路と、出力端子に第一端子が接続され、出力基準端子に制御端子が接続されたトランジスタと、第二入力信号を検波し、入力基準端子を基準としてトランジスタの第二端子に負の電圧のパルスである第二出力信号を出力する第二検波回路とを備え、出力信号は、第一出力信号と第二出力信号とから構成される。
第二検波回路から入力基準端子を基準としてトランジスタの第二端子に出力された電圧が、トランジスタの制御端子を基準として第二端子に印加されることにより、負側検波回路からの出力と出力端子との間の導通および非導通を切り替えることができる。そのため、高周波受信回路は、出力端子に、正の電圧パルスと負の電圧パルスとを選択的に印加することができる。これにより、例えば、高周波受信回路にパワー半導体スイッチング素子が接続される場合、パワー半導体スイッチング素子を、オン状態からオフ状態へ、あるいはオフ状態からオン状態へ高速に切り替えることができる。また、例えば、第二入力信号が大きい場合に、大きな負の電圧を有する出力信号を出力できる。
本開示の第二の態様に係る高周波受信回路は、例えば、第一入力信号は、第一期間において第一振幅を示し、第一期間と異なる第二期間において第一振幅よりも小さい第二振幅を示し、第二入力信号は、第一期間と異なる第三期間において第三振幅を示し、第三期間と異なる第四期間において第三振幅よりも小さい第四振幅を示し、第一検波回路は、第一入力信号が第一振幅を示すときに、入力基準端子を基準として出力端子に正の電圧である第一電圧を出力し、かつ、第一入力信号が第二振幅を示すときに、入力基準端子を基準として出力端子に基準電圧を出力することによって、第一出力信号を出力端子に出力し、第二検波回路は、第二入力信号が第三振幅を示すときに、入力基準端子を基準としてトランジスタの第二端子に負の電圧である第二電圧を出力し、かつ、第二入力信号が第四振幅を示すときに、入力基準端子を基準としてトランジスタの第二端子に基準電圧を出力することによって、第二出力信号をトランジスタの第二端子に出力してもよい。
本開示の第二の態様に係る高周波受信回路は、例えば、第一入力信号において、第一期間以外の期間は第二期間であり、第二入力信号において、第三期間以外の期間は第四期間であり、第一検波回路が出力端子に第一電圧を出力するとき、第二検波回路がトランジスタの第二端子に基準電圧を出力し、第一検波回路が出力端子に基準電圧を出力するとき、第二検波回路がトランジスタの第二端子に第二電圧を出力してもよい。
第一入力信号と第二入力信号とが相補的な信号である場合、第一検波回路が出力動作を行うときに、第二検波回路は出力動作を行わず、第一検波回路が出力動作を行わないときに、第二検波回路は出力動作を行う。これにより、高周波受信回路は、正の電圧と負の電圧を効率的に出力できる。
本開示の第二の態様に係る高周波受信回路は、例えば、出力信号は、基準端子を基準として出力端子が正となる極性であって第一電圧と絶対値が等しい電圧と、基準端子を基準として出力端子が負となる極性であって第二電圧と絶対値が等しい電圧とを含んでもよい。
本開示の第二の態様に係る高周波受信回路は、例えば、トランジスタは、第二検波回路がトランジスタの第二端子に第二電圧を出力しているときにオン状態になり、第二検波回路がトランジスタの第二端子に基準電圧を出力しているときにオフ状態になってもよい。
本開示の第二の態様に係る高周波受信回路は、例えば、トランジスタは、ノーマリオフ型トランジスタであってもよい。
本開示の第二の態様に係る高周波受信回路は、例えば、第一検波回路は、第一入力端子に一端が接続された第一カップリングコンデンサと、第一カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された第一ダイオードと、第一カップリングコンデンサの他端に一端が接続された第一インダクタと、第一インダクタの他端と入力基準端子との間に接続された第一平滑コンデンサとを含み、第二検波回路は、第二入力端子に一端が接続された第二カップリングコンデンサと、第二カップリングコンデンサの他端にアノードが接続され、入力基準端子にカソードが接続された第二ダイオードと、第二カップリングコンデンサの他端に一端が接続された第二インダクタと、第二インダクタの他端と入力基準端子との間に接続された第二平滑コンデンサとを含んでもよい。
これにより、第一検波回路及び第二検波回路は、ダイオードとインダクタを用いた簡単な復調回路によって、検波を行うことができる。
本開示の一形態に係る絶縁型信号伝送装置は、パルス信号を絶縁伝送する絶縁型信号伝送装置であって、搬送波を生成する発振器と、発振器で生成された搬送波をパルス信号で変調することにより、第一期間において第一振幅を示し、第一期間と異なる第二期間において第一振幅よりも小さい第二振幅を示す、第一被変調信号と、第一期間と異なる第三期間において第三振幅を示し、第三期間と異なる第四期間において第三振幅よりも小さい第四振幅を示す、第二被変調信号とを生成する変調器と、変調器で得られた第一被変調信号を電磁界共鳴によって絶縁伝送する第一電磁界共鳴結合器と、変調器で得られた第二被変調信号を電磁界共鳴によって絶縁伝送する第二電磁界共鳴結合器と、第一電磁界共鳴結合器から出力された信号を第一入力信号とし、第二電磁界共鳴結合器から出力された信号を第二入力信号とする入力信号を検波する上記第一の形態または第二の形態に係る高周波受信回路とを備える。
これにより、絶縁型信号伝送装置には上記の高周波受信回路が備えられているので、上記高周波受信回路と同様の効果が奏される。
以下、本開示の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本開示は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成するものとして説明される。
(実施の形態1)
図1は、本開示の実施の形態1における絶縁型信号伝送装置200の一例を示す回路図である。この絶縁型信号伝送装置200は、パルス信号を絶縁伝送する装置である。絶縁型信号伝送装置200は、例えば、パワーデバイス等の半導体スイッチング素子のゲート駆動回路等として用いられる。絶縁型信号伝送装置200は、発振器171と、変調器172と、正側電磁界共鳴結合器180と、負側電磁界共鳴結合器181と、高周波受信回路100とを備える。
発振器171は、搬送波となる高周波を生成する回路である。高周波は、例えば、100MHz以上の周波数を有する。
変調器172は、発振器171で生成された搬送波を、入力されたパルス信号で変調することにより、正側被変調信号と負側被変調信号を生成する。正側被変調信号は、パルス信号が第1論理値(ここでは、Highレベル)の期間において搬送波が現れる。負側被変調信号は、パルス信号が第2論理値(ここでは、Lowレベル)の期間において搬送波が現れる。この変調器172は、例えば、入力されたパルス信号と発振器171からの搬送波とを乗じて得られる信号を正側被変調信号とし、入力されたパルス信号を反転した信号と発振器171からの搬送波とを乗じて得られる信号を負側被変調信号として出力する混合器であってもよい。あるいは、変調器172は、例えば、入力されたパルス信号が第1論理値であるときに、発振器171からの搬送波を正側電磁界共鳴結合器180に出力し、入力されたパルス信号が第2論理値であるときに、発振器171からの搬送波を負側電磁界共鳴結合器181に出力する1入力2出力スイッチであってもよい。
正側電磁界共鳴結合器180は、変調器172で生成された正側被変調信号を電磁界共鳴によって絶縁伝送する結合器である。正側電磁界共鳴結合器180は、例えば、対向して設けられた2つのオープンリングで構成される。
負側電磁界共鳴結合器181は、変調器172で生成された負側被変調信号を電磁界共鳴によって絶縁伝送する非接触信号伝送器である。負側電磁界共鳴結合器181は、例えば、対向して設けられた2つのオープンリングで構成される。
高周波受信回路100は、入力信号を検波する回路である。入力信号は、正側電磁界共鳴結合器180から出力される正側入力信号と、負側電磁界共鳴結合器181から出力される負側入力信号とから構成される。正側入力信号は、正側被変調信号が正側電磁界共鳴結合器180で絶縁伝送された信号である。そのため、正側入力信号は、正側被変調信号と同様に、この絶縁型信号伝送装置200に入力されたパルス信号が第1論理値(ここでは、Highレベル)を示す期間に対応して、搬送波が現れる信号である。また、負側入力信号は、負側被変調信号が負側電磁界共鳴結合器181で絶縁伝送された信号である。そのため、負側入力信号は、負側被変調信号と同様に、この絶縁型信号伝送装置200に入力されたパルス信号が第2論理値(ここでは、Lowレベル)を示す期間に対応して、搬送波が現れる信号である。
この高周波受信回路100は、入力信号の基準電位に接続される入力基準端子102と、正側入力信号が入力される正側入力端子101と、負側入力信号が入力される負側入力端子105と、検波後のパルス信号を出力信号として出力するための出力端子103及び出力基準端子104と、正側検波回路106と、負側検波回路108と、トランジスタ110とを備える。
正側検波回路106は、正側入力信号を検波し、入力基準端子102を基準として出力端子103に正の電圧のパルス信号を出力する復調回路である。この正側検波回路106は、正側入力端子101に一端が接続された正側カップリングコンデンサ120と、正側カップリングコンデンサ120の他端にカソードが接続され、入力基準端子102にアノードが接続された正側ダイオード121と、正側カップリングコンデンサ120の他端に一端が接続された正側インダクタ122と、正側インダクタ122の他端と入力基準端子102との間に接続された正側平滑コンデンサ123とを含む。
負側検波回路108は、負側入力信号を検波し、入力基準端子102を基準として出力基準端子に正の電圧のパルス信号を出力する復調回路である。この負側検波回路108は、負側入力端子105に一端が接続された負側カップリングコンデンサ130と、負側カップリングコンデンサ130の他端にカソードが接続され、入力基準端子102にアノードが接続された負側ダイオード131と、負側カップリングコンデンサ130の他端に一端が接続された負側インダクタ132と、負側インダクタ132の他端と入力基準端子102との間に接続された負側平滑コンデンサ133とを含む。
トランジスタ110は、入力基準端子102にドレイン及びゲートが接続され、出力基準端子104にソースが接続されたノーマリオン型のトランジスタである。トランジスタ110は、例えば、N型のFETである。
このような構成を備える高周波受信回路100によれば、正側検波回路106は、パルス信号を出力端子103に出力する。正側検波回路106から出力されるパルス信号は、正側入力信号に搬送波が現れたときに、入力基準端子102を基準として出力端子103が正の電圧となり、正側入力信号に搬送波が現れないときに、入力基準端子102を基準として出力端子103が基準電圧となる。また、負側検波回路108は、パルス信号を出力基準端子104に出力する。負側検波回路108から出力されるパルス信号は、負側入力信号に搬送波が現れたときに、入力基準端子102を基準として出力基準端子104が正の電圧となり、負側入力信号に搬送波が現れないときに、入力基準端子102を基準として出力基準端子104が基準電圧となる。さらに、トランジスタ110は、負側検波回路108が出力基準端子104、つまり、トランジスタ110のソースに基準電圧を出力しているときにオン状態になる。トランジスタ110は、負側検波回路108が出力基準端子104、つまり、トランジスタ110のソースに正の電圧を出力しているときにオフ状態になる。
その結果、この絶縁型信号伝送装置200は、入力されたパルス信号が第1論理値(ここでは、Highレベル)のとき、正側入力信号に搬送波が現れ、同時に、負側入力信号に搬送波が現れない。そのため、正側検波回路106から出力端子103に正の電圧が出力され、負側検波回路108から出力基準端子104に基準電圧が出力される。その結果、トランジスタ110がオン状態となり、出力基準端子104を基準として出力端子103に正の電圧が出力される。一方、入力されたパルス信号が第2論理値(ここでは、Lowレベル)のとき、正側入力信号に搬送波が現れず、同時に、負側入力信号に搬送波が現れる。そのため、正側検波回路106から出力端子103に基準電圧が出力され、負側検波回路108から出力基準端子104に正の電圧が出力される。その結果、トランジスタ110がオフ状態となり、出力基準端子104を基準として出力端子103に負の電圧が出力される。このように、絶縁型信号伝送装置200は、バイポーラの出力動作をする。
以下、この絶縁型信号伝送装置200の構成及び動作の一例について、より詳しく説明する。
絶縁型信号伝送装置200において、変調器172は、入力されたパルス信号に応じて、発振器171から取得した高周波を変調し、2つの相補的な強度被変調信号を形成する。そして、変調器172は、これらの強度被変調信号を2系統の経路に出力する。強度変調(振幅変調)された2つの被変調信号は、電磁界共鳴結合器によって非接触電力伝送された後、高周波受信回路100によって、ゲート駆動波形として、出力端子103から出力される。具体的には、正側被変調信号は、正側電磁界共鳴結合器180によって非接触電力伝送された後、高周波受信回路100によって出力端子103から出力される。あるいは、負側被変調信号は、負側電磁界共鳴結合器181によって非接触電力伝送された後、高周波受信回路100によって出力端子103から出力される。つまり、絶縁型信号伝送装置200は、入力されたパルス信号に応じて、バイポーラ電圧の信号を出力する。ここで、変調器172は、混合器であってもよいし、スイッチであってもよい。
この絶縁型信号伝送装置200は、電磁界共鳴結合器を用いて非接触電力伝送をするため、電磁界共鳴結合器の送信側と受信側とが絶縁されている。ここでいう絶縁とは、送信側の信号線と、受信側の信号線とが電気的に絶縁されており、送信側のグランドと受信側のグランドとが電気的に絶縁されていることをいう。また、高周波とは、搬送波として使用される波である。高周波の周波数は、元信号(すなわち絶縁型信号伝送装置200に入力されるパルス信号)の周波数よりも高い。高周波の周波数は、例えば、100MHz以上である。この絶縁型信号伝送装置200は、高周波を使用して信号を伝送するため、電磁界共鳴結合器(正側電磁界共鳴結合器180及び負側電磁界共鳴結合器181)のサイズを小さくすることができる。さらに、電磁界共鳴結合器を用いた電力伝送は、遠い距離でも高効率の電力伝送ができる。これにより、絶縁型信号伝送装置200は、小さい損失で、電磁界共鳴結合器間の距離に応じた高い絶縁耐圧を実現できる。
高周波受信回路100は、正側電磁界共鳴結合器180から正側入力信号を受信する正側入力端子101と、負側電磁界共鳴結合器181から負側入力信号を受信する負側入力端子105と、正側電磁界共鳴結合器180及び負側電磁界共鳴結合器181のグランドと接続される入力基準端子102と、出力信号を出力する出力端子103と、出力端子103の基準電圧となる出力基準端子104とを備える。出力端子103から出力される出力信号は、例えば、パワーデバイス等の半導体スイッチング素子のゲート端子に供給するゲート信号である。
正側検波回路106を構成する正側ダイオード121と正側インダクタ122と正側平滑コンデンサ123は、正側入力端子101から入力される正側入力信号を整流して、正側ダイオード121のアノードを基準としてカソードが正の電圧を生成する。
負側検波回路108を構成する負側ダイオード131と負側インダクタ132と負側平滑コンデンサ133は、負側入力端子105から入力される負側入力信号を整流して、負側ダイオード131のアノードを基準としてカソードが正の電圧を生成する。
正側検波回路106では、正側入力端子101と正側ダイオード121のカソードとが正側カップリングコンデンサ120を介して接続されている。正側ダイオード121のカソードと正側インダクタ122の一端とが接続されている。正側インダクタ122の他端と正側平滑コンデンサ123の一端及び出力端子103とが接続されている。正側平滑コンデンサ123の他端と正側ダイオード121のアノード及び入力基準端子102とが接続されている。入力基準端子102と、正側電磁界共鳴結合器180のグランドとが接続されている。なお、正側検波回路106は、正側入力信号から、入力基準端子102を基準として出力端子103に正の電圧を生成する検波回路であれば、その他の構成であってもよい。
負側検波回路108では、負側入力端子105と負側ダイオード131のカソードとが負側カップリングコンデンサ130を介して接続されている。負側ダイオード131のカソードと負側インダクタ132の一端とが接続されている。負側インダクタ132の他端と負側平滑コンデンサ133の一端及び出力基準端子104とが接続されている。負側平滑コンデンサ133の他端と負側ダイオード131のアノード及び入力基準端子102とが接続されている。入力基準端子102と、負側電磁界共鳴結合器181のグランドとが接続されている。なお、負側検波回路108は、負側入力信号から、入力基準端子102を基準として出力基準端子104が正の極性となるような電圧を生成する検波回路であれば、その他の構成であってもよい。
入力基準端子102は、トランジスタ110のドレインおよびゲートと接続されており、トランジスタ110のソースは、出力基準端子104と接続されている。ここで、トランジスタ110は、ノーマリオン型トランジスタであって、ゲートの閾値電圧が、0Vより低いトランジスタである。例えば、閾値が−2.5Vの場合、ソースを基準としてゲート電圧が0Vのときは、トランジスタがオン状態となり、ドレイン・ソース間がショートし、ソースを基準としてゲート電圧が−3.0Vのときは、トランジスタがオフ状態となり、ドレイン・ソース間がオープンとなるトランジスタである。る。トランジスタ110は、例えば、GaNトランジスタであってもよい。
トランジスタ110は、例えば、Nチャネル型トランジスタである。なお、トランジスタ110のゲートとソースとの間に抵抗が挿入されてもよい。出力端子103と出力基準端子104の間に抵抗が挿入されてもよい。
絶縁型信号伝送装置200によって、入力のパルス信号のHighレベルに対応して、出力端子103から正の電圧が出力され、入力のパルス信号のLowレベルに対応して、出力端子103から負の電圧が出力される。このように、絶縁型信号伝送装置200は、正側検波回路106の出力と負側検波回路108の出力とが繋がってしまうことが回避される。その結果、絶縁型信号伝送装置200は、負の大きな電圧を供給できるので、例えば出力端子103に接続される半導体トランジスタをオフ状態にする際に、半導体トランジスタのゲートに蓄積された電荷を確実に引き抜くことができる。これにより、絶縁型信号伝送装置200は、高速な信号伝送を実現することが可能となる。
次に、高周波受信回路100の動作の一例について、図2、図3を用いて説明する。
高周波受信回路100は、正側入力端子101に搬送波が入力された場合に、その搬送波を検波し、出力基準端子104を基準として出力端子103に正の電圧を出力する。一方、高周波受信回路100は、負側入力端子105に搬送波が入力された場合に、その搬送波を検波し、出力端子103を基準として出力基準端子104に正の電圧を出力する。つまり、高周波受信回路100は、出力基準端子104を基準として出力端子103に負の電圧を出力する。
なお、高周波受信回路100は、例えば、出力端子103に、パワー半導体スイッチング素子のゲート端子が接続され、出力基準端子104に、パワー半導体スイッチング素子のソース端子が接続される。
図2は、正側入力端子101に入力された正側入力信号に搬送波が現れたときにおける、高周波受信回路100の各端子の電圧の一例を示す図である。このとき、高周波受信回路100は、出力端子103からオン電圧を出力する。オン電圧とは、駆動対象であるパワー半導体スイッチング素子をオン状態にさせるためのゲート電圧である。つまり、搬送波が正側入力端子101に入力されたとき、正側検波回路106は、入力基準端子102を基準として、出力端子103に正の電圧を出力する。図2に示される例では、正側インダクタ122の一端及び出力端子103に5Vが出力されている。
このとき、トランジスタ110のゲートは入力基準端子102と接続されているので0Vとなっている。トランジスタ110のソースは負側検波回路108と接続されており、負側検波回路108は電圧を生成しないので、トランジスタ110のソースは0Vである。したがって、ノーマリオン型のトランジスタ110はオン状態になっている。トランジスタ110のドレインとソースとは短絡しているので、入力基準端子102と出力基準端子104は短絡している。その結果、正側検波回路106が出力した電圧は、出力基準端子104を基準として出力端子103が正となる電圧として出力される。つまり、高周波受信回路100は、出力基準端子104を基準として出力端子103に正の電圧を出力する。図2に示される例では、5Vの電圧が、例えば、パワー半導体スイッチング素子をオン状態にするための電圧として出力される。
次に、パワー半導体スイッチング素子をオフ状態にする時の動作の一例について図3について説明する。図3は、負側入力端子105に入力された負側入力信号に搬送波が現れたときにおける、高周波受信回路100の各端子の電圧の一例を示す図である。このとき、高周波受信回路100は、出力端子103から負の電圧を出力する。
搬送波が負側入力端子105に入力されたとき、負側検波回路108は、入力基準端子102を基準として、出力基準端子104に正の電圧を出力する。図3に示される例では、正側インダクタ122の一端及び出力基準端子104に5Vが出力されている。
このとき、トランジスタ110のゲートは入力基準端子102と接続されているので0Vとなっている。トランジスタ110のソースは、負側インダクタ132及び出力基準端子104と接続しているので、5Vとなる。このため、トランジスタ110はソースを基準として、ゲートが−5Vとなっている。したがって、ノーマリオン型のトランジスタ110はオフ状態になっている。トランジスタ110はオフ状態となっているため、出力基準端子104と入力基準端子102はオープンである。さらに、正側検波回路106は電圧を生成しないので、入力基準端子102を基準として出力端子103は0V程度になる。これにより、出力基準端子104を基準として、−5Vという大きな電圧が、出力端子103から出力される。
高周波受信回路100は、出力基準端子104を基準として出力端子103が負となる電圧を供給することができる。そのため、高周波受信回路100は、例えば、オン状態であったパワー半導体スイッチング素子をオフ状態に切り替えるときに、パワー半導体スイッチング素子のゲートにチャージされていた電荷を、アクティブに引き抜くことができる。このため、高周波受信回路100は、パワー半導体スイッチング素子を高速にオフすることができる。
つまり、高周波受信回路100は、正側入力端子101に搬送波が入力されると、出力基準端子104を基準として出力端子103が正となる電圧を、パワー半導体スイッチング素子をオン状態にするためのゲート電圧として出力することができ、負側入力端子105に搬送波が入力されると、出力基準端子104を基準として出力端子103が負となる電圧を、パワー半導体スイッチング素子をオフ状態にするためのゲート電圧として出力することができる。このように、高周波受信回路100は、搬送波が正側入力端子101に入力されるか、または、搬送波が負側入力端子105に入力されるかによって、出力電圧の極性を切り替えることができる。
高周波受信回路100は、負の電圧をパワー半導体スイッチング素子のゲートに印加できるため、そのパワー半導体スイッチング素子のオフ状態を安定して保つことができ、誤動作を防ぐことができる。例えば、パワー半導体スイッチング素子がオフ状態にあるときに、外来ノイズ等により、誤動作でパワー半導体スイッチング素子のゲートに電圧が発生するケースを想定する。このような場合であっても、高周波受信回路100がパワー半導体スイッチング素子のゲートに負の電圧を常に印加しているので、パワー半導体スイッチング素子のゲート電位が閾値を超えてしまうことが防止される。特に、高周波受信回路100は、GaNパワーデバイスのように、閾値電圧が1.5V等と低いスイッチングデバイスの誤動作を防ぐのに非常に有効である。
また、高周波受信回路100は、トランジスタ110にノーマリオン型のトランジスタを使用しているため、高速に動作する。さらに、絶縁型信号伝送装置200は、絶縁素子として電磁界共鳴結合器を備えるため、トランスなどにエネルギーが蓄積されることなく、高速な信号伝送が可能である。絶縁素子としてフォトカップラとトランスを備える従来のゲート駆動回路は、2次側で信号のオン/オフを制御するための回路を別途備える必要があった。しかし、絶縁型信号伝送装置200を適用したゲート駆動回路は、1次側で生成した被変調信号をそのまま2次側に伝えることができる。
図4は、高周波受信回路100において、入力された入力信号の強度(大きさ)に対する出力電圧の関係の一例を示す図である。本図において、出力電圧は、出力基準端子104を基準とする出力端子103の電圧である。また、実線490が正側入力端子101に搬送波が入力された場合の出力電圧であり、破線491が負側入力端子105に搬送波が入力された場合の出力電圧である。
図4に示されるように、入力信号の強度が大きいほど、より大きな正の電圧及び負の電圧の出力電圧がそれぞれ生成される。図4から分かるように、高周波受信回路100は、搬送波が正側入力端子101に入力された場合には正の電圧を出力し、搬送波が負側入力端子105に入力された場合には負の電圧を出力する。これは、高周波受信回路100がトランジスタ110を備えることによって、正側検波回路106の出力と負側検波回路108の出力とが繋がってしまうことを回避できるためである。特に、図1に示される高周波受信回路100は、大きな負の電圧を出力できる。
なお、正側ダイオード121及び、負側ダイオード131は、高周波で動作する接合容量の小さなダイオードでもよい。そのようなダイオードは、例えば、ショットキーダイオードである。
また、パワー半導体スイッチング素子は、ゲート電圧3Vでオン状態になるGaNスイッチングデバイスでなくてもよく、その他のパワーデバイスであってもよい。
例えば、高周波が2.4GHzの場合であって、かつ、高周波受信回路100が、正側ダイオード121及び負側ダイオード131として、GaNのショットキーバリアダイオードを備える場合、正側インダクタ122及び負側インダクタ132のインダクタンスを5.8nHとし、正側カップリングコンデンサ120及び負側カップリングコンデンサ130のキャパシタンスを0.4pFとしてもよい。この場合、正側検波回路106及び負側検波回路108は、2.4GHzの検波回路として動作する。
なお、本実施の形態では、絶縁素子が電磁界共鳴結合器である例について説明したが、絶縁素子は、高周波を絶縁して伝送する素子であれば、電磁界共鳴結合器以外の素子であってもよい。
(実施の形態2)
次に、本開示の実施の形態2における絶縁型信号伝送装置の一例について説明する。なお、本実施の形態における絶縁型信号伝送装置は、実施の形態1と比べ、高周波受信回路の構成が異なるだけである。よって、以下では、本実施の形態における高周波受信回路について説明する。
図5は、本開示の実施の形態における高周波受信回路500の一例を示す回路図である。この高周波受信回路500は、入力信号の基準電位に接続される入力基準端子102と、正側入力信号が入力される正側入力端子101と、負側入力信号が入力される負側入力端子105と、入力基準端子102と接続された出力基準端子104と、検波後のパルス信号を出力信号として出力するための出力端子103と、正側入力信号を検波し、入力基準端子102を基準として出力端子103に正の電圧のパルス信号を出力する正側検波回路106と、トランジスタ510と、負側入力信号を検波し、入力基準端子102を基準としてトランジスタ510のソースに負の電圧のパルス信号を出力する負側検波回路508と、抵抗511とを備える。
この高周波受信回路500は、バイポーラの出力電圧を出力する点で実施の形態1と共通するが、負側検波回路508の構成、トランジスタ510の接続形態、及び、抵抗511が設けられている点で、図1に示される高周波受信回路100と異なる。以下、実施の形態1と異なる点を中心に説明する。
負側検波回路508は、負側入力信号を検波し、入力基準端子102を基準として、トランジスタ510のソース端子に負の電圧のパルス信号を出力する復調回路である。具体的には、負側入力信号を検波することによって生成された負側出力信号は、抵抗511を介して、トランジスタ510のソースに出力される。この負側検波回路508は、負側入力端子105に一端が接続された負側カップリングコンデンサ130と、負側カップリングコンデンサ130の他端にアノードが接続され、入力基準端子102にカソードが接続された負側ダイオード531と、負側カップリングコンデンサ130の他端に一端が接続された負側インダクタ132と、負側インダクタ132の他端と入力基準端子102との間に接続された負側平滑コンデンサ133とを含む。
トランジスタ510は、出力端子103にドレインが接続され、出力基準端子104にゲートが接続され、抵抗511の一端にソースが接続されたノーマリオフ型のトランジスタである。トランジスタ510は、例えばN型のFETである。
抵抗511は、トランジスタ510のソースと負側検波回路508の出力端子(負側インダクタ132と負側平滑コンデンサ133との接続点)との間に接続されている。
このような構成を備える高周波受信回路500によれば、正側検波回路106は、パルス信号を出力端子103に出力する。正側検波回路106から出力されるパルス信号は、正側入力信号に搬送波が現れたときに、入力基準端子102を基準として出力端子103に正の電圧を出力し、正側入力信号に搬送波が現れないときに、入力基準端子102を基準として出力端子103に基準電圧となる。また、負側検波回路108は、パルス信号をトランジスタ510のソースに出力する。負側検波回路508から出力されるパルス信号は、負側入力信号に搬送波が現れたときに、入力基準端子102を基準としてトランジスタ510のソースが負の電圧となり、負側入力信号に搬送波が現れないときに、入力基準端子102を基準としてトランジスタ510のソースが基準電圧となる。さらに、トランジスタ510は、負側検波回路108がトランジスタ510のソースに負の電圧を出力しているときにオン状態になる。トランジスタ110は、負側検波回路108が基準電圧を出力しているときにオフする。
その結果、本実施の形態の絶縁型信号伝送装置は、入力されたパルス信号が第1論理値(ここでは、Highレベル)のときに、正側入力信号に搬送波が現れ、同時に、負側入力信号に搬送波が現れない。そのため、正側検波回路106から出力端子103に正の電圧が出力され、負側検波回路508からトランジスタ510のソースに基準電圧が出力される。その結果、トランジスタ110がオフ状態となり、出力基準端子104を基準として出力端子103に正の電圧が出力される。一方、入力されたパルス信号が第2論理値(ここでは、Lowレベル)のとき、正側入力信号に搬送波が現れず、同時に、負側入力信号に搬送波が現れる。そのため、正側検波回路106から出力端子103に基準電圧が出力され、負側検波回路508からトランジスタ510のソースに負の電圧が出力される。その結果、トランジスタ110がオン状態となり、出力基準端子104を基準として出力端子103に負の電圧が出力される。このように、絶縁型信号伝送装置200は、バイポーラの出力動作をする。
以下、この絶縁型信号伝送装置200の構成及び動作の一例について、より詳しく説明する。
高周波受信回路500は、正側入力端子101と、負側入力端子105と、入力基準端子102と、負荷のパワーデバイスに供給するゲート信号を出力する出力端子103と、出力端子103の基準電圧となる出力基準端子104を備える。
正側検波回路106において、正側ダイオード121と正側インダクタ122と正側平滑コンデンサ123は、正側入力端子101から入力される正側入力信号を整流して、正側ダイオード121のアノードを基準としてカソードが、正の電圧を生成する。
負側検波回路508において、負側ダイオード531と負側インダクタ132と負側平滑コンデンサ133は、負側入力端子105から入力される負側入力信号を整流して、負側ダイオード531のカソードを基準としてアノードが負の電圧を生成する。
正側検波回路106では、正側入力端子101と正側ダイオード121のカソードとが正側カップリングコンデンサ120を介して接続されている。正側ダイオード121のカソードと正側インダクタ122の一端とが接続されている。正側インダクタ122の他端と正側平滑コンデンサ123及び出力端子103とが接続されている。正側平滑コンデンサ123と正側ダイオード121のアノードと入力基準端子102と出力基準端子104とが接続されている。入力基準端子102と、正側電磁界共鳴結合器180のグランドとが接続されている。なお、正側検波回路106は、正側入力信号から、入力基準端子102を基準として出力端子103に正の電圧を生成する検波回路であれば、その他の構成であってもよい。
負側検波回路508では、負側入力端子105と負側ダイオード531のアノードとが負側カップリングコンデンサ130を介して接続されている。負側ダイオード531のアノードと、負側インダクタ132の一端とが接続されている。負側インダクタ132の他端と負側平滑コンデンサ133の一端とが接続されている。負側平滑コンデンサ133の他端と負側ダイオード531のカソードと入力基準端子102と出力基準端子104とが接続されている。入力基準端子102と、負側電磁界共鳴結合器181のグランドとが接続されている。なお、負側検波回路508は、負側入力信号から、入力基準端子を基準としてトランジスタ510のソースに負の電圧を生成する検波回路であれば、その他の構成であってもよい。
さらに、正側インダクタ122はトランジスタ510のドレインと接続し、負側インダクタ132は、抵抗511を介しトランジスタ510のソースと接続されている。
入力基準端子102は、トランジスタ510のゲートと接続されている。
ここで、トランジスタ510は、例えば、ノーマリオフ型トランジスタである。トランジスタ510は、例えば、ノーマリオフ型のGaNトランジスタである。
以上のように構成された高周波受信回路500においては、正側入力端子101から入力された正側入力信号に搬送波が現れたとき、トランジスタ510がオフ状態となり、負側検波回路508に電流は流れない。このため、出力端子103には、出力基準端子104を基準として出力端子103に正の電圧が出力される。一方、負側入力端子105から入力された負側入力信号に搬送波が現れたとき、トランジスタ510がオン状態となり、負側検波回路508で生成された負の電圧は、トランジスタ510を介して出力端子103から出力される。このため、出力端子103には、出力基準端子104を基準として、負の電圧が出力される。
このように、高周波受信回路500にトランジスタ510が設けられることにより、正側検波回路106の出力と負側検波回路508の出力とが繋がってしまうことが回避される。その結果、高周波受信回路500から大きな正の電圧及び負の電圧が出力される。なお、もし、高周波受信回路500にトランジスタ510が設けられない場合、大きな正の電圧及び負の電圧を出力することは困難になる。例えば、トランジスタ510がなく、負側インダクタ132を直接、出力端子103に接続した場合を参考例として想定する。このとき、参考例の高周波受信回路は、正側検波回路106の出力と負側検波回路508の出力とが繋がった回路構成を有する。この場合、正側入力端子101に搬送波が入力されて、正側検波回路106が正の電圧を生成しても、当該電圧によって発生する電流は負側ダイオード531に流れてしまう。このため、出力端子103からは、負側ダイオード531の閾値電圧未満の電圧しか出力されない。
図6は、本実施の形態における高周波受信回路500において、入力された入力信号の強度(大きさ)に対する出力電圧の関係の一例を説明する図である。図6の(a)は、上述した参考例の高周波受信回路(トランジスタを備えないで、負側インダクタ132が直接、出力端子103に接続された構成を備える高周波受信回路)の特性を示す。図6の(b)は、本実施の形態2に係る高周波受信回路500の特性の一例を示す。本図において、出力電圧は、出力基準端子104を基準とする出力端子103の電圧である。また、右上がりの実線が正側入力端子101に搬送波が入力された場合の出力電圧であり、右下がりの実線が負側入力端子105に搬送波が入力された場合の出力電圧である。
図6の(a)の右下がりの実線に示されるように、参考例の高周波受信回路は、入力信号がある程度の大きさ(約17dBm)以上でないと負の電圧が出力されない。これに対して、図6の(b)の右下がりの実線に示されるように、本実施の形態の高周波受信回路500は、入力信号が小さな電圧であっても、入力電圧に応じた負の電圧が出力されている。つまり、本実施の形態の高周波受信回路500は、参考例に比べて、小さな電圧の高周波に対する応答性がよい。
以上、本開示に係る高周波受信回路及び絶縁型信号伝送装置について、実施の形態1及び2に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を実施の形態1及び2に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。
例えば、搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、入力信号は、パルス信号が第1論理値の期間において搬送波が現れる正側入力信号と、パルス信号が第2論理値の期間において搬送波が現れる負側入力信号とから構成され、高周波受信回路は、入力信号の基準電位に接続される入力基準端子と、正側入力信号が入力される正側入力端子と、負側入力信号が入力される負側入力端子と、検波後のパルス信号を出力するための出力端子及び出力基準端子と、正側入力信号を検波し、入力基準端子を基準として出力端子に正の電圧のパルス信号を出力する正側検波回路と、負側入力信号を検波し、入力基準端子を基準として出力基準端子に正の電圧のパルス信号を出力する負側検波回路と、入力基準端子にドレイン及びゲートが接続され、出力基準端子にソースが接続されたトランジスタとを備えてもよい。
例えば、正側検波回路は、正側入力信号に搬送波が現れたときに正の電圧となり、正側入力信号に搬送波が現れないときに基準電圧となるパルス信号を出力端子に出力し、負側検波回路は、負側入力信号に搬送波が現れたときに正の電圧となり、負側入力信号に搬送波が現れないときに基準電圧となるパルス信号を出力基準端子に出力し、トランジスタは、負側検波回路が出力基準端子に基準電圧を出力しているときにオンし、負側検波回路が出力基準端子に正の電圧を出力しているときにオフしてもよい。
例えば、正側検波回路は、正側入力端子に一端が接続された正側カップリングコンデンサと、正側カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された正側ダイオードと、正側カップリングコンデンサの他端に一端が接続された正側インダクタと、正側インダクタの他端と入力基準端子との間に接続された正側平滑コンデンサとを含み、負側検波回路は、負側入力端子に一端が接続された負側カップリングコンデンサと、負側カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された負側ダイオードと、負側カップリングコンデンサの他端に一端が接続された負側インダクタと、負側インダクタの他端と入力基準端子との間に接続された負側平滑コンデンサとを含んでもよい。
例えば、搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、入力信号は、パルス信号が第1論理値のときに搬送波が現れる正側入力信号と、パルス信号が第2論理値のときに搬送波が現れる負側入力信号とから構成され、高周波受信回路は、入力信号の基準電位に接続される入力基準端子と、正側入力信号が入力される正側入力端子と、負側入力信号が入力される負側入力端子と、入力基準端子と接続された出力基準端子と、検波後のパルス信号を出力するための出力端子と、正側入力信号を検波し、入力基準端子を基準として出力端子に正の電圧のパルス信号を出力する正側検波回路と、出力端子にドレインが接続され、出力基準端子にゲートが接続されたトランジスタと、負側入力信号を検波し、入力基準端子を基準としてトランジスタのソースに負の電圧のパルス信号を出力する負側検波回路とを備えてもよい。
例えば、正側検波回路は、正側入力信号に搬送波が現れたときに正の電圧となり、正側入力信号に搬送波が現れないときに基準電圧となるパルス信号を出力端子に出力し、負側検波回路は、負側入力信号に搬送波が現れたときに負の電圧となり、負側入力信号に搬送波が現れないときに基準電圧となるパルス信号をトランジスタのソースに出力し、トランジスタは、負側検波回路がトランジスタのソースに負の電圧を出力しているときにオンし、負側検波回路がトランジスタのソースに基準電圧を出力しているときにオフしてもよい。
例えば、正側検波回路は、正側入力端子に一端が接続された正側カップリングコンデンサと、正側カップリングコンデンサの他端にカソードが接続され、入力基準端子にアノードが接続された正側ダイオードと、正側カップリングコンデンサの他端に一端が接続された正側インダクタと、正側インダクタの他端と入力基準端子との間に接続された正側平滑コンデンサとを含み、負側検波回路は、負側入力端子に一端が接続された負側カップリングコンデンサと、負側カップリングコンデンサの他端にアノードが接続され、入力基準端子にカソードが接続された負側ダイオードと、負側カップリングコンデンサの他端に一端が接続された負側インダクタと、負側インダクタの他端と入力基準端子との間に接続された負側平滑コンデンサとを含んでもよい。
例えば、パルス信号を絶縁伝送する絶縁型信号伝送装置であって、搬送波を生成する発振器と、発振器で生成された搬送波をパルス信号で変調することにより、パルス信号が第1論理値の期間において搬送波が現れる正側被変調信号と、パルス信号が第2論理値の期間において搬送波が現れる負側被変調信号とを生成する変調器と、変調器で得られた正側被変調信号を電磁界共鳴によって絶縁伝送する正側電磁界共鳴結合器と、変調器で得られた負側被変調信号を電磁界共鳴によって絶縁伝送する負側電磁界共鳴結合器と、正側電磁界共鳴結合器から出力された信号を正側入力信号とし、負側電磁界共鳴結合器から出力された信号を負側入力信号とする入力信号を検波する上記の高周波受信回路とを備えてもよい。
たとえば、上記実施の形態では、信号絶縁素子は、高周波を絶縁して伝送する素子であれば、電磁界共鳴結合器以外の素子であってもよい。
たとえば、トランジスタは、Nチャネルトランジスタであってもよいし、Pチャネルトランジスタであってもよい。
本開示において、「正側」は、絶縁型信号伝送装置が外部に接続される負荷に正の電圧を出力する場合において、当該正の電圧の生成、伝送または出力に寄与する回路もしくは回路要素、または信号に付されている。他方、「負側」は、絶縁型信号伝送装置が外部に接続される負荷に負の電圧を出力する場合において、当該負の電圧の生成、伝送または出力に寄与する回路または回路要素に付されている。ここで、絶縁型信号伝送装置から出力される電圧の極性は、出力基準端子を基準としたときの出力端子の極性に相当する。そのため、例えば、負側検波回路は、必ずしも負の電圧を検波する回路とは限らない。
本開示では、正側入力端子、負側入力端子、正側電磁界共鳴結合器、負側電磁界共鳴結合器、正側検波回路、及び負側検波回路を、それぞれ第一入力端子、第二入力端子、第一電磁界共鳴結合器、第二電磁界共鳴結合器、第一検波回路、及び第二検波回路と呼ぶことがある。また、正側被変調信号、負側被変調信号、正側入力信号、及び負側入力信号を、それぞれ、第一被変調信号、第二被変調信号、第一入力信号、及び第二入力信号と呼ぶことがある。また、正側カップリングコンデンサ、負側カップリングコンデンサ、正側ダイオード、負側ダイオード、正側インダクタ、負側インダクタ、正側平滑コンデンサ、負側平滑コンデンサを、それぞれ、第一カップリングコンデンサ、第二カップリングコンデンサ、第一ダイオード、第二ダイオード、第一インダクタ、第二インダクタ、第一平滑コンデンサ、第二平滑コンデンサと呼ぶことがある。
例えば、図1は、第一被変調信号のうち電圧値が0V以上の成分の波形を示しているが、第一被変調信号は、電圧値が0未満の成分の波形も有してもよい。つまり、第一被変調信号は、例えば、その包絡線において、0Vを基準にして正負対称な波形を示す。同様に、第二被変調信号のうち電圧値が0V以上の成分の波形を示しているが、第二被変調信号は、電圧値が0未満の成分の波形も有してもよい。つまり、第二被変調信号は、例えば、その包絡線において、0Vを基準にして正負対称な波形を示す。
第一入力信号は、第一期間において第一振幅を示し、第一期間と異なる第二期間において第一振幅よりも小さい第二振幅を示す。第二入力信号は、第三期間において第三振幅を示し、第三期間と異なる第四期間において第三振幅よりも小さい第四振幅を示す。
絶縁型信号伝送装置200に入力されたパルス信号が第1論理値と第2論理値との2値からなる場合、当該パルス信号を反転した信号(パルス反転信号)は、例えば、パルス信号が第1論理値(Highレベル)を示す期間に対応して、第2論理値(Lowレベル)を示し、パルス信号が第2論理値(Lowレベル)を示す期間に対応して、第1論理値(Highレベル)を示す。したがって、搬送波をパルス信号で変調して第一被変調信号(すなわち第一入力信号)を生成し、搬送波をパルス反転信号で変調して第二被変調信号(すなわち第二入力信号)を生成した場合、第一入力信号の第一期間は、第二入力信号の第四期間に対応し、第一入力信号の第二期間は、第二入力信号の第三期間に対応する。
第一入力信号が第一振幅を示す期間は、搬送波である高周波と同程度の周波数を有し、かつ振幅が0でない波形が現われる期間である。第二入力信号が第三振幅を示す期間は、搬送波である高周波と同程度の周波数を有し、かつ振幅が0でない波形が現われる期間である。なお、第一入力信号の第一振幅と第二入力信号の第三振幅とは同じ値であってもよく、第一入力信号の第二振幅と第二入力信号の第四振幅とは同じ値であってもよい。さらに、第一入力信号の第二振幅と第二入力信号の第四振幅とは0であってもよい。
本開示において、説明の簡便のため、第一入力信号が第一振幅を示す期間を、「第一入力信号に搬送波が現われるとき」と呼び、第一入力信号が第二振幅を示す期間を、「第一入力信号に搬送波が現われないとき」と呼ぶ場合がある。同様に、第二入力信号が第三振幅を示す期間を、「第二入力信号に搬送波が現われるとき」と呼び、第二入力信号が第四振幅を示す期間を、「第二入力信号に搬送波が現われないとき」と呼ぶ場合がある。また、第一入力信号の第一振幅が入力されること、または、第二入力信号の第三振幅が入力されることを「搬送波が入力される」と呼ぶことがある。第一被変調信号および第二被変調信号についても、同様の表現が使われることがある。
本開示において、第一検波回路が、第一入力信号を検波することによって生成する電圧パルスを、「第一出力信号」と呼ぶことがある。第二検波回路が、第二入力信号を検波することによって生成する電圧パルスを、「第二出力信号」と呼ぶことがある。高周波受信回路が出力する出力信号は、第一出力信号と第二出力信号とから構成される。なお、図1に示される高周波受信回路100において、第一出力信号は、入力基準端子を基準として出力端子が正極性となる電圧パルスであり、第二出力信号は、入力基準端子を基準として出力基準端子が正極性となる電圧のパルスである。図5に示される高周波受信回路500において、第一出力信号は、入力基準端子を基準として出力端子が正極性となる電圧パルスであり、第二出力信号は、入力基準端子を基準としてトランジスタの第二端子が負極性となる電圧のパルスである。
本開示において、トランジスタのソース端子及びドレイン端子のうち、一方を第一端子と呼び、他方を第二端子と呼ぶことがある。また、トランジスタのゲート端子を制御端子と呼ぶことがある。すなわち、トランジスタは、制御端子に入力される電圧に応じて、第一端子と第二端子との間の導通及び非導通通が切り替わる素子である。上記の説明では、図1に示されるトランジスタ110および、図5に示されるトランジスタ510が、Nチャネル型のトランジスタである例について説明した。この場合、例えば、ドレイン端子が第一端子であって、ソース端子が第二端子である。他方、トランジスタ110および510は、P型トランジスタであってもよい。この場合、例えば、ドレイン端子が第二端子であって、ソース端子が第一端子である。
本開示にかかる高周波受信回路及び絶縁型信号伝送装置は、半導体スイッチング素子を駆動するゲート駆動回路として有用である。
100,500 高周波受信回路
101 正側入力端子
102 入力基準端子
103 出力端子
104 出力基準端子
105 負側入力端子
106 正側検波回路
108,508 負側検波回路
110,510 トランジスタ
120 正側カップリングコンデンサ
121 正側ダイオード
122 正側インダクタ
123 正側平滑コンデンサ
130 負側カップリングコンデンサ
131,531 負側ダイオード
132 負側インダクタ
133 負側平滑コンデンサ
171 発振器
172 変調器
180 正側電磁界共鳴結合器
181 負側電磁界共鳴結合器
200 絶縁型信号伝送装置
490 正側入力端子に入力信号が入力された時の出力電圧(実線)
491 負側入力端子に入力信号が入力された時の出力電圧(破線)

Claims (15)

  1. 搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、
    前記入力信号は、第一入力信号と第二入力信号とから構成され、
    前記高周波受信回路は、
    前記入力信号の基準電位に接続される入力基準端子と、
    前記第一入力信号が入力される第一入力端子と、
    前記第二入力信号が入力される第二入力端子と、
    出力信号を出力するための出力端子及び出力基準端子と、
    前記第一入力信号を検波し、前記入力基準端子を基準として前記出力端子に正の電圧のパルスである第一出力信号を出力する第一検波回路と、
    前記第二入力信号を検波し、前記入力基準端子を基準として前記出力基準端子に正の電圧のパルスである第二出力信号を出力する第二検波回路と、
    前記入力基準端子に第一端子及び制御端子が接続され、前記出力基準端子に第二端子が接続されたトランジスタとを備え、
    前記出力信号は、前記第一出力信号と前記第二出力信号とから構成される、
    高周波受信回路。
  2. 前記第一入力信号は、第一期間において第一振幅を示し、前記第一期間と異なる第二期間において前記第一振幅よりも小さい第二振幅を示し、
    前記第二入力信号は、第三期間において第三振幅を示し、前記第三期間と異なる第四期間において前記第三振幅よりも小さい第四振幅を示し、
    前記第一検波回路は、前記第一入力信号が前記第一振幅を示すときに、前記入力基準端子を基準として前記出力端子に正の電圧である第一電圧を出力し、かつ、前記第一入力信号が前記第二振幅を示すときに、前記入力基準端子を基準として前記出力端子に基準電圧を出力することによって、前記第一出力信号を前記出力端子に出力し、
    前記第二検波回路は、前記第二入力信号が前記第三振幅を示すときに、前記入力基準端子を基準として前記出力基準端子に正の電圧である第二電圧を出力し、かつ、前記第二入力信号が前記第四振幅を示すときに、前記入力基準端子を基準として前記出力基準端子に前記基準電圧を出力することによって、前記第二出力信号を前記出力基準端子に出力する、
    請求項1に記載の高周波受信回路。
  3. 前記第一入力信号において、前記第一期間以外の期間は前記第二期間であり、
    前記第二入力信号において、前記第三期間以外の期間は前記第四期間であり、
    前記第一検波回路が前記出力端子に前記第一電圧を出力するとき、前記第二検波回路が前記出力基準端子に前記基準電圧を出力し、
    前記第一検波回路が前記出力端子に前記基準電圧を出力するとき、前記第二検波回路が前記出力基準端子に前記第二電圧を出力する、
    請求項2に記載の高周波受信回路。
  4. 前記出力信号は、前記基準端子を基準として前記出力端子が正となる極性であって前記第一電圧と絶対値が等しい電圧と、前記基準端子を基準として前記出力端子が負となる極性であって前記第二電圧と絶対値が等しい電圧とを含む、
    請求項2に記載の高周波受信回路。
  5. 前記トランジスタは、前記第二検波回路が前記出力基準端子に前記基準電圧を出力しているときにオン状態になり、前記第二検波回路が前記出力基準端子に前記第二電圧を出力しているときにオフ状態になる
    請求項2から4のいずれか1項に記載の高周波受信回路。
  6. 前記トランジスタは、ノーマリオン型トランジスタである、
    請求項1から5のいずれか1項に記載の高周波受信回路。
  7. 前記第一検波回路は、
    前記第一入力端子に一端が接続された第一カップリングコンデンサと、
    前記第一カップリングコンデンサの他端にカソードが接続され、前記入力基準端子にアノードが接続された第一ダイオードと、
    前記第一カップリングコンデンサの他端に一端が接続された第一インダクタと、
    前記第一インダクタの他端と前記入力基準端子との間に接続された第一平滑コンデンサとを含み、
    前記第二検波回路は、
    前記第二入力端子に一端が接続された第二カップリングコンデンサと、
    前記第二カップリングコンデンサの他端にカソードが接続され、前記入力基準端子にアノードが接続された第二ダイオードと、
    前記第二カップリングコンデンサの他端に一端が接続された第二インダクタと、
    前記第二インダクタの他端と前記入力基準端子との間に接続された第二平滑コンデンサとを含む
    請求項1から6のいずれか1項に記載の高周波受信回路。
  8. 搬送波がパルス信号で変調された信号である入力信号を検波する高周波受信回路であって、
    前記入力信号は、第一入力信号と第二入力信号とから構成され、
    前記高周波受信回路は、
    前記入力信号の基準電位に接続される入力基準端子と、
    前記第一入力信号が入力される第一入力端子と、
    前記第二入力信号が入力される第二入力端子と、
    前記入力基準端子と接続された出力基準端子と、
    出力信号を出力するための出力端子と、
    前記第一入力信号を検波し、前記入力基準端子を基準として前記出力端子に正の電圧のパルスである第一出力信号を出力する第一検波回路と、
    前記出力端子に第一端子が接続され、前記出力基準端子に制御端子が接続されたトランジスタと、
    前記第二入力信号を検波し、前記入力基準端子を基準として前記トランジスタの前記第二端子に負の電圧のパルスである第二出力信号を出力する第二検波回路とを備え、
    前記出力信号は、前記第一出力信号と前記第二出力信号とから構成される、
    高周波受信回路。
  9. 前記第一入力信号は、第一期間において第一振幅を示し、前記第一期間と異なる第二期間において前記第一振幅よりも小さい第二振幅を示し、
    前記第二入力信号は、前記第一期間と異なる第三期間において第三振幅を示し、前記第三期間と異なる第四期間において前記第三振幅よりも小さい第四振幅を示し、
    前記第一検波回路は、前記第一入力信号が前記第一振幅を示すときに、前記入力基準端子を基準として前記出力端子に正の電圧である第一電圧を出力し、かつ、前記第一入力信号が前記第二振幅を示すときに、前記入力基準端子を基準として前記出力端子に基準電圧を出力することによって、前記第一出力信号を前記出力端子に出力し、
    前記第二検波回路は、前記第二入力信号が前記第三振幅を示すときに、前記入力基準端子を基準として前記トランジスタの前記第二端子に負の電圧である第二電圧を出力し、かつ、前記第二入力信号が前記第四振幅を示すときに、前記入力基準端子を基準として前記トランジスタの前記第二端子に前記基準電圧を出力することによって、前記第二出力信号を前記トランジスタの前記第二端子に出力する、
    請求項8に記載の高周波受信回路。
  10. 前記第一入力信号において、前記第一期間以外の期間は前記第二期間であり、
    前記第二入力信号において、前記第三期間以外の期間は前記第四期間であり、
    前記第一検波回路が前記出力端子に前記第一電圧を出力するとき、前記第二検波回路が前記トランジスタの前記第二端子に前記基準電圧を出力し、
    前記第一検波回路が前記出力端子に前記基準電圧を出力するとき、前記第二検波回路が前記トランジスタの前記第二端子に前記第二電圧を出力する、
    請求項9に記載の高周波受信回路。
  11. 前記出力信号は、前記基準端子を基準として前記出力端子が正となる極性であって前記第一電圧と絶対値が等しい電圧と、前記基準端子を基準として前記出力端子が負となる極性であって前記第二電圧と絶対値が等しい電圧とを含む、
    請求項9に記載の高周波受信回路。
  12. 前記トランジスタは、前記第二検波回路が前記トランジスタの前記第二端子に前記第二電圧を出力しているときにオン状態になり、前記第二検波回路が前記トランジスタの前記第二端子に前記基準電圧を出力しているときにオフ状態になる
    請求項8から11のいずれか1項に記載の高周波受信回路。
  13. 前記トランジスタは、ノーマリオフ型トランジスタである、
    請求項8から12のいずれか1項に記載の高周波受信回路。
  14. 前記第一検波回路は、
    前記第一入力端子に一端が接続された第一カップリングコンデンサと、
    前記第一カップリングコンデンサの他端にカソードが接続され、前記入力基準端子にアノードが接続された第一ダイオードと、
    前記第一カップリングコンデンサの他端に一端が接続された第一インダクタと、
    前記第一インダクタの他端と前記入力基準端子との間に接続された第一平滑コンデンサとを含み、
    前記第二検波回路は、
    前記第二入力端子に一端が接続された第二カップリングコンデンサと、
    前記第二カップリングコンデンサの他端にアノードが接続され、前記入力基準端子にカソードが接続された第二ダイオードと、
    前記第二カップリングコンデンサの他端に一端が接続された第二インダクタと、
    前記第二インダクタの他端と前記入力基準端子との間に接続された第二平滑コンデンサとを含む
    請求項8から13のいずれか1項に記載の高周波受信回路。
  15. パルス信号を絶縁伝送する絶縁型信号伝送装置であって、
    搬送波を生成する発振器と、
    前記発振器で生成された搬送波を前記パルス信号で変調することにより、第一期間において第一振幅を示し、前記第一期間と異なる第二期間において前記第一振幅よりも小さい第二振幅を示す、第一被変調信号と、前記第一期間と異なる第三期間において第三振幅を示し、前記第三期間と異なる第四期間において前記第三振幅よりも小さい第四振幅を示す、第二被変調信号とを生成する変調器と、
    前記変調器で得られた第一被変調信号を電磁界共鳴によって絶縁伝送する第一電磁界共鳴結合器と、
    前記変調器で得られた第二被変調信号を電磁界共鳴によって絶縁伝送する第二電磁界共鳴結合器と、
    前記第一電磁界共鳴結合器から出力された信号を第一入力信号とし、前記第二電磁界共鳴結合器から出力された信号を第二入力信号とする入力信号を検波する請求項1から14のいずれか1項に記載の高周波受信回路と
    を備える絶縁型信号伝送装置。
JP2015518675A 2013-07-30 2014-07-01 高周波受信回路及び絶縁型信号伝送装置 Expired - Fee Related JP5861054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015518675A JP5861054B2 (ja) 2013-07-30 2014-07-01 高周波受信回路及び絶縁型信号伝送装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013158356 2013-07-30
JP2013158356 2013-07-30
JP2015518675A JP5861054B2 (ja) 2013-07-30 2014-07-01 高周波受信回路及び絶縁型信号伝送装置
PCT/JP2014/003488 WO2015015709A1 (ja) 2013-07-30 2014-07-01 高周波受信回路及び絶縁型信号伝送装置

Publications (2)

Publication Number Publication Date
JP5861054B2 true JP5861054B2 (ja) 2016-02-16
JPWO2015015709A1 JPWO2015015709A1 (ja) 2017-03-02

Family

ID=52431273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518675A Expired - Fee Related JP5861054B2 (ja) 2013-07-30 2014-07-01 高周波受信回路及び絶縁型信号伝送装置

Country Status (3)

Country Link
US (1) US9362963B2 (ja)
JP (1) JP5861054B2 (ja)
WO (1) WO2015015709A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634655B2 (en) * 2015-02-24 2017-04-25 Panasonic Corporation Drive device having first and second switching devices with different gate widths
CN106208628B (zh) * 2015-05-25 2020-02-18 松下知识产权经营株式会社 信号生成电路
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
US10014781B2 (en) 2016-08-02 2018-07-03 Abb Schweiz Ag Gate drive systems and methods using wide bandgap devices
US11429009B2 (en) * 2018-04-30 2022-08-30 President And Fellows Of Harvard College Integrated electro-optic devices for classical and quantum microwave photonics
JP7155082B2 (ja) * 2019-09-09 2022-10-18 株式会社東芝 電子回路
JP7366849B2 (ja) 2020-07-09 2023-10-23 株式会社東芝 通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013312A (ja) * 1996-06-20 1998-01-16 Sony Corp データ処理装置および方法、並びに、送受信装置および方法
US5900683A (en) * 1997-12-23 1999-05-04 Ford Global Technologies, Inc. Isolated gate driver for power switching device and method for carrying out same
JP2008067012A (ja) * 2006-09-06 2008-03-21 Univ Of Tokushima 高周波信号伝送装置
US20130076406A1 (en) * 2011-09-23 2013-03-28 Ming Xu Isolated gate driver adapted for pwm-based switching power supply
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583822B (en) * 2002-10-08 2004-04-11 Uis Abler Electronics Co Ltd DC/DC step-up regulator and control method therefor
US7835164B2 (en) * 2004-04-28 2010-11-16 Intersil Americas Inc. Apparatus and method of employing combined switching and PWM dimming signals to control brightness of cold cathode fluorescent lamps used to backlight liquid crystal displays
JP2006271041A (ja) * 2005-03-23 2006-10-05 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子のゲート駆動装置
US7551028B1 (en) * 2006-12-11 2009-06-23 Marvell International Ltd. Signal generators for current-mode three-level digital amplifiers
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013312A (ja) * 1996-06-20 1998-01-16 Sony Corp データ処理装置および方法、並びに、送受信装置および方法
US5900683A (en) * 1997-12-23 1999-05-04 Ford Global Technologies, Inc. Isolated gate driver for power switching device and method for carrying out same
JP2008067012A (ja) * 2006-09-06 2008-03-21 Univ Of Tokushima 高周波信号伝送装置
US20130076406A1 (en) * 2011-09-23 2013-03-28 Ming Xu Isolated gate driver adapted for pwm-based switching power supply
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015027566; 永井 秀一 他: 'マイクロ波駆動技術を用いた絶縁型ゲート駆動回路' 電子情報通信学会技術研究報告. ICD, 集積回路 第112巻,第170号, 20120726, pp.89-92, 一般社団法人電子情報通信学会 *

Also Published As

Publication number Publication date
WO2015015709A1 (ja) 2015-02-05
US20150222306A1 (en) 2015-08-06
US9362963B2 (en) 2016-06-07
JPWO2015015709A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5861054B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
US9438230B2 (en) Gate drive circuit
WO2015015708A1 (ja) 高周波受信回路及び絶縁型信号伝送装置
JP6083648B2 (ja) ゲート駆動回路
JP5866506B2 (ja) ゲート駆動回路
US8643407B2 (en) High temperature half bridge gate driver
US9467060B2 (en) Capacitive level shifter devices, methods and systems
JP5367922B1 (ja) ゲート駆動回路
KR20080074875A (ko) 반도체 스위치의 갈바닉 절연식 제어를 위한 회로 장치 및방법
US9634655B2 (en) Drive device having first and second switching devices with different gate widths
US9438231B2 (en) Gate drive circuit
KR20140002520A (ko) 캐스코드 증폭기를 위한 시스템 및 방법
JP6048929B2 (ja) ゲート駆動回路、インバータ回路、電力変換装置および電気機器
JP2003299344A (ja) ゲートドライブ回路
US10158280B2 (en) Signal generation circuit
WO2019187484A1 (ja) ゲート駆動回路およびそれを用いたスイッチング装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

R151 Written notification of patent or utility model registration

Ref document number: 5861054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees