JP4280915B2 - 電流−電圧変換回路 - Google Patents

Description

本発明は、積分回路を利用した電流−電圧変換回路に関し、特に積分コンデンサに蓄積された電荷を所定電圧にリセットする手段を有する電流−電圧変換回路に関する。

積分回路を利用した電流−電圧変換回路は、電流量測定器や電荷量測定器などで使用されている。これは、図２の積分回路１に示すように、演算増幅器１０の反転入力端子と出力端子との間に積分コンデンサ１１を接続し、被測定電流源３からの電流によって積分コンデンサ１１を充電して、積分電圧Ｖｏを測定することによって、コンデンサ１１に流入した電荷量を、積分電圧Ｖｏの変化を求めることによって電流量を測定する回路である。本発明において、電流−電圧変換回路とは、単なる電流−電圧変換のみならず電荷−電圧変換の概念も含む。

図２のような積分回路を用いて複数の電荷量または電流量を測定を行う場合には、コンデンサ１１が飽和しないように、コンデンサ１１をリセットさせる必要がある。このようなリセット動作では、コンデンサ１１に蓄積された電荷を放電して、出力電圧Ｖｏを０Ｖにリセットすることが一般的であるが、測定する信号の極性が予めわかっている場合や、測定精度の高い出力電圧領域が存在する場合など、コンデンサ１１の両端子間電圧を所定電圧にリセットする必要が生ずることがある。

このように、出力電圧Vｏを所定電圧にリセットする機能を有する電流−電圧変換回路として、特許文献１に記載されているような技術がある。図２の概略図をもとに回路の概要を説明する。電流−電圧変換回路は、積分回路１とリセット回路２に分けることができ、積分回路１には被測定電流源３が接続されている。一方、リセット回路２は、積分コンデンサ１１の両端子間に接続され、コンデンサの電圧をリセットする機能を有する。リセット回路２は、ＦＥＴスイッチ２３と、スイッチ２３の制御信号源２５、スイッチ２３に接続された演算増幅器２７と、リセット電圧を与える信号源２８により構成されている。制御信号源２５の出力が０Ｖのときには、ＦＥＴ２３のゲート電圧が０Ｖとなるため、ドレイン−ソース間が非導通状態となり、リセット回路２は非動作状態となる。

一方、制御信号源２５に正電圧が印加されると、ＦＥＴ２３のドレイン−ソース間が導通状態となる。このとき、演算増幅器２７の非反転入力端子の電位および接続点Ａの電位は、反転入力端子と同電圧となるため、信号源２８の出力電圧Ｖ２と同電位となる。また、演算増幅器２７の出力電圧および接続点Ｂの電位は、演算増幅器１０の反転入力端子に接続されているため０Ｖになる。かくして、コンデンサ１１の両端子間は、接続点ＡとＢの電位差であるＶ２にリセットされる。

特開平３−２００１２１号公報

このように、図２の回路は、コンデンサ１１を所定電圧に帯電することができる。ところが、ＦＥＴスイッチ２３に限らず、アナログスイッチやリレーなどのスイッチは、一般に、制御端子（図２ではゲート）と被制御端子（図２ではソース）の間に容量値Ｃ１の浮遊容量２６が存在するため、制御信号源２５の電圧が変化すると、ソース端子に電流が流れる。すなわち、スイッチ２３をオフした瞬間にソース端子に電流が流れる。この電流は、コンデンサ１１に流入することから、スイッチ２３がオフした後の出力電圧Ｖｏ（コンデンサ１１の両端間電圧）は変化してしまい、リセット電圧Ｖ２と異なる電位となってしまうという問題が生ずる。特に、微小電流（または微小電荷）を測定する装置においては、精度向上のため容量の小さなコンデンサ１１を使用するため、スイッチ２３のオフ時に流れるソース電流によって、出力電圧Ｖｏが大きく変化してしまう。

本発明は、演算増幅器と、前記演算増幅器の入力端子および出力端子との間に接続された第１のコンデンサとを有する電流−電圧変換回路において、前記入力端子に接続されたスイッチと、前記スイッチの制御信号を発生する第１の信号源と、前記第１のコンデンサに接続された第２のコンデンサと、前記第２のコンデンサの他端に接続された第２の信号源とを有することを特徴とする電流−電圧変換回路により、上記課題を解決する。
すなわち、スイッチのオフ時に制御信号の変化によって発生する電流と逆方向の電流を第２の信号源から与えてやることにより、スイッチオフによる出力電圧の変化を防止する。

本発明の電流−電圧変換回路または方法により、リセット後の電圧を精度よく所望の電圧に設定することができる。

以下に添付図面を参照して、本発明の好適実施形態となる電流−電圧変換回路について詳細に説明する。

図１は、本発明に係る電流−電圧変換回路の回路図を示す。電流−電圧変換回路は、積分回路１とリセット回路２から構成される。積分回路１は、−２Ｖから２Ｖの範囲の出力が可能な演算増幅器１０と、演算増幅器１０の反転入力端子と出力端子との間に接続された１０ｐＦの積分コンデンサ１１とからなる。演算増幅器１０の入力端子には被測定電流源３が接続されている。また、リセット回路２は、演算増幅器１０の入力端子および出力端子にそれぞれ接続されたＦＥＴスイッチ２３、２４と、各ＦＥＴスイッチ２３、２４の他端に接続された抵抗器２２と、ＦＥＴスイッチ２３、２４に制御信号を供給する制御信号源２５と、コンデンサ１１の反転入力端子側に接続されたコンデンサ２０と、コンデンサ２０の他端に接続されたリセット信号源２１により構成されている。
なお、本実施例では、スイッチ２３、２４にＦＥＴを利用しているが、アナログスイッチやリレーなどのスイッチを利用してもよい。

次に、回路の動作について図１の回路図および図３のタイミングチャートに基づいて説明を行う。積分回路１は、演算増幅器１０の反転入力はハイインピーダンスであるため、被測定電流源３からの電流は積分コンデンサ１１に蓄積される。非反転端子が接地されていることから、反転端子の電圧は仮想接地により０Ｖとなり、被測定電流源３からの供給された電荷量Ｑは、Ｑ＝Ｃ３×Ｖｏ（Ｃ３はコンデンサ１１の容量、Ｖｏは演算増幅器１０の出力電圧）で求めることができる。また、電流量Ｉは電荷量Ｑの単位時間あたりの変化で求めることができるから、Ｉ＝Ｃ３×ｄＶｏ／ｄｔで求めることができる。従って、出力電圧Ｖｏを測定することによって、被測定電流源３から供給された電荷量Ｑおよび電流量Ｉを測定することができる。

一方、リセット回路２は、被測定電流３の測定を行う際（図３の時間０〜Ｔ１間）には、制御信号電圧Ｖ１を０Ｖとして、ＦＥＴスイッチ２３，２４を共にオフにする。このとき、リセット電流源２１はハイインピーダンス状態となっており、被測定電流源３からの電流がリセット回路２へリークすることはない。

次に、コンデンサ１１のリセットを行う際（図３で時間Ｔ１〜Ｔ２間）には、まず、時間Ｔ１で制御信号電圧Ｖ１を５Ｖとする。すると、ＦＥＴスイッチ２３，２４が共にオンとなる。ＦＥＴスイッチ２３，２４は、共に、一端がコンデンサ１１に接続され、他端が抵抗器２２を介して接地されているため、コンデンサ１１に蓄積された電荷は、コンデンサ１１の容量と、抵抗器２２とＦＥＴ２３、２４の合成抵抗によって決まる時定数に従って、コンデンサ１１の両端子間の電圧が０Ｖになるまで除電される。

除電が終了すると、制御信号電圧Ｖ１を０Ｖに戻して、ＦＥＴスイッチ２３、２４を共にオフにする（図３の時間Ｔ２）。このとき、ゲート−ソース間の浮遊容量２６の存在により、ＦＥＴ２３には、制御信号電圧Ｖ１が変化によるソース電流が流れる。そこで、ＦＥＴスイッチ２３、２４をターンオフすると同時に、リセット信号源２１を０Ｖから５Ｖに変化させ、ゲート−ソース間容量２６と同じ容量をもつコンデンサ２０を通じて接続点Ａにソース電流とは逆向きの電流を供給することにより、ＦＥＴスイッチ２３のターンオフ時のソース電流により供給される電荷をキャンセルし、コンデンサ１１を除電された状態（両端間電圧が０Ｖ）に維持することができる。

なお、本実施例では、ゲート−ソース間の浮遊容量２６の容量Ｃ１とコンデンサ２０の容量Ｃ２、および、制御信号電圧Ｖ１とリセット電源の電圧Ｖ２を、それぞれ等しくなるように設定しているが、Ｃ１×Ｖ１＝−Ｃ２×Ｖ２が成立する範囲、すなわち制御信号電圧Ｖ１の変化によりゲート−ソース間の浮遊容量２６を通じてＦＥＴ２３のソース端子に供給される電荷量と、リセット電源の電圧Ｖ２の変化によりコンデンサ２０を通じて供給される電荷量が等しくなるように、適宜設計を行うことができる。

また、Ｃ１×Ｖ１＋Ｃ２×Ｖ２＝Ｃ３×Ｖｏを満たすように、コンデンサ２０の容量Ｃ２、積分コンデンサ１１の容量Ｃ３、制御信号電圧Ｖ１、およびリセット電源電圧Ｖ２を設定することにより、スイッチ２３のターンオフ時に流れるソース電流の影響をキャンセルするとともに、コンデンサ１１を所定電圧Ｖｏにリセットすることができる。例えば、被測定電流源３の電流Ｉが図１の矢印の方向であることが予めわかっている場合には、コンデンサ１１の両端子間電圧を演算増幅器１０の出力電圧の下限である−２Ｖとなるようにリセットすることによって、演算増幅器１０の出力電圧の全域（−２Ｖから２Ｖ）を利用した測定が可能となり、より高精度な測定が可能となる。

なお、本発明における被測定電流源３とは、自ら電流を供給する能動的な電流源のみならず、外部から電圧を印加することにより電流が流れる抵抗器やコンデンサなどの受動的な素子を含む。このような受動的な素子の測定においては、積分回路１およびリセット回路２の接地電位と被測定電流源３の接地電位との間に電源を挿入して測定を行う。例えば、抵抗器の抵抗値Ｒを測定する場合には、被測定電流源３の場所に抵抗器をセットし、積分回路１およびリセット回路２の接地部分に電源を挿入して、積分回路１およびリセット回路２の接地電位と被測定電流源３の接地電位との間の電位差Ｖｉｎを設ける。このとき演算増幅器１０の反転端子の電圧はＶｉｎとなることから、測定対象の抵抗器には電位差Ｖｉｎと抵抗値Ｒによって決まる定電流源Ｉ（Ｉ＝Ｖｉｎ／Ｒ）が流れる。すなわち、測定対象の抵抗器が上述した実施例と同様な電流源として働くことになる。この電流値Ｉを求めることによって、抵抗値Ｒを測定することができる。同様に、ＴＦＴアレイや半導体の測定の測定においては、積分回路１およびリセット回路２の接地電位と被測定電流源３の接地電位との間に電位差を設けることによって、実使用状態と同じバイアス電圧を印加して測定を行うことができる。
最後に、本実施例に使用した電圧値などの数値パラメータは単なる例示であって、測定対象や測定方式により任意に選択可能なものであり、特許請求の範囲を何ら限定するものではない。

本発明の実施例である電流―電圧変換器の回路図である。 背景技術欄記載の電流―電圧変換器の回路図である。 本発明の実施例における各信号のタイミングチャートである。

符号の説明

１ 積分回路
２ リセット回路
３ 被測定電流源
１０ 演算増幅器
１１ 積分コンデンサ
２３、２４ ＦＥＴスイッチ
２１ リセット電源
２５ 制御信号電源

Claims (3)

1. 演算増幅器と、
   前記演算増幅器の入力端子および出力端子との間に接続された第１のコンデンサと、
   を有する電流−電圧変換回路において、
   前記入力端子に一端が接続されたスイッチと、
   前記スイッチの制御信号を発生する第１の信号源と、
   前記第１のコンデンサに一端が接続された第２のコンデンサと、
   前記第２のコンデンサの他端に接続された第２の信号源と、
   を有することを特徴とする電流−電圧変換回路。
2. 前記スイッチがトランジスタを含み、かつ、前記第２のコンデンサの容量が前記トランジスタのゲート−ソース間容量と等しいことを特徴とする請求項１記載の電流−電圧変換回路。
3. さらに、一端が前記出力端子に接続された第２のスイッチと、
   一端が接地され、他端が前記第１のスイッチの他端と前記第２のスイッチの他端の双方に接続された抵抗器とを有することを特徴とする請求項１または２に記載の電流−電圧変換回路。

Images