TWI485986B - 時脈訊號合成之方法與裝置 - Google Patents
時脈訊號合成之方法與裝置 Download PDFInfo
- Publication number
- TWI485986B TWI485986B TW100130053A TW100130053A TWI485986B TW I485986 B TWI485986 B TW I485986B TW 100130053 A TW100130053 A TW 100130053A TW 100130053 A TW100130053 A TW 100130053A TW I485986 B TWI485986 B TW I485986B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- character
- frequency
- control character
- control
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 238000003786 synthesis reaction Methods 0.000 title description 6
- 238000012937 correction Methods 0.000 claims description 39
- 230000002194 synthesizing effect Effects 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
Description
本發明係關於一種電子電路,特別是關於一種用以產生頻率訊號之電路元件。
一般準確時脈(accurate clock)係由一石英振盪器(crystal oscillator)產生。其他之時脈則依據此準確時脈來產生。然而,石英振盪器的體積很大,且大部分的可攜式產品希望能夠最小化其體積。再者,若振盪頻率很高時,石英振盪器的成本會相當高。相反地,在大幅度縮小體積之積體電路中所設置之時脈產生器具有相當小的體積,且其成本非常低。但是積體電路之時脈產生器常在製程、電壓、及溫度(Process,voltage and temperature(PVT))等變化的影響下,無法維持輸出時脈之穩定。因此,積體電路之時脈產生器不易維持頻率的準確性問題則有待克服。
而積體電路之振盪器係用以產生週期訊號(例如時脈訊號),其中振盪器可為環形振盪器(ring oscillator)或電感電容共振腔振盪器(LC-tank oscillator)。
一般來說,電感電容共振腔振盪器受上述PTV變化導致頻率變動的影響比環形振盪器小。兩種振盪器皆可利用改變調諧電路元件(tuning circuit element)的電容調整而振盪,其中,電容的大小可依據相關控制訊號來控制。
而調諧電路元件可為各種元件或電路,例如電晶體或變容器(varactor)。調諧電路元件之電容可採用數位或類比的方式改變。以數位的方式調整時,調諧電路元件的控制輸入訊號為二進制的1或0分別致能或禁能調諧電路元件,以產生較大的電容或較小的電容。以類比方式調整時,調諧電路元件之控制輸入訊號為一類比電壓,該類比電壓之大小用以決定調諧電路元件之電容值。
振盪器時脈之頻率可在每一運作點之PVT量測出,且之後利用調諧電路元件進行相對應的調整,可以排除PVT變動的影響、且在指定頻率與要求之精確度內產生振盪器時脈。然而,此種處理方式需要多點校正(multi-point calibration)才可達到真正的準確,且以測試成本來考量的話會較不實際。
詳細說明需要多點校正之原因如下:在單點校正(one-point calibration)期間、且在已知供應電壓與溫度的情況下,準確時脈之頻率可調整到指定之頻率;另外,在單點校正後,準確時脈之頻率由於製程變動導致指定之頻率改變的問題可被消除至可忽視微小量。但是,準確時脈之頻率只有在已知供應電壓與溫度下才能真正準確,當供應電壓與晶片的溫度改變時,準確時脈之頻率將偏離指定之頻率。
一般,解決溫度變化導致頻率變化之方法如下:為了維持頻率的準確而抵制晶片的溫度變動,可利用溫度感測器量測晶片的溫度。再將量測到的晶片溫度輸入至一溫度補償頻率控制器。接著,溫度補償頻率控制器估計溫度改變時準確時脈之頻率變化。其中,準確時脈之頻率可利用下列兩種方式調整:
第一種方法是改變振盪器之調諧電路元件之電容。
第二種方法是利用分數-N型鎖相迴路(fractional-N phase-locked loop)改變其相關之分數控制字元(fractional control word),以調整其輸出時脈之頻率。此種方式為熟悉本領域技術者知悉之方式,即將分數-N型鎖相迴路之輸出時脈頻率設計為實質上等於其輸入時脈與分數控制字元之倍數。如此,分數控制字元之值的調整可改變分數-N型鎖相迴路之輸出時脈頻率。此處之輸出時脈頻率定義為準確時脈。
再者,一般解決電壓變化導置頻率變化之方法如下:為了維持頻率的準確而抵制供應電壓之變動,在單點校正期間常採用線性調節器(linear regulator)來保持相同的供應電壓,並以此供應電壓作為準確時脈之供應電
壓。而為了達到最小化頻率變化,會採用數位控制振盪器來產生準確時脈。其中,數位控制振盪器係採用數位控制之調諧電路元件來改調整頻率。以數位控制之方式控制調諧電路元件,係設定調諧電路元件接收之二進制控制訊號為二進制1或0,以分別致能或禁能該調諧電路元件。但是,控制訊號為二進制,二進制訊號之特性會導致數位控制振盪器之震盪頻率對於供應電壓變化的反應相當不靈敏。
本發明之目的之一,在提供一種用以產生時脈訊號之方法與裝置,且該時脈訊號之頻率可達到指定頻率要求之準確度範圍內。
一實施例之方法與裝置用以調整輸出時脈訊號之頻率,讓該頻率接近一振盪頻率要求之精確度範圍內。
一實施例之方法與裝置用以合成時脈訊號至一頻率要求之精確度範圍內。
一實施例,在製程、電壓、與溫度的變動影響下,單點校正與溫度補償機制可用來維持時脈訊號之頻率至指定頻率要求之精確度範圍內。
一實施例之一種時脈訊號合成之裝置,包含:一時脈訊號合成器、一溫度感測器、一非揮發性記憶體、一非揮發性記憶體、以及一單點校正控制器。該時脈訊號合成器於初始校正期間,依據一第一控制字元產生一第一時脈訊號,且在運作期間依據一第三控制字元與一第四控制字元產生一第二時脈訊號。溫度感測器係產生一第二控制字元,且第二控制字元代表該時脈訊號合成之裝置之溫度。非揮發性記憶體係用以儲存與輸出第三控制字元。而溫度補償頻率控制器接收第二控制字元與第三控制字元,以產生第四控制字元。單點校正控制器則用以產生第一控制字元。其中,在初始校正期間,單點校正控制器調整第一控制字元直到第一時脈訊號之時序實質上落入一參考時脈時序之一預設範圍內,且在第一時脈訊號實質上落
入參考時脈時序之預設範圍內時,單點校正控制器儲存第一控制字元與第二控制字元之預設值至非揮發性記憶體以作為第三控制字元;另外,在運作期間,單點校正控制器被禁能,非揮發性記憶體為讀取狀態,且溫度補償頻率控制器依據第二控制字元之變動相對應地調整第四控制字元。
一實施例之一種控制時序裝置方法,包含有下列步驟:首先,進入一校正模式;產生一第一控制字元,以控制一時脈訊號合成器之時序;調整第一控制字元直到合成器之時序實質上落入一參考時脈時序之一預設範圍內;利用一溫度感測器感測一溫度;將第一控制字元之輸出預設值儲存至一非揮發性記憶體;離開校正模式;利用感測器感測該溫度;依據非揮發性記憶體之輸出與溫度感測器之輸出產生一第二控制字元,以控制時脈訊號合成器之時序。
一實施例,一用以進行時脈訊號合成之電路包含有一時脈訊號合成器、一單點校正控制器、一非揮發性記憶體、一溫度感測器、以及一溫度補償頻率控制器。
一實施例,時脈訊號合成器包含有一振盪器與一分數-N型鎖相迴路。該振盪器用以產生振盪器之自我持續時脈。該自我持續時脈之頻率係依據整個振盪器之電容負載而改變。分數-N型鎖相迴路接收由自我持續時脈與一分數控制字元取得之一輸入時脈訊號,以產生一準確時脈訊號。準確時脈訊號之頻率實質上等於輸入時脈訊號之頻率與該分數控制字元之乘積。
一實施例,時脈訊號合成器用以產生一第一時脈訊號(校正時脈訊號)與一第二時脈訊號(準確時脈訊號)。第一時脈訊號與第二時脈訊號之頻率分別標記為f1與f2。一實施例,第一時脈訊號(校正時脈訊號)為分數-N型鎖相迴路之輸入時脈訊號。
熟悉本領域之技藝者閱讀下列揭露之內容後,將可清楚地了解本發明之上述與其他特徵。
以下配合圖式詳細說明本發明之各種實施例。該些或其他可能的實施例係充分揭露以讓本領域之技術者據以實施。實施例彼此間並不互斥,部分實施例亦可與其中之一或多個實施例結合成為新的實施例。接下來之詳細說明僅是舉例並不限制本發明之保護範圍。
本發明之實施例將有利於時脈訊號之合成,該時脈訊號之頻率可達到指定頻率要求之準確度範圍內。由於,該時脈訊號之頻率可達到指定頻率要求之準確度範圍內,故,在此說明書中,將該時脈訊號稱為一準確時脈訊號。
一實施例,在單點校正期間,單點校正(one-point calibration)控制器接收一外部參考時脈訊號與來自時脈訊號合成器之第一時脈訊號(校正時脈訊號),以調整校正時脈訊號之頻率f1至頻率G1。單點校正僅在晶片送出至客戶之前校正一次。而校正時脈訊號係由振盪器之自我持續時脈訊號(self-sustained clock)取得。單點校正控制器產生校正時脈訊號調整字元(calibration adjustment word)以配置(configure)振盪器之電容。例如,在已知的電壓與溫度下,配置校正時脈訊號之頻率f1靠近指定之頻率G1。同時,溫度感測器量測晶片的溫度且產生一目前溫度字元(current temperature word)。當單點校正完成後,非揮發記憶體(non-volatile memory)儲存最後的校正調整字元(calibration adjustment word)與晶片目前溫度字元(current on-chip temperature word)。
接著,在晶片之電源通電(power on)後,非揮發性記憶體讀取上述儲存之資訊,並產生一配置設定字元(configuration setting word)。接著,時脈訊號合成器依據該配置設定字元配置調諧元件之設定。而溫度感測器則持續監控晶片之溫度,並產生目前溫度字元(current temperature word)。溫度補償頻率控制器接收配置設定字元與目前溫度字元,依據該些字元產生一分數控制字元(fractional control word)。接著,時脈訊號合成器接收分數控制字
元,依據分數控制字元相對應地調整準確時脈訊號之頻率f2。最後,在製程、電壓、溫度之變動下,準確時脈訊號之頻率可維持在頻率G2所需求的精確度。
一實施例,用來進行時脈訊號合成之電路可產生下列字元:包含由單點校正控制器產生一第一數位(控制)字元(校正調整字元)、由溫度感測器產生一第二數位(控制)字元(目前溫度字元)、由非揮發性記憶體產生一第三數位(控制)字元(配置設定字元)、及由溫度補償頻率控制器產生一第四數位(控制)字元(分數控制字元)。
振盪器可為環形振盪器(ring oscillator)或電感電容共振腔振盪器(LC-tank oscillator),當然,本發明之振盪器並不限於此,可為目前現有或未來發展出之各種振盪器。
一實施例,振盪器為電感電容共振腔振盪器。電感電容共振腔振盪器之頻率可利用改變調諧電路元件(tunable circuit element)之電壓來調整。調諧電路元件可為任何元件或電路,例如電晶體或變容器。調諧電路之電容可以數位或類比之方式改變。當採用數位方式調整時,調諧電路之控制輸入訊號可為二進制之1或0,且分別致能或禁能調諧電路元件,以調整出較大電容值或較小電容值。當採用類比方式調整時,調諧電路元件之輸入控制訊號之值可為一類比電壓,該類比電壓用以決定調諧電路之電容值大小。
一實施例,振盪器可為一數位控制振盪器。此數位控制振盪器之所有調諧電路元件之電容可利用其相關的二進制控制訊號改變。
分數-N型鎖相迴路接收一輸入時脈訊號與一分數控制字元,以產生一準確時脈訊號。準確時脈訊號之頻率實質上等於輸入時脈訊號之頻率與分數控制字元之值的乘積。因此,準確時脈訊號之頻率可利用分數控制字元調整。一實施例,輸入時脈訊號為第一時脈訊號,準確時脈訊號則為第二時脈訊號。
在每一運作點之所有製程、電壓、與溫度,第二時脈訊號之頻率必須
被量測出,以讓第二時脈訊號在PVT變動中維持頻率。第二時脈訊號之頻率可依據振盪器之調諧電路之電容值的改變、或分數-N型鎖相迴路之分數控制字元來作相對應的調整。
一實施例,來自時脈訊號合成器之第一時脈訊號(校正時脈訊號)之頻率可由單點校正控制器(one-point calibration controller)在已知供應電壓V1與已知溫度下校正,以調整至頻率G1所需的精確度內。單點校正控制器產生一第一數位字元(校正調整字元)以配置在單點校正時振盪器之電容值。在單點校正完成後,非揮發性記憶體儲存該第一數位字元(校正調整字元)與該第二數位字元(目前溫度字元)。
當晶片通電(powered on),非揮發性記憶體讀取儲存之資訊,以產生一第三數位字元(配置設定字元)。時脈訊號合成器接收來自非揮發性記憶體之第三數位字元(配置設定字元),以配置時脈訊號合成器之調諧電路元件。第三數位字元之調諧配置係用來對振盪器之調諧電路元件進行相應地致能或禁能控制。依此方式,在已知供應電壓V1與已知溫度T1下,頻率f1與頻率G1之頻率差值將減少至幾乎可以忽略的微小量。若分數-N型鎖相迴路之分數控制字元設定為預設除頻比例,則在已知供應電壓V1與已知溫度T1下,第二時脈訊號之頻率實質上等於頻率G2。
當晶片的溫度改變,振盪器之自我持續時脈訊號(self-sustained clock signal)由原來指定之頻率G1變為不同的頻率。因此,第二時脈訊號(準確時脈訊號)之頻率偏離指定頻率G2。為了維持第二時脈訊號之頻率至頻率G2要求之精確度,溫度感測器量測晶片的溫度T2以產生一第二字元(目前溫度字元)。溫度補償頻率控制器接收第二字元(目前溫度字元)與第三字元(配
置設定字元),以產生第四數位字元(分數控制字元)來調整時脈訊號合成器之準確時脈訊號頻率。為了讓頻率f2回到頻率G2,分數控制字元必須自其預設比例改變。
一實施例,溫度補償頻率控制器包含有一頻率誤差估計器(frequency error estimator)與一除頻比例產生器(division ratio generator)。頻率誤差估計器用以估計頻率偏離比率(frequency deviation ratio)。頻率偏離比例定義為(G1/f1-1)。除頻比例產生器接收頻率偏離比例之估計值,並產生第四數位字元(分數控制字元)。
頻率誤差估計器包含有一線性預估器(linear predictor)與一找查表(lookup table)。線性預估器之輸出為頻率G1至頻率f1之頻率偏離比例(G1/f1-1)之線性預估值。線性預估器可利用存於第三數位字元(配置設定字元)之調諧配置設定,來決定第一時脈訊號之溫度靈敏度(temperature sensitivity),且將溫度靈敏度乘以晶片溫度T2與已知溫度T1之溫度差,以獲得該線性預估值。晶片溫度T2是由第二數位字元(目前溫度字元)取得,已知溫度T1是由第三數位字元(配置設定字元)取得。任何非線性偏離(實質上等於頻率偏離比例與線性預估值之差值)係儲存於找查表,且可以利用T2-T1之溫度差值製成索引來查詢。整個找查表可預先計算出與並加以儲存。線性預估值與找查表之輸出(LUT(T2-T1))總和為該頻率偏離比例之估計值。估計出之頻率偏離比例係預期會盡可能接近(G1/f1-1)。
一實施例,除頻比例產生器接收來自頻率誤差估計器之頻率偏離估計值,以產生第四數位字元(分數控制字元)。估計之頻率偏離比例與預設除頻比例之乘積將產生偏離除頻比例之估計值
(+(LUT(T2-T1))*DIV。偏離除頻比例係表示分數-N型鎖相迴路所須之除頻比例與預設除法比例之差值。偏離除頻比例與預設除頻比例之總和係用來產生第四數位字元(分數控制字元)。
由於第四數位字元之值非常接近G1/f1*DIV、且第一時脈訊號之頻率為f1,所以第四數位字元與第一時脈訊號之頻率的乘積非常接近G1*DIV。因為DIV實質上等於,所以合成後之時脈訊號的頻率將非常接近G2。溫度補償頻率控制器利用改變分數-N型鎖相迴路之分數控制字元之方式(例如讓第二時脈訊號之頻率非常接近G2),來補償第一時脈訊號之頻率由頻率G1之偏離之誤差量。
因為數位控制振盪器之調諧電路之二進制特性,數位控制振盪器之振盪頻率對於供應電壓之變動會有較少的起伏變化。採用數位控制振盪器,振盪器的頻率變動會更為減少。一實施例,用來作為準確時脈訊號合成之振盪器可為一數位控制振盪器。
第1圖顯示本發明一實施例之一用以進行準確時脈訊號合成之電路100之示意圖。一實施例,用以進行準確時脈訊號合成之電路100包含有一時脈訊號合成器101、一單點校正控制器102、一非揮發性記憶體103、一溫度感測器104、以及一溫度補償頻率控制器105。電路100係在校正時接收一參考時脈訊號,以產生一準確時脈訊號。
第2圖顯示本發明一實施例之時脈訊號合成器101之示意圖。時脈訊號合成器101包含有一振盪器201與一分數-N型鎖相迴路202。振盪器201用以產生一自我持續時脈訊號。振盪器201之自我持續時脈訊號之頻率係依據振盪器本身的總電容負載決定。一實施例,振盪器201之自我持續時脈訊號為校正時脈訊號。時脈訊號合成器101係用以接收一校正調整字元(calibration adjustment word)121、一配置設定字元123、及一分數控制字元124,並產生一校正時脈訊號與一準確時脈訊號。
校正時脈訊號與準確時脈訊號之頻率分別標記為f1與f2。而電路100利用時脈訊號合成器101產生第一時脈訊號(校正時脈訊號)與第二時脈訊號(準確時脈訊號)。
一實施例,第一時脈訊號(校正時脈訊號)為分數-N型鎖相迴路202之輸入時脈訊號。分數-N型鎖相迴路202接收校正時脈訊號與分數控制字元,以產生準確時脈訊號。而準確時脈訊號之頻率實質上等於校正時脈訊號之頻率與分數控制字元之值的乘積。準確時脈訊號之頻率必須在製程、電壓、及溫度的變動下,仍能維持頻率G2要求的精確度。
第一時脈訊號111之頻率f1在已知的供應電壓V1與已知的溫度T1下,利用單點校正控制器102進行校正。一實施例,單點校正控制器102係接收一外部參考時脈訊號與第一時脈訊號(校正時脈訊號),以在單點校正期間產生一較正調整字元121。時脈訊號合成器101接收校正調整字元121,以在單點校正期間改變振盪器201之調諧電路元件的設定。在校正期間,溫度感測器104量測晶片溫度T1,並產生一目前溫度字元122。在單點校正完成後,第一時脈訊號(校正時脈訊號)之頻率將非常接近頻率G1,且非揮發性記憶體103將儲存最後的校正調整字元121與經過校正的溫度字元(T1)。
單點校正只在晶片出貨至客戶之前校正一次。因此,在單點校正完成後單點校正控制器102不再使用、也不再需要參考時脈訊號。
當晶片通電,非揮發性記憶體103讀取儲存之資訊,並產生配置設定字元123。時脈訊號合成器101接收來自非揮發性記憶體103之配置設定字元123,以配置振盪器201之調諧電路元件。配置設定字元123之調諧資訊係用以相對應地致能(enable)或禁能(disable)振盪器201之調諧電路元件。依此方式,在已知供應電壓V1與已知溫度T1下,頻率f1與G1之頻率差值因為製程變動之影響可減至幾乎可以忽略的大小。若分數-N型鎖相迴路之
分數控制字元124設為預設除頻比例,則在已知供應電壓V1與已知溫度T1的情況下,第二時脈訊號之頻率將接近頻率G2。
然而,第一時脈訊號111之頻率對晶片之溫度變動仍然敏感。為了維持準確頻率以抵制晶片的溫度變動,溫度感測器104會感測晶片之溫度T2,以產生目前溫度字元122。溫度補償頻率控制器105接收配置設定字元123與目前溫度字元122,來產生分數控制字元124,以根據已知溫度T1與目前溫度T2調整第二時脈訊號之頻率。分數控制字元124(代表預設除頻比例與估計之偏離除頻比例之總和)係傳送至分數-N型鎖相迴路202,以合成出第二時脈訊號之頻率f2。之後,第二時脈訊號之頻率f2將實質上等於第一時脈訊號之頻率f1與分數控制字元124之值的乘積。在已知供應電壓V1與已知溫度T1下,分數控制字元124之值實質上等於其預設除頻比例DIV。
用以進行準確時脈訊號合成之電路100係利用單點校正控制器產生第一數位字元121(校正調整字元)、溫度感測器104產生第二數位字元(目前溫度字元)122、非揮發性記憶體103產生一第三數位字元(配置設定字元)123、以及溫度補償頻率控制器產生一第四數位字元(分數控制字元)124。
一實施例,本發明一實施例之振盪器為一數位控制振盪器。由於數位控制振盪器之調諧電路元件之二進制特性,數位控制振盪器在電壓變動時其振盪頻率較不受影響。
第3(a)圖顯示數位控制振盪器201一實施例之示意圖。數位控制振盪器201包含有一電感電容共振腔301與複數個調諧電路元件302。調諧電路元件302可為各種元件或電路,例如電晶體、變容器、金屬絕緣金屬電容器(metal insulated metal capacitor)...等,當然本發明並不限於此。每一調諧電路元件接收一相關之數位控制訊號。當相關之數位控制訊號為二進制1時,調諧電路元件被致能以產生一電容值C1;當相關之數位控制訊號為二進制
0時,調諧電路元件被禁能以產生一電容值C0。第4圖顯示調諧電路元件之電容值與相關數位控制訊號之電壓波形比較圖例。
第3(b)圖顯示本發明一實施例之數位控制振盪器之等效電路之示意圖。數位控制振盪器201之振盪頻率係由電感器L(於電感電容共振腔301中)、電感損耗RSL
(inductor loss)(於電感電容共振腔301中)、電容值CF
(於電感電容共振腔301中)、電容值C(調諧電路之全部電容值的總和)、及電容損耗RSC
(調諧電路之電容損耗)。振盪頻率大約(roughly)實質上等於。正常來說,電容損耗會小於電感損耗。
因此,振盪頻率之方程式可簡化為。
第5圖顯示一適用於校正時脈訊號之演算法之流程圖。該演算法用以調整第一時脈訊號之頻率f1至頻率G1要求之精確度。頻率G1係由參考時脈訊號之頻率取得。於該圖中,首先,比較目前第一時脈訊號之頻率f1與參考時脈訊號之頻率G1。
若是,第一時脈訊號之目前頻率大於頻率G1需求之精確度範圍,則致能一數目之調諧電路,以降低第一時脈訊號之頻率;若否,第一時脈訊號之目前頻率大於頻率G1要求之精確度範圍,則檢查第一時脈訊號之目前頻率是否低於頻率G1要求之精確度範圍,若是,禁能一數目之調諧電路元件,以提高第一時脈訊號之頻率;若否,則結束校正,且將調諧電路元件之配置方式與已知溫度T1儲存至非揮發性記憶體103。
若分數-N型鎖相迴路之第四數位字元(分數控制字元)係設定至預設除頻比例,則第二時脈訊號之頻率在已知供應電壓V1與已知溫度T1下,可被調整至頻率G2要求之精確度範圍。然而,振盪器之自我持續
時脈訊號之頻率對於晶片溫度變動仍然敏感。電感電容共振腔301之電感L、電感電容共振腔301之電容CF
、及調諧電路元件之電容C一般來說在溫度發生變化時相對上會有較小的變化。但是,電感損失則與溫度有相當大地相依性,易受溫度變化影響。電感損失之溫度係數與裝置之材質相關。第一時脈訊號之頻率之溫度靈敏度可由下式計算出:,其中。
若分數控制字元保持在其預設除頻比例DIV,則第一時脈訊號之頻率飄移將導致第二時脈訊號之頻率改變。為了補償溫度變化引起的頻率飄移,溫度感測器104會最先被使用,以量測晶片溫度T2。
第6圖顯示本發明一實施例之溫度補償頻率控制器105之示意圖。溫度補償頻率控制器105用以接收第二數位字元(目前溫度字元)與第三數位字元(配置設定字元),並產生第四數位字元(分數控制字元)。溫度補償頻率控制器105包含有一頻率誤差估計器601與一除頻比例產生器603。頻率誤差估計器601用以估計出頻率偏離比例。頻率偏離比例係定義為(G1/f1-1)。除頻比例產生器603接收估計出之頻率偏離比例,以產生第四數位字元(分數控制字元)。
第7(a)圖顯示本發明一實施例之頻率誤差估計器601之方塊圖。頻率誤差估計器601用以接收第二數位字元(目前溫度字元)與第三數位字元(配置設定字元),以產生頻率偏離比例之估計值。頻率誤差估計器601包含有一加法器702、一線性預估器704、一找查表706、及另一加法器708。
線性預估器704之輸出為頻率頻偏離比例之一線性預測值(linear prediction)。線性預估器704利用存於第三數位字元(配置設定字元)之調諧配置設定決定第一時脈訊號之溫度靈敏度,且將溫度靈敏度乘上晶片溫度T2與已知溫度T1之溫度差值,以獲得一線性預測值。如前所述,第
一時脈訊號之頻率之溫度靈敏度為。可由方程式中知道,第一時脈訊號之頻率之溫度靈敏度與調諧電路之電容值C有很大的相依性。因此,溫度靈敏度係由偵測儲存於非揮發性記憶體103之調諧電路元件之配置設定來決定。加法器702用以計算晶片溫度T2與已知溫度T1之溫度差。線性預估器704輸出之線性估計值為。
任何非線性偏離值(實質上等於頻率偏離比例(G1/f1-1)與線性估計值之差值)係儲存於找查表706中,非線性偏離值可利用溫度差值T2-T1製成索引,以方便於找查表706中查出。找查表之輸出係標記為LUT(T2-T1)。整個找查表706之資料可預先計算出。加法器708用以加總線性預估器704之輸出與找查表706之輸出。線性預估器704之輸出與找查表706之輸出總合為頻率偏離比例之估計值。估計出之頻率偏離比例係期望能夠盡可能地接近(G1/f1-1)。
第7(b)圖顯示本發明一實施例之除頻比例產生器603之方塊圖。除頻比例產生器603用以接收估計出之頻率偏離比例,並產生第四數位字元(分數控制字元),以調整第二時脈訊號之頻率。除頻比例產生器603包含有一多工器710與一加法器712。
多工器710用以將頻率偏離比例之估計值乘上預設之除頻比例DIV。此乘積為偏離除頻比例之估計值。加法器712用以加總偏離除頻比例與預設除頻比例,以產生第四數位字元(分數控制字元)。
分數-N型鎖相迴路202接收第一時脈訊號與第四數位字元(分數控制字元),以產生第二時脈訊號。本實施例中,第二時脈訊號之頻率f2實質上等於第一時脈訊號頻率f1與第四數位字元之值的乘積。由於第四數位字元之值非常接近G1/f1*DIV,所以頻率f1與第四數位字元之乘積合成出之時脈
訊號將非常接近G1*DIV。而因為DIV之值實質上等於,所以G1*DIV之值實質上等於G2。
第8圖顯示本發明一實施例之產生頻率偏離比例(G1/f1-1)之估計值之方法之流程圖。該方法包含下列步驟:首先,取得已知溫度T1與量測出之目前晶片溫度T2。產生頻率偏離比例之線性估計值。其中,線性估計之輸出值為第一時脈訊號頻率之溫度靈敏度與溫度差值T1-T2之乘積。頻率f1之溫度靈敏度係相依於振盪器之調諧電路元件之配置設定。產生任何非線性偏離值(實質上等於頻率偏離比例與線性估計之差值)。非線性估測之輸出值係儲存於找查表,且利用溫度差T2-T1作成索引。將步驟804之線性估計與步驟806之非線性估計相加,以產生頻率偏離比例之估計值。
以上雖以實施例說明本發明,但並不因此限定本發明之範圍,只要不脫離本發明之要旨,該行業者可進行各種變形或變更。
100‧‧‧用以進行時脈訊號合成之電路
101‧‧‧時脈訊號合成器
102‧‧‧單點校正控制器
103‧‧‧非揮發性記憶體
104‧‧‧溫度感測器
105‧‧‧溫度補償頻率控制器
201‧‧‧振盪器
202‧‧‧分數-N型鎖相迴路
301‧‧‧電感電容共振腔
302‧‧‧調諧電路元件
601‧‧‧頻率誤差估計器
603‧‧‧除頻比例產生器
702、708、712‧‧‧加法器
704‧‧‧線性預估器
706‧‧‧找查表
710‧‧‧多工器
第1圖顯示本發明一實施例之一用以進行準確時脈訊號合成之電路之示意圖。
第2圖顯示本發明一實施例之時脈訊號合成器之示意圖。
第3(a)圖顯示數位控制振盪器一實施例之示意圖。
第3(b)圖顯示本發明一實施例之數位控制振盪器之等效電路之示意圖。
第4圖顯示調諧電路元件之電容值與相關數位控制訊號之電壓波形比較圖例。
第5圖顯示一適用於校正時脈訊號之演算法之流程圖。
第6圖顯示本發明一實施例之溫度補償頻率控制器之示意圖。
第7(a)圖顯示本發明一實施例之頻率誤差估計器之方塊圖。
第7(b)圖顯示本發明一實施例之除頻比例產生器之方塊圖。
第8圖顯示本發明一實施例之產生頻率偏離比例之估計值之方法之流程圖
100‧‧‧用以進行時脈訊號合成之電路
101‧‧‧時脈訊號合成器
102‧‧‧單點校正控制器
103‧‧‧非揮發性記憶體
104‧‧‧溫度感測器
105‧‧‧溫度補償頻率控制器
Claims (25)
- 一種時脈訊號合成之裝置,包含:一時脈訊號合成器,於初始校正期間,依據一第一控制字元產生一第一時脈訊號;於運作期間依據一第三控制字元與一第四控制字元產生一第二時脈訊號;一溫度感測器,係產生一第二控制字元,該第二控制字元代表該時脈訊號合成之裝置之溫度;一記憶體,係儲存與輸出該第三控制字元;一溫度補償頻率控制器,係接收該第二控制字元與該第三控制字元,以產生該第四控制字元;以及一單點校正控制器,係產生該第一控制字元,其中,於該初始校正期間,該單點校正控制器調整該第一控制字元直到該第一時脈訊號之時序實質上落入一參考時脈訊號時序之一預設範圍內;且在該第一時脈訊號之時序落入該參考時脈訊號之預設範圍內時,該單點校正控制器儲存該第一控制字元與該第二控制字元至該記憶體,以作為該第三控制字元;於該運作期間,該溫度補償頻率控制器依據該第二控制字元之變化相應地調整該第四控制字元。
- 如申請專利範圍第1項所述之時脈訊號合成之裝置,其中該時脈訊號合成器包含有一用一產生該第一時脈訊號之振盪器。
- 如申請專利範圍第2項所述之時脈訊號合成之裝置,其中該振盪器包含一電感與複數個電容,在該初始校正期間,每該電容由該第一控制字元中分別之位元控制。
- 如申請專利範圍第3項所述之時脈訊號合成之裝置,其中當該分別之位元為一第一邏輯值時,每該電容具有一第一電容值;當該分別之位元為一第二邏輯值時,每該電容具有一第二電容值。
- 如申請專利範圍第2項所述之時脈訊號合成之裝置,其中該時脈訊號合成器更包含一分數-N型鎖相迴路,該分數-N型鎖相迴路依據該第四控制字元鎖定該第一時脈訊號,以產生該第二時脈訊號。
- 如申請專利範圍第5項所述之時脈訊號合成之裝置,其中該第四控制字元決定該第二時脈訊號之頻率與該第一時脈訊號之頻率比例。
- 如申請專利範圍第1項所述之時脈訊號合成之裝置,其中該溫度補償頻率控制器包含有一線性預估器,該線性預估器用以依據該第二控制字元與該第三控制字元產生一第一中間字元。
- 如申請專利範圍第7項所述之時脈訊號合成之裝置,其中該溫度補償頻率控制器更包含一找查表,該找查表係依據該第二控制字元與該第三控制字元產生一第二中間字元。
- 如申請專利範圍第8項所述之時脈訊號合成之裝置,其中一第三中間字元係利用加總該第一中間字元與該第二中間字元取得。
- 如申請專利範圍第9項所述之時脈訊號合成之裝置,其中該第四控制字元係將該第三中間字元與一固定字元結合而取得。
- 一種控制時序裝置之方法,包含有:進入一校正模式;在該校正模式下,產生一第一控制字元,以控制一時脈訊號合成器之 時序;調整該第一控制字元直到該時脈訊號合成器之時序實質上落入一參考時脈訊號時序之一預設範圍內;在該校正模式下,利用一溫度感測器感測一校正溫度;將該第一控制字元之輸出儲存至一記憶體;離開該校正模式;進入一運作模式;在該運作模式下,利用該感測器感測運作溫度;在該運作模式下,依據該記憶體之輸出與該溫度感測器之輸出產生一第二控制字元,以控制該時脈訊號合成器之時序。
- 如申請專利範圍第11項所述之方法,其中該時脈訊號合成器包含有一振盪器,該振盪器之一時序係由該第一控制字元控制;於該時脈訊號合成器為校正模式時,該振盪器之該時序由該時脈訊號合成器之時序決定。
- 如申請專利範圍第12項所述之方法,其中該振盪器包含有一電感與複數個電容,且在校正模式時,每該電容係由該第一控制字元分別之位元控制;在運作模式時,每該電容係由該第二控制字元分別之位元控制。
- 如申請專利範圍第13項所述之方法,其中當該分別之位元為一第一邏輯值時,每該電容具有一第一電容值;當該分別之位元為一第二邏輯值時,每該電容具有一第二電容值。
- 如申請專利範圍第12項所述之方法,其中該時脈訊號合成器更包含一分數-N型鎖相迴路,該分數-N型鎖相迴路依據該第二控制字元鎖定該振盪器之輸出,以產生該第二時脈訊號。
- 如申請專利範圍第15項所述之方法,其中該時脈訊號之頻率與該振盪器輸出頻率之比例係由該第二控制字元決定。
- 如申請專利範圍第11項所述之方法,其中產生該第二控制字元之步驟,包含利用一線性預估器依據該第一控制字元與一溫度編碼產生一第一中間字元。
- 如申請專利範圍第17項所述之方法,其中產生該第二控制字元之步驟,更包含利用找查表係依據該第一控制字元與該溫度編碼產生一第二中間字元。
- 如申請專利範圍第18項所述之方法,更包含加總該第一中間字元與該第二中間字元,以產生一第三中間字元。
- 如申請專利範圍第19項所述之方法,更包含將該第三中間字元與一固定字元結合,以產生該第二控制字元。
- 一種時脈訊號合成之裝置,設於一晶片中,該時脈訊號合成之裝置包含有:一校正裝置,接收一參考時脈訊號與一校正時脈訊號,依據該校正時脈訊號產生一準確時脈訊號;以及一溫度補償裝置,用以量測該晶片之溫度;其中,於一校正模式,校正裝置將產生之該準確時脈訊號調整至實質上落入一參考時脈訊號時序之一預設範圍內;於一運作模式,依據該晶片 溫度之變化產生該校正時脈訊號校正該準確時脈訊號,以維持該準確時脈訊號之頻率至指定頻率要求之精確度範圍內。
- 如申請專利範圍第21項所述之時脈訊號合成之裝置,其中該校正裝置包含一時脈訊號合成器,該時脈訊號合成器用以合成該校正脈與一輸入時脈訊號,以產生該準確時脈訊號。
- 如申請專利範圍第22項所述之時脈訊號合成之裝置,其中該時脈訊號合成器包含有一振盪器與一分數-N型鎖相迴路,該振盪器用以產生一自我持續時脈訊號,且該分數-N型鎖相迴路接收由自我持續時脈訊號與一分數控制字元取得之該輸入時脈訊號,產生該準確時脈訊號。
- 如申請專利範圍第23項所述之時脈訊號合成之裝置,其中該準確時脈訊號之頻率實質上等於輸入時脈訊號之頻率與該分數控制字元之乘積。
- 如申請專利範圍第23項所述之時脈訊號合成之裝置,其中該自我持續時脈訊號之頻率係依據該振盪器之電容負載而改變。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/861,067 US8248113B2 (en) | 2010-08-23 | 2010-08-23 | Method and apparatus for accurate clock synthesis |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201225538A TW201225538A (en) | 2012-06-16 |
TWI485986B true TWI485986B (zh) | 2015-05-21 |
Family
ID=45593576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100130053A TWI485986B (zh) | 2010-08-23 | 2011-08-23 | 時脈訊號合成之方法與裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8248113B2 (zh) |
CN (1) | CN102412830B (zh) |
TW (1) | TWI485986B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110195679A1 (en) * | 2010-02-11 | 2011-08-11 | Qualcomm Incorporated | Ic component benchmarking without external references |
JP5306512B1 (ja) * | 2012-04-27 | 2013-10-02 | ラピスセミコンダクタ株式会社 | 半導体装置、計測機器、及び補正方法 |
US9503103B2 (en) * | 2012-04-30 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with a frequency multiplier and method of configuring the phase locked loop |
CN103019302B (zh) * | 2012-12-07 | 2015-07-22 | 北京星网锐捷网络技术有限公司 | 基于温度变化动态调整时序的方法、装置及网络设备 |
US9025713B2 (en) * | 2013-10-04 | 2015-05-05 | M31 Technology Corporation | Method for portable device processing data based on clock extracted from data from host |
US9041475B1 (en) * | 2013-12-27 | 2015-05-26 | Cambridge Silicon Radio Limited | Thermally stable low power chip clocking |
TWI543540B (zh) * | 2014-01-06 | 2016-07-21 | 南亞科技股份有限公司 | 積體電路以及調整其工作週期的方法 |
WO2015200274A1 (en) * | 2014-06-24 | 2015-12-30 | Cirrus Logic, Inc. | Systems and methods for clock synchronization in a data acquisition system |
CN104133520A (zh) * | 2014-07-29 | 2014-11-05 | 江苏宏云技术有限公司 | 一种嵌入式处理器片内振荡器的高精度校准方法 |
US10334465B2 (en) * | 2015-01-30 | 2019-06-25 | Qualcomm Incorporated | RRM based on signal strength measurements in LTE over unlicensed spectrum |
CN106656120B (zh) | 2016-11-18 | 2019-09-20 | 珠海格力电器股份有限公司 | 时钟补偿电路、时钟电路和微控制器 |
CN108574457A (zh) * | 2017-03-14 | 2018-09-25 | 芯籁半导体股份有限公司 | 一种信号处理系统及其方法 |
US9972400B1 (en) * | 2017-08-22 | 2018-05-15 | Inston Inc. | Nonvolatile memory device and calibration method for the same |
US10936004B2 (en) * | 2017-09-28 | 2021-03-02 | Microchip Technology Incorporated | Temperature compensated clock frequency monitor |
US10649487B2 (en) * | 2018-07-05 | 2020-05-12 | Microchip Technology Incorporated | Fail-safe clock monitor with fault injection |
CN109559773B (zh) * | 2018-11-23 | 2021-08-20 | 中国科学院上海微系统与信息技术研究所 | 一种超低温下sram时序电路的温度自适应补偿电路 |
US10763870B1 (en) * | 2020-03-23 | 2020-09-01 | Xilinx, Inc. | Digital fractional clock synthesizer with period modulation |
JP2022052507A (ja) * | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体集積回路、電子機器、および周波数検知方法 |
CN117792387B (zh) * | 2024-02-26 | 2024-04-30 | 成都电科星拓科技有限公司 | 锁相装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
US20070176705A1 (en) * | 2002-10-15 | 2007-08-02 | Sehat Sutardja | Crystal oscillator emulator |
US7764131B1 (en) * | 2008-09-23 | 2010-07-27 | Silicon Labs Sc, Inc. | Precision, temperature stable clock using a frequency-control circuit and dual oscillators |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3557275B2 (ja) * | 1995-03-29 | 2004-08-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びマイクロコンピュータ |
WO1998045950A1 (de) * | 1997-04-07 | 1998-10-15 | Siemens Aktiengesellschaft | Digitale afc-einstellung durch reziproke dds |
JP4289771B2 (ja) * | 2000-07-31 | 2009-07-01 | キヤノン株式会社 | 周波数シンセサイザ及び周波数変換方法 |
JP2009005288A (ja) * | 2007-06-25 | 2009-01-08 | Sanyo Electric Co Ltd | クロック生成回路 |
-
2010
- 2010-08-23 US US12/861,067 patent/US8248113B2/en active Active
-
2011
- 2011-08-23 TW TW100130053A patent/TWI485986B/zh active
- 2011-08-23 CN CN201110243618.7A patent/CN102412830B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
US20070176705A1 (en) * | 2002-10-15 | 2007-08-02 | Sehat Sutardja | Crystal oscillator emulator |
US7764131B1 (en) * | 2008-09-23 | 2010-07-27 | Silicon Labs Sc, Inc. | Precision, temperature stable clock using a frequency-control circuit and dual oscillators |
Also Published As
Publication number | Publication date |
---|---|
CN102412830A (zh) | 2012-04-11 |
US8248113B2 (en) | 2012-08-21 |
US20120044000A1 (en) | 2012-02-23 |
TW201225538A (en) | 2012-06-16 |
CN102412830B (zh) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485986B (zh) | 時脈訊號合成之方法與裝置 | |
US7800457B2 (en) | Self-calibrating temperature-compensated oscillator | |
US9692395B2 (en) | Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator | |
US7332975B2 (en) | Reference-less clock circuit | |
EP2959587B1 (en) | Single insertion trimming of highly accurate reference oscillators | |
US8766736B2 (en) | Methods of frequency versus temperature compensation of existing crystal oscillators | |
US8581671B2 (en) | Oscillation device | |
US20020005765A1 (en) | Digital indirectly compensated crystal oscillators | |
JP2004516740A (ja) | 較正のための振動回路と方法 | |
US10340923B2 (en) | Systems and methods for frequency domain calibration and characterization | |
US7583154B1 (en) | Voltage controlled oscillator | |
US20070075797A1 (en) | Method of manufacturing crystal oscillator and the crystal oscillator manufactured by the method | |
TWI625042B (zh) | 一種訊號處理系統及其方法 | |
US8674780B2 (en) | Oscillator with frequency adjustment | |
US10594301B1 (en) | Clock generator with dual-path temperature compensation | |
US10069498B2 (en) | Simultaneous multi-effect oscillator compensation using piecewise interdependent polynomials | |
US7821345B2 (en) | Calibrating an oscillator and corresponding calibration device | |
US10992301B1 (en) | Circuit and method for generating temperature-stable clocks using ordinary oscillators | |
US8896359B1 (en) | Temperature compensated timing signal generator | |
JP2007067635A (ja) | 半導体集積回路 | |
TW201513560A (zh) | 振盪裝置 | |
CN201467103U (zh) | 温度感应振荡器 | |
US11829198B2 (en) | Clock circuit portions | |
JPH10270942A (ja) | 温度補償水晶発振器とその調整方法 | |
Rantala et al. | DLL based temperature compensated MEMS clock |