JPS63114405A

JPS63114405A - 増幅回路

Info

Publication number: JPS63114405A
Application number: JP61259733A
Authority: JP
Inventors: Arata Obayashi; 大林　新; Tatsuo Tanaka; 達夫田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-10-31
Filing date: 1986-10-31
Publication date: 1988-05-19
Also published as: JPH0551203B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、例えば電話機や無線櫟の音声信号増幅用とし
て使用される増幅回路の改良に関する。

（従来の技術）従来、この種の増幅回路として例えば次のような回路が
知られている。第４図はその回路構成を示すもので、こ
の回路は差動増幅回路７と、ベース接地増幅回路８と、
カレントミラー回路９と、出力回路を構成するダーリン
トン回路１０および出力トランジスタＱ１１とから構成
される。このうち差動増幅回路７は、トランジスタＱ７
１．　Ｃ７２゜Ｃ７３および抵抗Ｒ７１，Ｒ７２，Ｒ７
３を図示する如く差動構成に接続したもので、入力端子
１２より入力された入力信号電圧と基準電圧との差出力
を発生する。ベース接地増幅回路８はトランジスタＱ８
１．　Ｃ８２，Ｃ８３からなり、カレントミラー回路９
と協動して上記差動増幅回路８の差出力を増幅して出力
するものである。尚、１１は信号出力端子で、Ｃ１０は
発振防止用のコンデンサ、Ｃ１２は入力カップリングコ
ンデンサである。またＲ１２およびＲ１３は、この増幅
回路を反転増幅器として使用する場合の電圧増幅度を決
める抵抗であり、ちなみにこの場合の電圧増幅度ＡｖはＡｖ＝−Ｒ１３／Ｒ１２で表わされる。尚、１３は反転増幅器として用いる場合
の信号入力端子である。

一方、第５図は上記増幅回路を駆動する電源回路の構成
を示すものである。この回路は電源入力端子１ａと接地
端子１ｂとの間にバンドギャップ形の定電流源３と、そ
のスタータ回路４と、基準となるＰＮＰＮ方形ントミラ
ー回路をＮＰＮ形カレントミラー回路に変換する回路５
と、定電圧源６とをそれぞ接続したものである。このう
ち先ず定電流源３は、トランジスタＱ３１〜Ｑ３４およ
び抵抗Ｒ３１〜Ｒ３３を図示する如（接続したもので、
トランジスタＱ３３．　Ｑ３４のエミツタ面積比Ｎと抵
抗Ｒ３３とにより定まる定電流■１１１　＝Ｖｖ　／Ｒ３３Ａｎ　Ｎを出力する。但しＶＴはＶＴ　＝ｋＴ／ｑ”Ｆ２６ｍＶ
であり、ｋはボルツマン定数、■は絶対温度、ｑは電気
素量である。

また定電圧源６は、トランジスタＱ６１〜Ｑ６８および
抵抗Ｒ６１〜Ｒ６４を図示する如く接続したもので、抵
抗Ｒ６３、トランジスタＱ６７のベース・エミッタ間電
圧ＶＢＥおよび抵抗Ｒ６３に流れる電流Ｉ２により設定
される定電圧■ｒｅｆＶｒｅｆ　＝Ｖｅ　Ｅ　＋　１２　・Ｒ６３を発生する
。また、この定電圧の出力端子２と接地端子１ｂとの間
には、定電圧ｍ６のインピーダンスを低下させるために
バイパスコンデンサＣ２が接続しである。したがって、
上記定電圧源６から発生される定電圧Ｖ　ｒｅｆは、こ
のバイパスコンデンサＣ２の容量、定電圧源６の抵抗Ｒ
６２の値で決まるトランジスタＱ６２のコレクタ電流に
より決定される時定数に従って立上がる。すなわち、上
記定電圧Ｖ　ｒｅｆは電源電圧ＶＯＣに比べて立上がり
遅れを有する。

そして電源回路は、電源入力端子１ａから入力された電
源電圧ＶＣＣを接続端子Ｊ１を経てそのまま前記増幅回
路に電源電圧として供給し、かつ定電圧源６により発生
された定電圧ｙ　ｒｅｆを差動増幅回路のトランジスタ
Ｑ７１のベースに基準電圧として供給する。また電源回
路は、変換回路５のＰＮＰＮ方形ントミラー回路のベー
ス電圧を接続端子Ｊ２を経たのち抵抗Ｒ１１を介して増
幅回路の出力トランジスタＱ１１にバイアス電圧として
供給し、かつ上記変換回路５のＮＰＮ形カレントミラー
のベース電圧を接続端子Ｊ３を経て増幅回路のトランジ
スタＱ７３およびトランジスタＱ３のベースにそれぞれ
供給している。

さて、このような構成において、電源を投入し電源入力
端子１ａに第６図（ａ）に示す如く電源電圧ｙｃｃを印
加すると、この電源電圧ＶＣＣの印加に応じて変換回路
５のＰＮＰＮ方形ントミラーのベース電圧（ＶＣＣ−Ｖ
ｅＥ）が第６図（ｂ）に示す如く即時立上がる。このた
め、増幅回路の出力トランジスタＱ１１は上記ベース電
圧により即時オン状態となる。また、変換回路５のＮＰ
Ｎ形カレントミラーのベース電圧も第６図（Ｃ）に示す
如く即時立上がる。これに対し定電圧源６から発生され
る定電圧Ｖ　ｒｅｆは、先に述べたようにコンデンサＣ
２とトランジスタＱ６２のコレクタ電流とにより決まる
時定数により立上がりが例えば第６図（ｄ）に示す如く
遅れる。このため、増幅回路の差動増幅回路７、ベース
接地増幅回路８およびカレントミラー回路９は、電源投
入直後にはいずれもまだ非動作状態になっている。した
がって、このｉｉ源投入直侵において増幅回路の信号出
力端子１１からは、上記出力トランジスタＱ１１を介し
て電源電圧ＶＣＣ（正確には電源電圧ＶＣＣからトラン
ジスタＱ１１の飽和電圧を引いた電圧）が第７図（ｂ）
に示す如く出力される。

そうして出力端子１１から電源電圧ＶＣＣに相当する電
圧が出力されると、この電圧は帰還抵抗Ｒ１３を介して
差動増幅回路７のトランジスタＱ７２のベースに供給さ
れるため、トランジスタＱ７２がオン状態となってその
コレクタ電圧は低下する。

一方、このとき基準電圧ｙｒｅｒはまだ十分に立上がっ
ていないため、トランジスタＱ７１は高インピーダンス
を保持している。このため、上記各トランジスタＱ７１
．　Ｑ７２のコレクタ電流間には差が生じ、これに応じ
てベース接地増幅回路８のトランジスタＱ８１．　Ｑ８
２のコレクタ電流間にも差が発生する。そうすると、カ
レントミラー回路９によりダーリントン回路のトランジ
スタＱ　１０１のベースに上記各トランジスタＱ８１．
　Ｑ８２のコレクタ電流の差の２倍に相当する電流が供
給され、この結果トランジスタＱ　１０１がオン状態に
なって信号出力端子１１の出力電圧値は第７図（ｂ）に
示す如く低下する。そして、この出力電圧の値は基準電
圧の立上がりに追従して変化し、最終的に第７図（ｂ）
に示す如く基準電圧ｖ　ｒｅｆ値で安定化する。

したがって、この状態で以後信号入力端子２から例えば
音声信号を入力すれ「、この音声信号は増幅回路で増幅
されて図示しないスピーカなどに供給され、音声として
出力されることになる。

ところが、この様な従来の増幅回路は、電源電圧Ｖｃｃ
と基準電圧ｖｒｅｒとの立上がり時間の違いにより、上
記したようにｉｌ電源投入直後信号出力端子１１から第
７図（ｂ）に示すようなパルス状の電圧（数ｍ５ｅｃ）
が出力され、この電圧がスピーカからそのまま耳障りな
雑音として出力される欠点があった。また、この欠点を
除去するために、出力回路にコンデンサなどからなる雑
音吸収回路を設けることが考えられるが、このようにす
ると正規の音角信号に波形歪み等の悪影響を及ぼすこと
になるため好ましくなかった。

（発明が解決しようとする問題点）以上のように従来の回路は、電源投入直後にパルス状の
雑音が発生するという問題点を有するもので、本発明は
この点に着目し、電源投入直後にパルス状の電圧が出力
されないようにして不要な雑音の発生を確実に阻止し、
しかも正規の信号には何等悪影響を及ぼさない増幅回路
を提供しようとするものである。

［発明の構成］（問題点を解決するための手段）本発明は、第１図に示す如くＮ源回路から出力される定
電圧を基準電圧として入力信号の増幅を行なう増幅回路
本体Ａに加えて、遅延グ＼イアス回路Ｂを設け、この遅
延バイアス回路Ｂにより、′Ｒ電源回路ら発生される定
電圧をもとに所定のバイアス電流を発生してこのバイア
ス電流を上記増幅回路本体Ａの出力回路Ｃに供給するよ
うにしたものである。

（作用）この結果、電源投入時において増幅回路本体Ａの出力回
路Ｃには、電源回路から立上がり遅れを有して発生され
る定電圧と同じ立上がり特性を有するバイアス電流が供
給されることになるため、出力回路Ｃと増幅回路本体の
他の回路との間の立上がり特性は一致することになる。

このため、信号出力端子の出力電圧は上記定電流の立上
がり特性に従って徐々に立上がることになり、パルス状
電圧は出力されない。したがって、電源投入直後の不要
な雑音の発生は確実に防止される。

（実施例）第２図は、本発明の一実施例における増幅回路の構成を
示すものである。尚、同図において前記第４図と同一部
分には同一符号を付して詳しい説明は省略する。

出力トランジスタＱ１１のベースには、１−ランジスタ
に）　ｉｉｏを介して遅延バイアス回路としての定電流
回路２０が接続しである。この定電流回路２０はトラン
ジスタＱ２１．　Ｑ２２をカレントミラー接続したもの
で、トランジスタＱ２２のコレクタを上記トランジスタ
Ｑ１１０のコレクタおよびベースに接続し、かつトラン
ジスタＱ２１のコレクタおよびベースを抵抗Ｒ２１を介
して定電圧供給用の端子Ｊ４に接続している。すなわち
、定電流回路２０の１〜ランジスタＱ２１には、電源回
路から発生された基準電圧としての定電圧Ｖｒｅｆが供
給される。

このような構成であるから、電源回路（第５図）で電源
が投入され電源入力端子１ａに電源電圧ＶＣＣが印加さ
れると、この電源電圧Ｖｃｃは第３図に（ａ）に示す如
く即時立上がってそのまま増幅回路に供給される。また
このとき第６図（Ｃ）に示したようにＮＰＮ形カレント
ミラー回路のベース電圧ＶＢＥも即時立上がり、接続端
子Ｊ３を介して増幅回路のトランジスタＱ３のベースに
供給される。一方、このＮ源投入直後の状態では基準電
圧としての定電圧Ｖ　ｒｅｆは第３図（ｂ）に示す如く
まだ立上がっていない。このため、定電流回路２０のト
ランジスタＱ２１はカットオフ状態を維持し、同様にト
ランジスタＱ２２．　Ｑｌｌｏ　、　Ｑｌｌもそれぞれ
カットオフ状態を維持する。したがって、信号出力端子
１１に電圧は生じず、このためこの信号出力端子の電圧
が帰還抵抗Ｒ１３を経て供給される差動増幅回路７のト
ランジスタＱ７２はカットオフ状態を保持する。したが
って、差動増幅回路のトランジスタＱ７１．Ｑ７２はと
もにカットオフ状態となり、これにより各コレクタ間の
電圧差はＯｖとなってベース接地増幅回路８の各トラン
ジスタＱ８１．　Ｑ８２のコレクタ電流値は等しくなる
ため、ダーリントン回路１０のトランジスタＱ１０１に
はベース電流が供給されずこの結果トランジスタＱ１０
１はカットオフ状態を保持する。

そして、電源回路の定電圧Ｖ　ｒｅｆが徐々に増加して
ＶＢＥを越えると、定電流回路２０のトランジスタＱ２
１．　Ｑ２２および出力トランジスタＱ１１に電流が流
れ始め、これにより信号出力端子１１に電圧が発生し始
める。しかし、この電圧の変化は上記定電圧Ｖ　ｒｅｆ
の立上がり特性に従うため、第３図（Ｃ）に示す如く緩
やかなものとなる。そうしてこの信号出力端子１１の出
力電圧は、以後電源回路の定電圧Ｖｒｅｆの立上がりに
従って徐々に増加して最終的に第３図（Ｃ）に示す如く
定電圧Ｖ　ｒｅｆで安定となる。

このように本実施例であれば、出力トランジスタＱ１１
に供給するバイアス電流を基準電圧としての定電圧Ｖ　
ｒｅｆの立上がり特性に従って変化させるようにしたの
で、信号出力端子１１の出力電圧は緩やかに立上がるこ
とになり、これによりパルス状電圧の発生は確実に防止
される。したがって、耳障りな不要な雑音が発生される
不具合は解消される。また、出力回路にコンデンサなど
の雑音吸収回路を一切設けないので、正規の音声信号に
波形歪み等の悪影響が生じることもなく、これにより信
号特性の劣化を防止することができる。さらに、電源回
路から発生される基準電圧Ｖ　ｒｅｆの立上がり特性を
そのまま用いて出力トランジスタＱ１１の立上がりを遅
延させるようにしているので、別途適当の時定数を有す
る遅延回路を設ける必要がなく、その分簡単な回路構成
で実現することができる。

尚、本発明は上記実施例に限定されるものではなく、例
えば遅延バイアス回路の構成や基準電圧の立上がり特性
、電源回路の構成、増幅回路各部の回路構成等について
は、本発明の要旨を逸脱しない範囲で種々変形して実施
できる。

［発明の効果］以上詳述したように本発明によれば、電源回路から出力
される定電圧を基準電圧として入力信号の増幅を行なう
増幅回路本体に加えて、遅延バイアス回路を設け、この
遅延バイアス回路により、電源回路から発生される定電
圧をもとに所定のバイアス電流を発生してこの、バイア
ス電流を上記増幅回路本体の出力回路に供給するように
したことによって、電源投入直後にパルス状の電圧が出
力されないようにすることができ、これにより不要な雑
音の発生を確実に阻止し、しかも正規の信号には何等悪
影響を及ぼさない増幅回路を提供することができる。

【図面の簡単な説明】

第１因は本発明の構成を示す機能ブロック図、第２図は
本発明の一実施例における増幅回路の回路構成図、第３
図は同回路の動作説明に用いる電圧波形図、第４図は従
来の増幅回路の回路構成図、第５図は電源回路の一例を
示す回路構成図、第６図は同電源回路から出力される電
圧の波形図、第７図は第４図に示した増幅回路の動作説
明に用いる電圧波形図である。Ａ・・・増幅回路本体、Ｂ・・・遅延バイアス回路、Ｃ
・・・出力回路、１ａ・・・電源入力端子、１ｂ・・・
接地端子、２・・・基準電圧出力端子、３・・・定電流
源、４・・・スタータ回路、５・・・ＰＮＰＮ方形ント
ミラー回路からＮＰＮ形カレントミラー回路への変換回
路、６・・・定電圧源、７・・・差動増幅回路、８・・
・ベース接地増幅回路、９・・・カレントミラー回路、
１０・・・ダーリントン回路、１１・・・信号出力端子
、１２・・・信号入力端子、２０・・・定電流回路、Ｑ
ｌｌ・・・出力トランジスタ、Ｒ１３・・・帰還抵抗。出願人代理人　　弁理士　鈴江武彦１；Ｓ　　’　　図所間概閘智暫智県司　　　　　　　　　　　　　　　　　　　　−粋（−
壇、

Claims

【特許請求の範囲】

電源電圧に対し所定の立上がり遅れを有して定電圧を発
生する電源回路により駆動される増幅回路において、前
記電源回路から発生される定電圧を基準電圧として入力
信号の増幅を行なう増幅回路本体と、前記電源回路から
発生される定電圧をもとに所定のバイアス電流を発生し
てこのバイアス電流を前記増幅回路本体の出力回路に供
給する遅延バイアス回路とを具備したことを特徴とする
増幅回路。