JPH0653766A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPH0653766A JPH0653766A JP20540192A JP20540192A JPH0653766A JP H0653766 A JPH0653766 A JP H0653766A JP 20540192 A JP20540192 A JP 20540192A JP 20540192 A JP20540192 A JP 20540192A JP H0653766 A JPH0653766 A JP H0653766A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- gain
- resistor
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 利得の全範囲にわたって線形性のある良好な
利得可変特性を得る。 【構成】 入力信号を増幅する差動増幅回路10、差動増
幅回路10の出力電流を検出する電流検出回路13、外部か
らの利得調整電圧と電流検出回路13の出力電圧とを等し
くするように制御信号を出力する比較回路、およびこの
制御信号により利得を調整する利得調整回路11備える。
利得可変特性を得る。 【構成】 入力信号を増幅する差動増幅回路10、差動増
幅回路10の出力電流を検出する電流検出回路13、外部か
らの利得調整電圧と電流検出回路13の出力電圧とを等し
くするように制御信号を出力する比較回路、およびこの
制御信号により利得を調整する利得調整回路11備える。
Description
【０００１】
【産業上の利用分野】この発明は、利得可変増幅器に関
する。
する。
【０００２】
【従来の技術】利得可変増幅器として、従来、図４に示
すようなものが知られている。
すようなものが知られている。
【０００３】図４において、(1) は電源入力端子、(2)
は第１入力端子、(3) は第２入力端子、(4) は出力端
子、(5) は利得調整電圧入力端子である。(Q1)(Q2)は差
動増幅回路を構成するＮＰＮトランジスタであり、トラ
ンジスタ(Q1)のベースが第１入力端子(2) 、トランジス
タ(Q2)のベースが第２入力端子(3) となっている。これ
らのトランジスタ(Q1)(Q2)のエミッタ相互間に抵抗(R1)
が挿入され、トランジスタ(Q2)のコレクタは電源入力端
子(1) に接続されている。(Q3)(Q4)は利得調整回路を構
成するＮＰＮトランジスタであり、これらのエミッタが
互いに接続されてトランジスタ(Q1)のコレクタに接続さ
れている。トランジスタ(Q3)のコレクタは、電源入力端
子(1) に接続されている。トランジスタ(Q4)のコレクタ
は、出力端子(4) に接続されるとともに、抵抗(R2)を介
して電源入力端子(1) に接続されており、出力端子(4)
から抵抗(R2)により出力が取り出される。(Q5)(Q6)(Q7)
(Q8)はＮＰＮトランジスタであり、これらのベース同志
が互いに接続され、これらのエミッタがそれぞれ抵抗(R
3)(R4)(R5)(R6)を介して接地されている。トランジスタ
(Q5)のコレクタはトランジスタ(Q1)のエミッタに、トラ
ンジスタ(Q6)のコレクタはトランジスタ(Q2)のエミッタ
にそれぞれ接続されている。(Q9)(Q10) は制御信号出力
回路を構成するトランジスタであり、これらのコレクタ
は電源入力端子(1) に接続されている。トランジスタ(Q
9)のエミッタは利得調整回路のトランジスタ(Q4)のベー
スとトランジスタ(Q7)のコレクタに接続され、トランジ
スタ(Q10) のエミッタは利得調整回路のトランジスタ(Q
3)のベースとトランジスタ(Q8)のコレクタに接続されて
いる。(Q11)(Q12)(Q13)(Q14)(Q15)(Q16)はＮＰＮトラン
ジスタであり、トランジスタ(Q13) のベースが利得調整
電圧入力端子(5) となっている。トランジスタ(Q12) の
ベースは、抵抗(R7)を介して電源入力端子(1) に接続さ
れるとともに、抵抗(R8)を介して接地されている。トラ
ンジスタ(Q12)(Q13)のエミッタ相互間に、抵抗(R9)が挿
入されている。トランジスタ(Q12) のエミッタはトラン
ジスタ(Q11) のコレクタに接続され、トランジスタ(Q1
1) のエミッタは抵抗(R10) を介して接地されている。
トランジスタ(Q13) のエミッタはトランジスタ(Q14) の
コレクタに接続され、トランジスタ(14)のエミッタは抵
抗(R11)を介して接地されている。トランジスタ(Q11)(Q
14)のベースは互いに接続されてトランジスタ(Q5)〜(Q
8)のベースに接続されている。トランジスタ(Q12) のコ
レクタはトランジスタ(Q9)のベースとトランジスタ(Q1
5) のエミッタに接続され、トランジスタ(Q15) のコレ
クタは電源入力端子(1) に接続されている。トランジス
タ(Q13) のコレクタはトランジスタ(Q10) のベースとト
ランジスタ(Q16) のエミッタに接続され、トランジスタ
(Q16) のコレクタは電源入力端子(1) に接続されてい
る。トランジスタ(Q15)(Q16)のベースは、互いに接続さ
れて直流電源(6)に接続されている。(Q17)(Q18)はＮＰ
Ｎトランジスタであり、(Q17) のエミッタはトランジス
タ(Q14) のベースおよびトランジスタ(Q18) のベースに
接続されるとともに、抵抗(R12) を介して接地されてい
る。トランジスタ(Q17) のコレクタは電源入力端子(1)
に接続されている。トランジスタ(Q17) のベースはトラ
ンジスタ(Q18) のコレクタに接続されるとともに、抵抗
(R13) を介して電源入力端子(1) に接続され、トランジ
スタ(Q18) のエミッタは抵抗(R14) を介して接地されて
いる。
は第１入力端子、(3) は第２入力端子、(4) は出力端
子、(5) は利得調整電圧入力端子である。(Q1)(Q2)は差
動増幅回路を構成するＮＰＮトランジスタであり、トラ
ンジスタ(Q1)のベースが第１入力端子(2) 、トランジス
タ(Q2)のベースが第２入力端子(3) となっている。これ
らのトランジスタ(Q1)(Q2)のエミッタ相互間に抵抗(R1)
が挿入され、トランジスタ(Q2)のコレクタは電源入力端
子(1) に接続されている。(Q3)(Q4)は利得調整回路を構
成するＮＰＮトランジスタであり、これらのエミッタが
互いに接続されてトランジスタ(Q1)のコレクタに接続さ
れている。トランジスタ(Q3)のコレクタは、電源入力端
子(1) に接続されている。トランジスタ(Q4)のコレクタ
は、出力端子(4) に接続されるとともに、抵抗(R2)を介
して電源入力端子(1) に接続されており、出力端子(4)
から抵抗(R2)により出力が取り出される。(Q5)(Q6)(Q7)
(Q8)はＮＰＮトランジスタであり、これらのベース同志
が互いに接続され、これらのエミッタがそれぞれ抵抗(R
3)(R4)(R5)(R6)を介して接地されている。トランジスタ
(Q5)のコレクタはトランジスタ(Q1)のエミッタに、トラ
ンジスタ(Q6)のコレクタはトランジスタ(Q2)のエミッタ
にそれぞれ接続されている。(Q9)(Q10) は制御信号出力
回路を構成するトランジスタであり、これらのコレクタ
は電源入力端子(1) に接続されている。トランジスタ(Q
9)のエミッタは利得調整回路のトランジスタ(Q4)のベー
スとトランジスタ(Q7)のコレクタに接続され、トランジ
スタ(Q10) のエミッタは利得調整回路のトランジスタ(Q
3)のベースとトランジスタ(Q8)のコレクタに接続されて
いる。(Q11)(Q12)(Q13)(Q14)(Q15)(Q16)はＮＰＮトラン
ジスタであり、トランジスタ(Q13) のベースが利得調整
電圧入力端子(5) となっている。トランジスタ(Q12) の
ベースは、抵抗(R7)を介して電源入力端子(1) に接続さ
れるとともに、抵抗(R8)を介して接地されている。トラ
ンジスタ(Q12)(Q13)のエミッタ相互間に、抵抗(R9)が挿
入されている。トランジスタ(Q12) のエミッタはトラン
ジスタ(Q11) のコレクタに接続され、トランジスタ(Q1
1) のエミッタは抵抗(R10) を介して接地されている。
トランジスタ(Q13) のエミッタはトランジスタ(Q14) の
コレクタに接続され、トランジスタ(14)のエミッタは抵
抗(R11)を介して接地されている。トランジスタ(Q11)(Q
14)のベースは互いに接続されてトランジスタ(Q5)〜(Q
8)のベースに接続されている。トランジスタ(Q12) のコ
レクタはトランジスタ(Q9)のベースとトランジスタ(Q1
5) のエミッタに接続され、トランジスタ(Q15) のコレ
クタは電源入力端子(1) に接続されている。トランジス
タ(Q13) のコレクタはトランジスタ(Q10) のベースとト
ランジスタ(Q16) のエミッタに接続され、トランジスタ
(Q16) のコレクタは電源入力端子(1) に接続されてい
る。トランジスタ(Q15)(Q16)のベースは、互いに接続さ
れて直流電源(6)に接続されている。(Q17)(Q18)はＮＰ
Ｎトランジスタであり、(Q17) のエミッタはトランジス
タ(Q14) のベースおよびトランジスタ(Q18) のベースに
接続されるとともに、抵抗(R12) を介して接地されてい
る。トランジスタ(Q17) のコレクタは電源入力端子(1)
に接続されている。トランジスタ(Q17) のベースはトラ
ンジスタ(Q18) のコレクタに接続されるとともに、抵抗
(R13) を介して電源入力端子(1) に接続され、トランジ
スタ(Q18) のエミッタは抵抗(R14) を介して接地されて
いる。
【０００４】この利得可変増幅器では、外部から利得調
整電圧入力端子(5) に利得を設定するための利得調整電
圧が入力し、これがトランジスタ(Q13) のベースに入力
する。これにより、トランジスタ(Q9)(Q10) から制御信
号が出力され、トランジスタ(Q3)(Q4)が制御される。そ
の結果、利得調整電圧に応じて、利得が調整される。
整電圧入力端子(5) に利得を設定するための利得調整電
圧が入力し、これがトランジスタ(Q13) のベースに入力
する。これにより、トランジスタ(Q9)(Q10) から制御信
号が出力され、トランジスタ(Q3)(Q4)が制御される。そ
の結果、利得調整電圧に応じて、利得が調整される。
【０００５】
【発明が解決しようとする課題】上記のような従来の利
得可変増幅器では、利得が通常範囲では線形性があり、
問題はないが、利得が０％付近あるいは１００％付近の
線形性が損なわれるという問題がある。すなわち、利得
が０％付近あるいは１００％付近で利得調整用トランジ
スタ(Q3)(Q4)のいずれかがほとんどオフ状態となり、ト
ランジスタのエミッタ抵抗が非常に大きくなって無視で
きなくなる。また、制御信号を作り出しているトランジ
スタ(Q15)(Q16)においては、トランジスタ(Q9)(Q10) の
ベース電流の影響を受ける場合もある。
得可変増幅器では、利得が通常範囲では線形性があり、
問題はないが、利得が０％付近あるいは１００％付近の
線形性が損なわれるという問題がある。すなわち、利得
が０％付近あるいは１００％付近で利得調整用トランジ
スタ(Q3)(Q4)のいずれかがほとんどオフ状態となり、ト
ランジスタのエミッタ抵抗が非常に大きくなって無視で
きなくなる。また、制御信号を作り出しているトランジ
スタ(Q15)(Q16)においては、トランジスタ(Q9)(Q10) の
ベース電流の影響を受ける場合もある。
【０００６】この発明の目的は、上記の問題を解決し、
全範囲において線形性のある利得可変増幅器を提供する
ことにある。
全範囲において線形性のある利得可変増幅器を提供する
ことにある。
【０００７】
【課題を解決するための手段】この発明による利得可変
増幅器は、入力信号を増幅する差動増幅回路、上記差動
増幅回路の出力電流を検出する電流検出回路、外部から
の利得調整電圧と上記電流検出回路の出力電圧とを等し
くするように制御信号を出力する比較回路、および上記
制御信号により利得を調整する利得調整回路を備えてい
るものである。
増幅器は、入力信号を増幅する差動増幅回路、上記差動
増幅回路の出力電流を検出する電流検出回路、外部から
の利得調整電圧と上記電流検出回路の出力電圧とを等し
くするように制御信号を出力する比較回路、および上記
制御信号により利得を調整する利得調整回路を備えてい
るものである。
【０００８】
【作用】差動増幅回路の出力電流に基づいて利得を調整
しているので、利得が０％付近あるいは１００％付近で
も線形性があり、全範囲にわたって線形性のある良好な
利得可変特性が得られる。
しているので、利得が０％付近あるいは１００％付近で
も線形性があり、全範囲にわたって線形性のある良好な
利得可変特性が得られる。
【０００９】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【００１０】図１はこの発明による利得可変増幅器の構
成の１例を示しており、図４の従来例と同じ部分には同
一の符号を付している。
成の１例を示しており、図４の従来例と同じ部分には同
一の符号を付している。
【００１１】図１において、トランジスタ(Q1)(Q2)など
からなる差動増幅回路(10)の利得は〔R2／（R1＋２γe
）〕であり、これは利得可変増幅器の最大利得とな
る。なお、R1は抵抗(R1)の抵抗値、R2は抵抗(R2)の抵抗
値、γe はエミッタ拡散抵抗である。利得調整回路(11)
に、トランジスタ(Q19)(Q20)が付加されている。これら
のトランジスタ(Q19)(Q20)のエミッタは、互いに接続さ
れてトランジスタ(Q2)のコレクタに接続されている。ト
ランジスタ(Q19) のコレクタはトランジスタ(Q3)のコレ
クタに接続され、トランジスタ(Q19) のベースはトラン
ジスタ(Q3)のベースに接続されている。トランジスタ(Q
20) のコレクタは電源入力端子(1) に接続され、トラン
ジスタ(Q20) のベースはトランジスタ(Q4)のベースに接
続されている。制御信号出力回路(12)のトランジスタ(Q
9)(Q10) のエミッタより出力される制御信号によって各
トランジスタ(Q3)(Q4)(Q19)(Q20)に流れる電流を調整す
ることにより、利得を調整することができる。増幅器に
は、トランジスタ(Q3)(Q19) を通って差動増幅回路(10)
のトランジスタ(Q1)(Q2)に流れる出力電流を検出する電
流検出回路(13)が付加されている。この回路(13)は、Ｐ
ＮＰトランジスタ(Q21)(Q22)(Q23) などによって構成さ
れている。トランジスタ(Q21) のベースと、トランジス
タ(Q22) のベースと、トランジスタ(Q23) のエミッタと
が互いに接続されている。トランジスタ(Q21) のコレク
タはトランジスタ(Q3)(Q19) のコレクタとトランジスタ
(Q23) のベースに接続され、トランジスタ(Q21) のエミ
ッタは抵抗(R15) を介して電源入力端子(1) に接続され
ている。トランジスタ(Q22) のエミッタは抵抗(R16) を
介して電源入力端子(1) に接続され、トランジスタ(Q2
2) のコレクタは抵抗(R17) を介して直流電源(7) に接
続されている。そして、トランジスタ(Q3)(Q19) に流れ
ている電流がトランジスタ(Q21)(Q22)(Q23) によって検
出され、抵抗(R17) により電圧に変換される。制御信号
出力回路(12)のトランジスタ(Q9)のベースは、抵抗(R1
8) を介して電源(6) に接続されている。トランジスタ
(Q10) のベースは、トランジスタ(Q12) のコレクタに接
続されるとともに、抵抗(R19) を介して電源(6) に接続
されている。従来例のトランジスタ(Q11) と抵抗(R10)
が取り除かれ、トランジスタ(Q12) のエミッタはトラン
ジスタ(Q13)のエミッタに接続されている。トランジス
タ(Q12) のベースはトランジスタ(Q22) のコレクタとＮ
ＰＮトランジスタ(Q24) のコレクタに接続されている。
トランジスタ(Q24) のエミッタは抵抗(R20) を介して接
地され、トランジスタ(Q24) のベースはトランジスタ(Q
14) のベースに接続されている。トランジスタ(Q13) の
ベースが、抵抗(R21) を介して電源(7) に接続されてい
る。従来例のＮＰＮトランジスタ(Q15)(Q16)のかわりに
ＰＮＰトランジスタ(Q25)(Q26)が設けられている。トラ
ンジスタ(Q25) のコレクタはトランジスタ(Q12) のコレ
クタに接続され、トランジスタ(Q25) のエミッタは電源
入力端子(1) に接続されている。トランジスタ(Q26) の
コレクタはトランジスタ(Q13) のコレクタに接続され、
トランジスタ(Q26) のエミッタは電源入力端子(1) に接
続されている。トランジスタ(Q25)のベースとトランジ
スタ(Q26) のベースが互いに接続され、トランジスタ(Q
26)のベースとコレクタが互いに接続されている。トラ
ンジスタ(Q12)(Q13)(Q25)(Q26)などにより、外部からの
利得調整電圧と抵抗(R17) の電圧が等しくなるように帰
還をかける帰還回路(14)が構成され、この帰還回路(14)
と制御信号出力回路(12)によって比較回路が構成されて
いる。そして、この比較回路により、利得調整電圧と抵
抗(R17) の電圧が等しくなるようにトランジスタ(Q9)(Q
10) から制御信号が出力され、この制御信号で利得調整
回路(11)のトランジスタ(Q3)(Q4)(Q19)(Q20)が制御され
ることにより、利得が調整される。
からなる差動増幅回路(10)の利得は〔R2／（R1＋２γe
）〕であり、これは利得可変増幅器の最大利得とな
る。なお、R1は抵抗(R1)の抵抗値、R2は抵抗(R2)の抵抗
値、γe はエミッタ拡散抵抗である。利得調整回路(11)
に、トランジスタ(Q19)(Q20)が付加されている。これら
のトランジスタ(Q19)(Q20)のエミッタは、互いに接続さ
れてトランジスタ(Q2)のコレクタに接続されている。ト
ランジスタ(Q19) のコレクタはトランジスタ(Q3)のコレ
クタに接続され、トランジスタ(Q19) のベースはトラン
ジスタ(Q3)のベースに接続されている。トランジスタ(Q
20) のコレクタは電源入力端子(1) に接続され、トラン
ジスタ(Q20) のベースはトランジスタ(Q4)のベースに接
続されている。制御信号出力回路(12)のトランジスタ(Q
9)(Q10) のエミッタより出力される制御信号によって各
トランジスタ(Q3)(Q4)(Q19)(Q20)に流れる電流を調整す
ることにより、利得を調整することができる。増幅器に
は、トランジスタ(Q3)(Q19) を通って差動増幅回路(10)
のトランジスタ(Q1)(Q2)に流れる出力電流を検出する電
流検出回路(13)が付加されている。この回路(13)は、Ｐ
ＮＰトランジスタ(Q21)(Q22)(Q23) などによって構成さ
れている。トランジスタ(Q21) のベースと、トランジス
タ(Q22) のベースと、トランジスタ(Q23) のエミッタと
が互いに接続されている。トランジスタ(Q21) のコレク
タはトランジスタ(Q3)(Q19) のコレクタとトランジスタ
(Q23) のベースに接続され、トランジスタ(Q21) のエミ
ッタは抵抗(R15) を介して電源入力端子(1) に接続され
ている。トランジスタ(Q22) のエミッタは抵抗(R16) を
介して電源入力端子(1) に接続され、トランジスタ(Q2
2) のコレクタは抵抗(R17) を介して直流電源(7) に接
続されている。そして、トランジスタ(Q3)(Q19) に流れ
ている電流がトランジスタ(Q21)(Q22)(Q23) によって検
出され、抵抗(R17) により電圧に変換される。制御信号
出力回路(12)のトランジスタ(Q9)のベースは、抵抗(R1
8) を介して電源(6) に接続されている。トランジスタ
(Q10) のベースは、トランジスタ(Q12) のコレクタに接
続されるとともに、抵抗(R19) を介して電源(6) に接続
されている。従来例のトランジスタ(Q11) と抵抗(R10)
が取り除かれ、トランジスタ(Q12) のエミッタはトラン
ジスタ(Q13)のエミッタに接続されている。トランジス
タ(Q12) のベースはトランジスタ(Q22) のコレクタとＮ
ＰＮトランジスタ(Q24) のコレクタに接続されている。
トランジスタ(Q24) のエミッタは抵抗(R20) を介して接
地され、トランジスタ(Q24) のベースはトランジスタ(Q
14) のベースに接続されている。トランジスタ(Q13) の
ベースが、抵抗(R21) を介して電源(7) に接続されてい
る。従来例のＮＰＮトランジスタ(Q15)(Q16)のかわりに
ＰＮＰトランジスタ(Q25)(Q26)が設けられている。トラ
ンジスタ(Q25) のコレクタはトランジスタ(Q12) のコレ
クタに接続され、トランジスタ(Q25) のエミッタは電源
入力端子(1) に接続されている。トランジスタ(Q26) の
コレクタはトランジスタ(Q13) のコレクタに接続され、
トランジスタ(Q26) のエミッタは電源入力端子(1) に接
続されている。トランジスタ(Q25)のベースとトランジ
スタ(Q26) のベースが互いに接続され、トランジスタ(Q
26)のベースとコレクタが互いに接続されている。トラ
ンジスタ(Q12)(Q13)(Q25)(Q26)などにより、外部からの
利得調整電圧と抵抗(R17) の電圧が等しくなるように帰
還をかける帰還回路(14)が構成され、この帰還回路(14)
と制御信号出力回路(12)によって比較回路が構成されて
いる。そして、この比較回路により、利得調整電圧と抵
抗(R17) の電圧が等しくなるようにトランジスタ(Q9)(Q
10) から制御信号が出力され、この制御信号で利得調整
回路(11)のトランジスタ(Q3)(Q4)(Q19)(Q20)が制御され
ることにより、利得が調整される。
【００１２】このように、利得の調整を差動増幅回路(1
0)の出力電流すなわちトランジスタ(Q3)(Q19) の電流の
和により制御しているため、利得が０％付近あるいは１
００％付近でも、線形性のある利得調整が可能である。
0)の出力電流すなわちトランジスタ(Q3)(Q19) の電流の
和により制御しているため、利得が０％付近あるいは１
００％付近でも、線形性のある利得調整が可能である。
【００１３】図２は上記の利得可変増幅器の出力電流制
御特性〔利得調整電圧とトランジスタ(Q3)(Q19) に流れ
る出力電流の関係〕を示し、図３は利得可変特性〔利得
調整電圧と利得調整度の関係〕を示している。これらの
グラフより、利得が最小と最大の間の全範囲において利
得調整度が線形性を有することがわかる。
御特性〔利得調整電圧とトランジスタ(Q3)(Q19) に流れ
る出力電流の関係〕を示し、図３は利得可変特性〔利得
調整電圧と利得調整度の関係〕を示している。これらの
グラフより、利得が最小と最大の間の全範囲において利
得調整度が線形性を有することがわかる。
【００１４】
【発明の効果】この発明の利得可変増幅器によれば、上
述のように、全範囲にわたって線形性のある良好な利得
可変特性を得ることができる。
述のように、全範囲にわたって線形性のある良好な利得
可変特性を得ることができる。
【図１】この発明の実施例を示す利得可変増幅器の電気
回路図である。
回路図である。
【図２】図１の利得可変増幅器の出力電流制御特性を示
すグラフである。
すグラフである。
【図３】図１の利得可変増幅器の利得可変特性を示すグ
ラフである。
ラフである。
【図４】従来例を示す利得可変増幅器の電気回路図であ
る。
る。
(10) 差動増幅回路 (11) 利得調整回路 (12) 制御信号出力回路 (13) 電流検出回路 (14) 帰還回路
Claims (1)
- 【請求項１】入力信号を増幅する差動増幅回路、上記差
動増幅回路の出力電流を検出する電流検出回路、外部か
らの利得調整電圧と上記電流検出回路の出力電圧とを等
しくするように制御信号を出力する比較回路、および上
記制御信号により利得を調整する利得調整回路を備えて
いる利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540192A JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20540192A JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653766A true JPH0653766A (ja) | 1994-02-25 |
| JP2946373B2 JP2946373B2 (ja) | 1999-09-06 |
Family
ID=16506226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20540192A Expired - Fee Related JP2946373B2 (ja) | 1992-07-31 | 1992-07-31 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946373B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812062A2 (en) * | 1996-06-07 | 1997-12-10 | Nec Corporation | Gain-variable amplifier with wide control range |
| KR100499859B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499856B1 (ko) * | 2002-12-10 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499855B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100821122B1 (ko) * | 2005-12-09 | 2008-04-11 | 한국전자통신연구원 | 씨모스형 가변이득 증폭 장치 |
-
1992
- 1992-07-31 JP JP20540192A patent/JP2946373B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812062A2 (en) * | 1996-06-07 | 1997-12-10 | Nec Corporation | Gain-variable amplifier with wide control range |
| EP0812062A3 (en) * | 1996-06-07 | 1999-06-16 | Nec Corporation | Gain-variable amplifier with wide control range |
| KR100499856B1 (ko) * | 2002-12-10 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499859B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| KR100499855B1 (ko) * | 2002-12-12 | 2005-07-07 | 한국전자통신연구원 | 가변 이득 증폭기 |
| US6989716B2 (en) | 2002-12-12 | 2006-01-24 | Electronics And Telecommunications Research Institute | Variable gain amplifier |
| KR100821122B1 (ko) * | 2005-12-09 | 2008-04-11 | 한국전자통신연구원 | 씨모스형 가변이득 증폭 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2946373B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0400819B1 (en) | Low bias, high slew rate operational amplifier | |
| SE520849C2 (sv) | Korrektionskrets för en spänning för automatisk förstärkningskontroll | |
| JP3340250B2 (ja) | バッファ回路 | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| US3886380A (en) | Gain control circuit | |
| US4232273A (en) | PNP Output short circuit protection | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPS6341446B2 (ja) | ||
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US6130582A (en) | Amplifier circuit including compensation circuitry for canceling variations in an amplifier feedback signal | |
| JPH0326565B2 (ja) | ||
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3871793B2 (ja) | 切替制御回路 | |
| JPH0645840A (ja) | 増幅回路 | |
| JP2511958B2 (ja) | マルチプレクサ回路 | |
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JP3984722B2 (ja) | 振幅制限増幅装置 | |
| JPS6127210Y2 (ja) | ||
| JPH10190453A (ja) | 差動チャージポンプ回路 | |
| JPS5950127B2 (ja) | 双増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |