JP3984722B2 - 振幅制限増幅装置 - Google Patents
振幅制限増幅装置 Download PDFInfo
- Publication number
- JP3984722B2 JP3984722B2 JP25210498A JP25210498A JP3984722B2 JP 3984722 B2 JP3984722 B2 JP 3984722B2 JP 25210498 A JP25210498 A JP 25210498A JP 25210498 A JP25210498 A JP 25210498A JP 3984722 B2 JP3984722 B2 JP 3984722B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- current
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力電圧に対する振幅制限量制御の特性を電源電圧の変化に応じて或いは外部制御により変化させることができるようにした振幅制限増幅装置に関するものである。
【０００２】
【従来の技術】
図４は従来の振幅制限増幅装置の構成を示すブロック図である。１１は可変利得増幅部であり、制御端子１１ａに入力する制御電圧Ｖｃに応じて増幅利得を変化させ、入力端子１２から入力する電圧の振幅を制限して出力端子１３から出力させる。１４は出力端子１３に現れる出力電圧を検波する検波部、１５はこの検波部１４の出力電圧を平滑する平滑部、１６はこの平滑部１５の出力電圧Ｖｓと予め設定した基準電圧Ｖｒを比較してその差電圧を増幅する差電圧増幅部であり、この差電圧増幅部１６の出力電圧が可変利得増幅部１１の制御電圧Ｖｃとして制御端子１１ａに入力する。
【０００３】
この振幅制限増幅装置では、可変利得増幅部１１の出力電圧を検波・平滑した電圧Ｖｓと基準電圧Ｖｒの差電圧が大きいときは、その制御電圧Ｖｃが大きくなって可変利得増幅部１１での振幅制限量が大きくなり、逆に制御電圧Ｖｃが小さいときはその振幅制限量が小さくなって、入力端子１２に入力する電圧の振幅の大小に拘わらず、ほぼ一定の振幅の電圧を出力端子１３に出力させることができる。この振幅制限時の出力電圧利得対入力電圧の特性は検波部１５のゲインにより決定され、振幅制限が開始される入力電圧の振幅は基準電圧Ｖｒにより決定される。
【０００４】
【発明が解決しようとする課題】
しかし、上記構成では、制御電圧Ｖｃが固定の基準電圧Ｖｒと出力電圧を検波・平滑した電圧Ｖｓとの差電圧のみで決まり、電源電圧の変動は考慮されていないため、電源に電池を使用するときは、その電池電圧が低下すると回路の動作領域が狭まり、振幅波形の上側、下側が電源電圧でクリップされ歪んでしまうという問題があった。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、上記問題を解決した振幅制限増幅装置を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、入力端子に印加する電圧の振幅を制御電圧が大きくなるほど大きく制限して出力端子に出力する可変利得増幅部と、前記出力端子の電圧を検波し増幅して出力する検波部と、該検波部の出力電圧を平滑する平滑部と、該平滑部の出力電圧と基準電圧との差電圧を増幅する差電圧増幅部とを具備し、該差電圧増幅部の出力電圧を前記制御電圧とする振幅制限増幅装置において、電源電圧が所定値以上か未満かを検出する電源電圧検出部を設け、該電源電圧検出部は、電源電圧が前記所定値以上のとき固定の出力電流を出力し、前記所定値未満のとき前記固定の出力電流よりも大きな値から前記電源電圧の低下に応じて前記固定の出力電流又はそれより小さな出力電流まで低下する出力電流を出力する第１，第２の２系統の出力をもつ第１のカレントミラーを具備し、前記検波部は、前記出力端子の電圧を検波する検波回路と、該検波回路の出力電流を入力電流として動作し且つ出力電流が前記第１のカレントミラーの第１の系統の出力電流によって減算される第２のカレントミラーと、該第２のカレントミラーの出力電流が供給されることにより出力電圧を発生する第１の負荷抵抗とを具備し、且つ前記第２のカレントミラーの出力電流が前記第１のカレントミラーの第１系統の出力電流によって減算されるほどゲインが低下し、前記基準電圧は、予め設定された電流を入力電流とし且つ出力電流が前記第１のカレントミラーの第２の出力によって加算される第３のカレントミラーと、該第３のカレントミラーの出力電流が供給されることにより前記基準電圧が発生する第２の負荷抵抗とからなる基準電圧発生部により作成され、前記電源電圧が所定値以上のときは前記制御電圧が前記出力電圧に応じて制御され、前記電源電圧が所定値未満に低下したときは前記制御電圧が前記出力電圧および前記電源電圧の低下に応じて制御されるように構成した。
【０００７】
第２の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記接地に接続しコレクタを前記第１，第２の抵抗の共通接続点に接続した第１の NPN トランジスタと、ベースを前記第１の NPN トランジスタのコレクタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２の NPN トランジスタと、を具備するよう構成した。
【０００８】
第３の発明は、第１の発明において、前記電源電圧検出部が、電源端子に接続した第１の抵抗と、該第１の抵抗と接地間に接続した１又は２以上のダイオードと、該１又は２以上のダイオードに並列接続した第４の抵抗と、ベースを前記第１の抵抗の前記電源端子と反対側に接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【０００９】
第４の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記第１，第２の抵抗の共通接続点に接続しコレクタを接地に接続した第１の PNP トランジスタと、ベースを該第１の PNP トランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【００１０】
第５の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１及び第５の抵抗と、ベースを定電圧源に接続しエミッタを前記第１，第５の抵抗の共通接続点に接続しコレクタを接地に接続した第３の PNP トランジスタと、ベースを該第３のPNPトランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【００１３】
【発明の実施の形態】
図１は本発明の実施の形態の振幅制限増幅装置の回路図である。１は可変利得増幅部であり、制御端子１ａに入力する制御電圧Ｖｃに応じて増幅利得が制御され、入力端子２から入力する信号の振幅が制御されて出力端子３に出力する。
【００１４】
４は電源電圧検出部であり、電源電圧Vccを分圧する抵抗Ｒ１，Ｒ２，Ｒ３と、抵抗Ｒ３に発生する電圧がしきい値を超えるとオンするNPNトランジスタＱ１と、そのトランジスタＱ１の動作状態に応じてコレクタ電流が変化するNPNトランジスタＱ２と、トランジスタＱ２のエミッタ電流を入力電流とする第１のカレントミラーを構成するNPNトランジスタＱ３，Ｑ４，Ｑ５と、電流調整用抵抗Ｒ４とを具備している。カレントミラーのトランジスタＱ４、Ｑ５は２系統の出力系統を構成する。
【００１５】
５は検波部であり、出力端子３に現れる出力電圧を検波する検波回路５Ａと、この検波回路５Ａの出力電流を入力電流とする第２のカレントミラーを構成するPNPトランジスタＱ６，Ｑ７と、プルアップ抵抗Ｒ５，Ｒ６と、負荷抵抗Ｒ７とを具備する。６は検波部５の検波出力を平滑する平滑部である。
【００１６】
７は基準電圧発生部であり、第３のカレントミラーを構成するPNPトランジスタＱ８，Ｑ９と、そのカレントミラーの入力電流を設定する定電流源Ｉｏと、プルアップ抵抗Ｒ８，Ｒ９と、負荷抵抗Ｒ１０とを具備する。
【００１７】
８は差電圧増幅部であり、平滑回路６の出力電圧Ｖｓと、基準電圧発生部８の負荷抵抗Ｒ１０に発生する基準電圧Ｖｒの差電圧を増幅して、可変利得増幅部１の制御電圧Ｖｃとして出力する。
【００１８】
そして、電源電圧検出部４のトランジスタＱ４のコレクタは検波部７の第２のカレントミラーのトランジスタＱ７のエミッタに接続され、同じ電源電圧検出部４のトランジスタＱ５のコレクタは基準電圧発生回路７の第３のカレントミラーのトランジスタＱ８のエミッタに接続されている。
【００１９】
さて、電源電圧検出部４では、電源電圧Vccがある値Ｖａ以上であるときは、トランジスタＱ１がオンし、それ未満ではオフする。トランジスタＱ１のベースに加わる電圧Vb1は、
Vb1＝Vcc・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３） ・・・(1)
であり、トランジスタＱ１がオンするときは、
Vb1＝Vbe1 ・・・(2)
である。なお、Ｒ１，Ｒ２，Ｒ３は抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値、Vbe1はトランジスタＱ１のしきい値電圧（ベース・エミッタ間電圧）である。したがって、トランジスタＱ１がオンするときの電源電圧Ｖａは、(1)式のVcc＝Ｖａとすると、(1)式と(2)式から、
Ｖａ＝Vbe1（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３ ・・・(3)
となる。
【００２０】
一方、トランジスタＱ２については、電源電圧Vccが前記した電圧Ｖａ以上か未満かで、そのベース電圧Vb2が異なってくる。まず、Vcc≧Ｖａのときは、トランジスタＱ１がオンしているために、
Vb2＝Vbe1（１＋Ｒ２／Ｒ３） ・・・(4)
となり、そのベース電圧Vb2は固定値となる。また、Vcc＜ＶａのときはトランジスタＱ１がオフしているために、
Vb2＝Vcc（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３） ・・・(5)
となり、そのベース電圧Vb2は電源電圧Vccに比例して変化する。
【００２１】
そして、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ２のコレクタ電流が通常値（小さい）となり、この電流を入力電流とする第１のカレントミラーのトランジスタＱ４，Ｑ５のコレクタ電流も通常値（小さい）となる。また、電源電圧Vccが電圧Ｖａ未満のときは、トランジスタＱ４，Ｑ５のコレクタ電流が通常値よりも多くなることがあるが、その電圧Vccが低下するとそれに応じて減少し、通常値よりも少なくなることもある。
【００２２】
次に、検波部５においては、検波回路５Ａの出力電流がトランジスタＱ６，Ｑ７からなる第２のカレントミラーの入力電流として働くようになっており、その検波回路５Ａの出力電流に対応した電流がトランジスタＱ７のコレクタ電流となって、負荷抵抗Ｒ７に出力電圧を発生させるが、トランジスタＱ７のエミッタには前記トランジスタＱ４のコレクタが接続されているので、その負荷抵抗Ｒ７に発生する出力電圧はトランジスタＱ４のコレクタ電流に反比例して変化する。
【００２３】
すなわち、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ４のコレクタ電流が通常値（小さい）となるので、抵抗Ｒ６における電圧降下が小さく、トランジスタＱ７のエミッタ電圧の低下の程度が小さくなり、抵抗Ｒ７に発生する検波出力電圧の低下も少ない。逆に、電源電圧Vccが電圧Ｖａ未満でその電圧Ｖａに近いときは、トランジスタＱ４のコレクタ電流が通常値より大きくなるので、検波回路５Ａの出力電流が一定であると仮定すると、抵抗Ｒ６における電圧降下が大きくなって、トランジスタＱ７のエミッタ電圧が大きく低下し、抵抗Ｒ７に発生する検波出力電圧が大きく低下する。
【００２４】
このように、電源電圧Vccが電圧Ｖａより高ければ、検波回路５Ａから出力された検波出力が高ゲイン（通常ゲイン）で増幅され、低ければ低ゲインで増幅される。そして、負荷抵抗Ｒ７に発生した検波電圧は、平滑部６で平滑されて平滑出力電圧Ｖｓとなる。ただし、電源電圧Vccが大幅に低下すれば、ゲインは通常ゲインよりも低下する。
【００２５】
基準電圧発生回路７においては、電流源Ｉｏの電流に対応する電流がトランジスタＱ９のコレクタから抵抗Ｒ１０に流れ、基準電圧Ｖｒが発生するが、トランジスタＱ８のエミッタにトランジスタＱ５のコレクタが接続されているので、その基準電圧ＶｒはトランジスタＱ５のコレクタ電流に比例して変化する。
【００２６】
すなわち、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ５のコレクタ電流が通常値（小さい）となるので、抵抗Ｒ８における電圧降下が増大し、トランジスタＱ８のエミッタ電圧が低下（通常値）し、そのコレクタ電流が減少するが、その減少分を補うようトランジスタＱ９のベース電流が増大し、トランジスタＱ９のコレクタ電流が増大し、抵抗Ｒ１０に発生する基準電圧Ｖｒが通常値（低い）となる。逆に、電源電圧Vccが電圧Ｖａ未満で電圧Ｖａに近いときは、トランジスタＱ５のコレクタ電流が多くなり抵抗Ｒ８における電圧降下が上記よりもさらに増大し、トランジスタＱ８のエミッタ電圧の低下も上記より大きくなり、そのトランジスタＱ９のコレクタ電流が大幅に減少し、その分トランジスタＱ９のベース電流が大幅に増大して、そのコレクタ電流が大幅に増大し、抵抗Ｒ１０に発生する基準電圧Ｖｒが通常値よりも高くなる。
【００２７】
このように、基準電圧Ｖｒは、電源電圧VccがＶａ以上では通常値となり、Ｖａ未満ではその通常値よりも高くなるよう制御される。ただし、電源電圧Vccが大幅に低下すれば、基準電圧Ｖｒも通常値以下に低下する。
【００２８】
したがって、電源電圧VccがＶａより高いときは、検波部５でのゲインが大きい値（通常値）に設定され、基準電圧Ｖｒが低い値（通常値）に設定されるので、制御電圧Ｖｃが入力信号振幅に応じた値となって、その出力端子３に現れる電圧の振幅がある値に制限される通常の動作が行われる。つまり、予め決めた振幅制限時の出力電圧利得と、振幅制限開始振幅を得ることができる。
【００２９】
一方、電源電圧VccがＶａより低いときは、検波部５でのゲインが通常値よりも小さい値に設定されると共に基準電圧Ｖｒが通常値よりも高い値に設定されるので、上記通常値に設定されているときに入力した信号と同一の入力信号が入力端子２に入力したときであっても、制御電圧Ｖｃが上記通常値のときよりも小さくなり、振幅制限時の出力電圧利得が小さくなり、また振幅制限開始振幅も小さくなり、振幅制限量が少なくなって、振幅波形の上側、下側がクリップされ歪むことを防止できる。
【００３０】
図２は電源電圧検出部４の変形例を示す回路図である。まず、図２の(a)は図１におけるトランジスタＱ１と抵抗Ｒ２，Ｒ３に代えて、１又は２以上のダイオードＤ１〜Ｄｎとそれに並列接続した抵抗Ｒ１１（第４の抵抗）を接続したものである。
【００３１】
この回路では、電源電圧Vccが所定値（Ｖａ相当）以上のとき、ダイオードＤ１〜ＤｎがオンしてトランジスタＱ２のベース電圧Vb2が電圧ｎ・Ｖｆ（Ｖｆ：ダイオードの順方向電圧）に固定される。電源電圧Vccが所定値未満のときは、ダイオードＤ１〜Ｄｎがオフするので、トランジスタＱ２のベース電圧Vb2は電源電圧Vccを抵抗Ｒ１とＲ１１で分圧した電圧になる。
【００３２】
図２の(b)は図１におけるNPNトランジスタＱ１を反対の導電型(PNP)のトランジスタＱ１０に置換したものである。この回路では、抵抗Ｒ２に発生する電圧によってトランジスタＱ１０がオン又はオフし、電源電圧Vccが所定値（Ｖａ相当）か否かが判定される。
【００３３】
図２の(c)は図１のトランジスタＱ１に代えてベースに定電圧源４ａを接続したPNP型のトランジスタＱ１１を接続し、また抵抗Ｒ２，Ｒ３に代えて抵抗Ｒ１２（第５の抵抗）を接続したものである。この回路では、抵抗Ｒ１２に発生する電圧によってトランジスタＱ１１がオン又はオフし、電源電圧Vccが所定値（Ｖａ相当）か否かが判定される。
【００３４】
なお、上記実施の形態では電源電圧を検出してその電圧が所定値以上か否かによって制御内容を切り替えていたが、図３に示すように、図１における電源電圧検出部１を制御部９に置換して、外部入力制御端子９Ａに入力する電流により第１のカレントミラーのトランジスタＱ４，Ｑ５のコレクタ電流を制御させるように構成すれば、その入力電流の設定内容によって検波部５のゲインと基準電圧Ｖｒを同時に制御することができ、可変利得増幅部１における振幅制限量制御の特性を任意に変更することができる。
【００３５】
【発明の効果】
以上から本発明の振幅制限増幅装置によれば、検波部のゲインと基準電圧が同時に制御されるので、振幅制限時の出力電圧利得対入力電圧特性と振幅制限開始振幅を同時に制御することができ、振幅制限量制御の特性を任意に変更することができる。
【００３６】
また、この制御を電源電圧に応じて行うようにするときは、電源電圧が低下するとその電源電圧の正常時よりも振幅制限量を小さくすることができるので、出力電圧の波形ひずみを防止することができる。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態の振幅制限増幅装置の回路図である。
【図２】 (a)〜(c)は電源電圧検出部の別の例の回路図である。
【図３】 別の実施の形態の振幅制限増幅装置の回路図である。
【図４】 従来の振幅制限増幅装置のブロック図である。
【符号の説明】
１：可変利得増幅部、２：入力端子、３：出力端子、４：電源電圧検出部、５：検波部、６：平滑部、７：基準電圧発生部、８：差電圧増幅回路、９：制御部
【発明の属する技術分野】
本発明は、入力電圧に対する振幅制限量制御の特性を電源電圧の変化に応じて或いは外部制御により変化させることができるようにした振幅制限増幅装置に関するものである。
【０００２】
【従来の技術】
図４は従来の振幅制限増幅装置の構成を示すブロック図である。１１は可変利得増幅部であり、制御端子１１ａに入力する制御電圧Ｖｃに応じて増幅利得を変化させ、入力端子１２から入力する電圧の振幅を制限して出力端子１３から出力させる。１４は出力端子１３に現れる出力電圧を検波する検波部、１５はこの検波部１４の出力電圧を平滑する平滑部、１６はこの平滑部１５の出力電圧Ｖｓと予め設定した基準電圧Ｖｒを比較してその差電圧を増幅する差電圧増幅部であり、この差電圧増幅部１６の出力電圧が可変利得増幅部１１の制御電圧Ｖｃとして制御端子１１ａに入力する。
【０００３】
この振幅制限増幅装置では、可変利得増幅部１１の出力電圧を検波・平滑した電圧Ｖｓと基準電圧Ｖｒの差電圧が大きいときは、その制御電圧Ｖｃが大きくなって可変利得増幅部１１での振幅制限量が大きくなり、逆に制御電圧Ｖｃが小さいときはその振幅制限量が小さくなって、入力端子１２に入力する電圧の振幅の大小に拘わらず、ほぼ一定の振幅の電圧を出力端子１３に出力させることができる。この振幅制限時の出力電圧利得対入力電圧の特性は検波部１５のゲインにより決定され、振幅制限が開始される入力電圧の振幅は基準電圧Ｖｒにより決定される。
【０００４】
【発明が解決しようとする課題】
しかし、上記構成では、制御電圧Ｖｃが固定の基準電圧Ｖｒと出力電圧を検波・平滑した電圧Ｖｓとの差電圧のみで決まり、電源電圧の変動は考慮されていないため、電源に電池を使用するときは、その電池電圧が低下すると回路の動作領域が狭まり、振幅波形の上側、下側が電源電圧でクリップされ歪んでしまうという問題があった。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、上記問題を解決した振幅制限増幅装置を提供することである。
【０００６】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、入力端子に印加する電圧の振幅を制御電圧が大きくなるほど大きく制限して出力端子に出力する可変利得増幅部と、前記出力端子の電圧を検波し増幅して出力する検波部と、該検波部の出力電圧を平滑する平滑部と、該平滑部の出力電圧と基準電圧との差電圧を増幅する差電圧増幅部とを具備し、該差電圧増幅部の出力電圧を前記制御電圧とする振幅制限増幅装置において、電源電圧が所定値以上か未満かを検出する電源電圧検出部を設け、該電源電圧検出部は、電源電圧が前記所定値以上のとき固定の出力電流を出力し、前記所定値未満のとき前記固定の出力電流よりも大きな値から前記電源電圧の低下に応じて前記固定の出力電流又はそれより小さな出力電流まで低下する出力電流を出力する第１，第２の２系統の出力をもつ第１のカレントミラーを具備し、前記検波部は、前記出力端子の電圧を検波する検波回路と、該検波回路の出力電流を入力電流として動作し且つ出力電流が前記第１のカレントミラーの第１の系統の出力電流によって減算される第２のカレントミラーと、該第２のカレントミラーの出力電流が供給されることにより出力電圧を発生する第１の負荷抵抗とを具備し、且つ前記第２のカレントミラーの出力電流が前記第１のカレントミラーの第１系統の出力電流によって減算されるほどゲインが低下し、前記基準電圧は、予め設定された電流を入力電流とし且つ出力電流が前記第１のカレントミラーの第２の出力によって加算される第３のカレントミラーと、該第３のカレントミラーの出力電流が供給されることにより前記基準電圧が発生する第２の負荷抵抗とからなる基準電圧発生部により作成され、前記電源電圧が所定値以上のときは前記制御電圧が前記出力電圧に応じて制御され、前記電源電圧が所定値未満に低下したときは前記制御電圧が前記出力電圧および前記電源電圧の低下に応じて制御されるように構成した。
【０００７】
第２の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記接地に接続しコレクタを前記第１，第２の抵抗の共通接続点に接続した第１の NPN トランジスタと、ベースを前記第１の NPN トランジスタのコレクタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２の NPN トランジスタと、を具備するよう構成した。
【０００８】
第３の発明は、第１の発明において、前記電源電圧検出部が、電源端子に接続した第１の抵抗と、該第１の抵抗と接地間に接続した１又は２以上のダイオードと、該１又は２以上のダイオードに並列接続した第４の抵抗と、ベースを前記第１の抵抗の前記電源端子と反対側に接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【０００９】
第４の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記第１，第２の抵抗の共通接続点に接続しコレクタを接地に接続した第１の PNP トランジスタと、ベースを該第１の PNP トランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【００１０】
第５の発明は、第１の発明において、前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１及び第５の抵抗と、ベースを定電圧源に接続しエミッタを前記第１，第５の抵抗の共通接続点に接続しコレクタを接地に接続した第３の PNP トランジスタと、ベースを該第３のPNPトランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備するよう構成した。
【００１３】
【発明の実施の形態】
図１は本発明の実施の形態の振幅制限増幅装置の回路図である。１は可変利得増幅部であり、制御端子１ａに入力する制御電圧Ｖｃに応じて増幅利得が制御され、入力端子２から入力する信号の振幅が制御されて出力端子３に出力する。
【００１４】
４は電源電圧検出部であり、電源電圧Vccを分圧する抵抗Ｒ１，Ｒ２，Ｒ３と、抵抗Ｒ３に発生する電圧がしきい値を超えるとオンするNPNトランジスタＱ１と、そのトランジスタＱ１の動作状態に応じてコレクタ電流が変化するNPNトランジスタＱ２と、トランジスタＱ２のエミッタ電流を入力電流とする第１のカレントミラーを構成するNPNトランジスタＱ３，Ｑ４，Ｑ５と、電流調整用抵抗Ｒ４とを具備している。カレントミラーのトランジスタＱ４、Ｑ５は２系統の出力系統を構成する。
【００１５】
５は検波部であり、出力端子３に現れる出力電圧を検波する検波回路５Ａと、この検波回路５Ａの出力電流を入力電流とする第２のカレントミラーを構成するPNPトランジスタＱ６，Ｑ７と、プルアップ抵抗Ｒ５，Ｒ６と、負荷抵抗Ｒ７とを具備する。６は検波部５の検波出力を平滑する平滑部である。
【００１６】
７は基準電圧発生部であり、第３のカレントミラーを構成するPNPトランジスタＱ８，Ｑ９と、そのカレントミラーの入力電流を設定する定電流源Ｉｏと、プルアップ抵抗Ｒ８，Ｒ９と、負荷抵抗Ｒ１０とを具備する。
【００１７】
８は差電圧増幅部であり、平滑回路６の出力電圧Ｖｓと、基準電圧発生部８の負荷抵抗Ｒ１０に発生する基準電圧Ｖｒの差電圧を増幅して、可変利得増幅部１の制御電圧Ｖｃとして出力する。
【００１８】
そして、電源電圧検出部４のトランジスタＱ４のコレクタは検波部７の第２のカレントミラーのトランジスタＱ７のエミッタに接続され、同じ電源電圧検出部４のトランジスタＱ５のコレクタは基準電圧発生回路７の第３のカレントミラーのトランジスタＱ８のエミッタに接続されている。
【００１９】
さて、電源電圧検出部４では、電源電圧Vccがある値Ｖａ以上であるときは、トランジスタＱ１がオンし、それ未満ではオフする。トランジスタＱ１のベースに加わる電圧Vb1は、
Vb1＝Vcc・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３） ・・・(1)
であり、トランジスタＱ１がオンするときは、
Vb1＝Vbe1 ・・・(2)
である。なお、Ｒ１，Ｒ２，Ｒ３は抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値、Vbe1はトランジスタＱ１のしきい値電圧（ベース・エミッタ間電圧）である。したがって、トランジスタＱ１がオンするときの電源電圧Ｖａは、(1)式のVcc＝Ｖａとすると、(1)式と(2)式から、
Ｖａ＝Vbe1（Ｒ１＋Ｒ２＋Ｒ３）／Ｒ３ ・・・(3)
となる。
【００２０】
一方、トランジスタＱ２については、電源電圧Vccが前記した電圧Ｖａ以上か未満かで、そのベース電圧Vb2が異なってくる。まず、Vcc≧Ｖａのときは、トランジスタＱ１がオンしているために、
Vb2＝Vbe1（１＋Ｒ２／Ｒ３） ・・・(4)
となり、そのベース電圧Vb2は固定値となる。また、Vcc＜ＶａのときはトランジスタＱ１がオフしているために、
Vb2＝Vcc（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３） ・・・(5)
となり、そのベース電圧Vb2は電源電圧Vccに比例して変化する。
【００２１】
そして、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ２のコレクタ電流が通常値（小さい）となり、この電流を入力電流とする第１のカレントミラーのトランジスタＱ４，Ｑ５のコレクタ電流も通常値（小さい）となる。また、電源電圧Vccが電圧Ｖａ未満のときは、トランジスタＱ４，Ｑ５のコレクタ電流が通常値よりも多くなることがあるが、その電圧Vccが低下するとそれに応じて減少し、通常値よりも少なくなることもある。
【００２２】
次に、検波部５においては、検波回路５Ａの出力電流がトランジスタＱ６，Ｑ７からなる第２のカレントミラーの入力電流として働くようになっており、その検波回路５Ａの出力電流に対応した電流がトランジスタＱ７のコレクタ電流となって、負荷抵抗Ｒ７に出力電圧を発生させるが、トランジスタＱ７のエミッタには前記トランジスタＱ４のコレクタが接続されているので、その負荷抵抗Ｒ７に発生する出力電圧はトランジスタＱ４のコレクタ電流に反比例して変化する。
【００２３】
すなわち、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ４のコレクタ電流が通常値（小さい）となるので、抵抗Ｒ６における電圧降下が小さく、トランジスタＱ７のエミッタ電圧の低下の程度が小さくなり、抵抗Ｒ７に発生する検波出力電圧の低下も少ない。逆に、電源電圧Vccが電圧Ｖａ未満でその電圧Ｖａに近いときは、トランジスタＱ４のコレクタ電流が通常値より大きくなるので、検波回路５Ａの出力電流が一定であると仮定すると、抵抗Ｒ６における電圧降下が大きくなって、トランジスタＱ７のエミッタ電圧が大きく低下し、抵抗Ｒ７に発生する検波出力電圧が大きく低下する。
【００２４】
このように、電源電圧Vccが電圧Ｖａより高ければ、検波回路５Ａから出力された検波出力が高ゲイン（通常ゲイン）で増幅され、低ければ低ゲインで増幅される。そして、負荷抵抗Ｒ７に発生した検波電圧は、平滑部６で平滑されて平滑出力電圧Ｖｓとなる。ただし、電源電圧Vccが大幅に低下すれば、ゲインは通常ゲインよりも低下する。
【００２５】
基準電圧発生回路７においては、電流源Ｉｏの電流に対応する電流がトランジスタＱ９のコレクタから抵抗Ｒ１０に流れ、基準電圧Ｖｒが発生するが、トランジスタＱ８のエミッタにトランジスタＱ５のコレクタが接続されているので、その基準電圧ＶｒはトランジスタＱ５のコレクタ電流に比例して変化する。
【００２６】
すなわち、電源電圧Vccが電圧Ｖａ以上のときは、トランジスタＱ５のコレクタ電流が通常値（小さい）となるので、抵抗Ｒ８における電圧降下が増大し、トランジスタＱ８のエミッタ電圧が低下（通常値）し、そのコレクタ電流が減少するが、その減少分を補うようトランジスタＱ９のベース電流が増大し、トランジスタＱ９のコレクタ電流が増大し、抵抗Ｒ１０に発生する基準電圧Ｖｒが通常値（低い）となる。逆に、電源電圧Vccが電圧Ｖａ未満で電圧Ｖａに近いときは、トランジスタＱ５のコレクタ電流が多くなり抵抗Ｒ８における電圧降下が上記よりもさらに増大し、トランジスタＱ８のエミッタ電圧の低下も上記より大きくなり、そのトランジスタＱ９のコレクタ電流が大幅に減少し、その分トランジスタＱ９のベース電流が大幅に増大して、そのコレクタ電流が大幅に増大し、抵抗Ｒ１０に発生する基準電圧Ｖｒが通常値よりも高くなる。
【００２７】
このように、基準電圧Ｖｒは、電源電圧VccがＶａ以上では通常値となり、Ｖａ未満ではその通常値よりも高くなるよう制御される。ただし、電源電圧Vccが大幅に低下すれば、基準電圧Ｖｒも通常値以下に低下する。
【００２８】
したがって、電源電圧VccがＶａより高いときは、検波部５でのゲインが大きい値（通常値）に設定され、基準電圧Ｖｒが低い値（通常値）に設定されるので、制御電圧Ｖｃが入力信号振幅に応じた値となって、その出力端子３に現れる電圧の振幅がある値に制限される通常の動作が行われる。つまり、予め決めた振幅制限時の出力電圧利得と、振幅制限開始振幅を得ることができる。
【００２９】
一方、電源電圧VccがＶａより低いときは、検波部５でのゲインが通常値よりも小さい値に設定されると共に基準電圧Ｖｒが通常値よりも高い値に設定されるので、上記通常値に設定されているときに入力した信号と同一の入力信号が入力端子２に入力したときであっても、制御電圧Ｖｃが上記通常値のときよりも小さくなり、振幅制限時の出力電圧利得が小さくなり、また振幅制限開始振幅も小さくなり、振幅制限量が少なくなって、振幅波形の上側、下側がクリップされ歪むことを防止できる。
【００３０】
図２は電源電圧検出部４の変形例を示す回路図である。まず、図２の(a)は図１におけるトランジスタＱ１と抵抗Ｒ２，Ｒ３に代えて、１又は２以上のダイオードＤ１〜Ｄｎとそれに並列接続した抵抗Ｒ１１（第４の抵抗）を接続したものである。
【００３１】
この回路では、電源電圧Vccが所定値（Ｖａ相当）以上のとき、ダイオードＤ１〜ＤｎがオンしてトランジスタＱ２のベース電圧Vb2が電圧ｎ・Ｖｆ（Ｖｆ：ダイオードの順方向電圧）に固定される。電源電圧Vccが所定値未満のときは、ダイオードＤ１〜Ｄｎがオフするので、トランジスタＱ２のベース電圧Vb2は電源電圧Vccを抵抗Ｒ１とＲ１１で分圧した電圧になる。
【００３２】
図２の(b)は図１におけるNPNトランジスタＱ１を反対の導電型(PNP)のトランジスタＱ１０に置換したものである。この回路では、抵抗Ｒ２に発生する電圧によってトランジスタＱ１０がオン又はオフし、電源電圧Vccが所定値（Ｖａ相当）か否かが判定される。
【００３３】
図２の(c)は図１のトランジスタＱ１に代えてベースに定電圧源４ａを接続したPNP型のトランジスタＱ１１を接続し、また抵抗Ｒ２，Ｒ３に代えて抵抗Ｒ１２（第５の抵抗）を接続したものである。この回路では、抵抗Ｒ１２に発生する電圧によってトランジスタＱ１１がオン又はオフし、電源電圧Vccが所定値（Ｖａ相当）か否かが判定される。
【００３４】
なお、上記実施の形態では電源電圧を検出してその電圧が所定値以上か否かによって制御内容を切り替えていたが、図３に示すように、図１における電源電圧検出部１を制御部９に置換して、外部入力制御端子９Ａに入力する電流により第１のカレントミラーのトランジスタＱ４，Ｑ５のコレクタ電流を制御させるように構成すれば、その入力電流の設定内容によって検波部５のゲインと基準電圧Ｖｒを同時に制御することができ、可変利得増幅部１における振幅制限量制御の特性を任意に変更することができる。
【００３５】
【発明の効果】
以上から本発明の振幅制限増幅装置によれば、検波部のゲインと基準電圧が同時に制御されるので、振幅制限時の出力電圧利得対入力電圧特性と振幅制限開始振幅を同時に制御することができ、振幅制限量制御の特性を任意に変更することができる。
【００３６】
また、この制御を電源電圧に応じて行うようにするときは、電源電圧が低下するとその電源電圧の正常時よりも振幅制限量を小さくすることができるので、出力電圧の波形ひずみを防止することができる。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態の振幅制限増幅装置の回路図である。
【図２】 (a)〜(c)は電源電圧検出部の別の例の回路図である。
【図３】 別の実施の形態の振幅制限増幅装置の回路図である。
【図４】 従来の振幅制限増幅装置のブロック図である。
【符号の説明】
１：可変利得増幅部、２：入力端子、３：出力端子、４：電源電圧検出部、５：検波部、６：平滑部、７：基準電圧発生部、８：差電圧増幅回路、９：制御部
Claims (5)
- 入力端子に印加する電圧の振幅を制御電圧が大きくなるほど大きく制限して出力端子に出力する可変利得増幅部と、前記出力端子の電圧を検波し増幅して出力する検波部と、該検波部の出力電圧を平滑する平滑部と、該平滑部の出力電圧と基準電圧との差電圧を増幅する差電圧増幅部とを具備し、該差電圧増幅部の出力電圧を前記制御電圧とする振幅制限増幅装置において、
電源電圧が所定値以上か未満かを検出する電源電圧検出部を設け、
該電源電圧検出部は、電源電圧が前記所定値以上のとき固定の出力電流を出力し、前記所定値未満のとき前記固定の出力電流よりも大きな値から前記電源電圧の低下に応じて前記固定の出力電流又はそれより小さな出力電流まで低下する出力電流を出力する第１，第２の２系統の出力をもつ第１のカレントミラーを具備し、
前記検波部は、前記出力端子の電圧を検波する検波回路と、該検波回路の出力電流を入力電流として動作し且つ出力電流が前記第１のカレントミラーの第１の系統の出力電流によって減算される第２のカレントミラーと、該第２のカレントミラーの出力電流が供給されることにより出力電圧を発生する第１の負荷抵抗とを具備し、且つ前記第２のカレントミラーの出力電流が前記第１のカレントミラーの第１系統の出力電流によって減算されるほどゲインが低下し、
前記基準電圧は、予め設定された電流を入力電流とし且つ出力電流が前記第１のカレントミラーの第２の出力によって加算される第３のカレントミラーと、該第３のカレントミラーの出力電流が供給されることにより前記基準電圧が発生する第２の負荷抵抗とからなる基準電圧発生部により作成され、
前記電源電圧が所定値以上のときは前記制御電圧が前記出力電圧に応じて制御され、前記電源電圧が所定値未満に低下したときは前記制御電圧が前記出力電圧および前記電源電圧の低下に応じて制御されるようにしたことを特徴とする振幅制限増幅装置。 - 前記電源電圧検出部が、電源端子から接地にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記接地に接続しコレクタを前記第１，第２の抵抗の共通接続点に接続した第１の NPN トランジスタと、ベースを前記第１の NPN トランジスタのコレクタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２の NPN トランジスタと、を具備することを特徴とする請求項１に記載の振幅制限増幅装置。
- 前記電源電圧検出部が、電源端子に接続した第１の抵抗と、該第１の抵抗と接地間に接続した１又は２以上のダイオードと、該１又は２以上のダイオードに並列接続した第４の抵抗と、ベースを前記第１の抵抗の前記電源端子と反対側に接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備することを特徴とする請求項１に記載の振幅制限増幅装置。
- 前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１乃至第３の抵抗と、ベースを前記第２，第３の抵抗の共通接続点に接続しエミッタを前記第１，第２の抵抗の共通接続点に接続しコレクタを接地に接続した第１の PNP トランジスタと、ベースを該第１の PNP トランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備することを特徴とする請求項１に記載の振幅制限増幅装置。
- 前記電源電圧検出部が、電源端子から接地端子にかけて順次直列接続した第１及び第５の抵抗と、ベースを定電圧源に接続しエミッタを前記第１，第５の抵抗の共通接続点に接続しコレクタを接地に接続した第３の PNP トランジスタと、ベースを該第３のPNPトランジスタのエミッタに接続しコレクタを前記電源端子に接続しエミッタを前記第１のカレントミラーの電流入力側に接続した第２のNPNトランジスタと、を具備することを特徴とする請求項１に記載の振幅制限増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25210498A JP3984722B2 (ja) | 1998-09-07 | 1998-09-07 | 振幅制限増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25210498A JP3984722B2 (ja) | 1998-09-07 | 1998-09-07 | 振幅制限増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082927A JP2000082927A (ja) | 2000-03-21 |
| JP3984722B2 true JP3984722B2 (ja) | 2007-10-03 |
Family
ID=17232569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25210498A Expired - Fee Related JP3984722B2 (ja) | 1998-09-07 | 1998-09-07 | 振幅制限増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3984722B2 (ja) |
-
1998
- 1998-09-07 JP JP25210498A patent/JP3984722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082927A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| EP0292105B1 (en) | Audio amplifier protection circuit | |
| JP2004214793A (ja) | 増幅回路 | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| US4684878A (en) | Transistor base current regulator | |
| JP3984722B2 (ja) | 振幅制限増幅装置 | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| JP3127878B2 (ja) | クランプ回路 | |
| JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
| JPS6123689B2 (ja) | ||
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2005094635A (ja) | 電力増幅器のバイアス回路 | |
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JP3860089B2 (ja) | 直流安定化電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP4411756B2 (ja) | 飽和検出回路およびこれを用いた出力制御回路 | |
| JP2001308662A (ja) | 可変利得増幅回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0576044B2 (ja) | ||
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |