JP2511958B2 - マルチプレクサ回路 - Google Patents
マルチプレクサ回路Info
- Publication number
- JP2511958B2 JP2511958B2 JP62100985A JP10098587A JP2511958B2 JP 2511958 B2 JP2511958 B2 JP 2511958B2 JP 62100985 A JP62100985 A JP 62100985A JP 10098587 A JP10098587 A JP 10098587A JP 2511958 B2 JP2511958 B2 JP 2511958B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/Dコンバータ等の入力回路として使用
されるマルチプレクサ回路に関するものてある。
されるマルチプレクサ回路に関するものてある。
第２図は従来のマルチプレクサ回路を示す回路図であ
る。図において、１はクランプ電圧入力端子、2,3はそ
れぞれアナログ信号I,IIが入力されるアナログ信号入力
端子、4,5はアナログスイッチ回路の制御信号入力端子
であり、一方は電源に、他方はグラウンドに接続されて
いる。６は出力端子、７は電源端子、9,10はクランプ回
路、Q1〜Q12はトランジスタ、R1〜R9は抵抗、C1,C2はコ
ンデンサであり、トランジスタQ1〜Q9及び抵抗R1〜R6に
より、クランプ回路9,10にクランプされたアナログ信号
I,IIのいずれかを選択するアナログスイッチ回路が構成
されており、該スイッチ回路は、トランジスタQ3,Q4,Q8
及び抵抗R4,R5,R6からなりクランプ回路９に接続された
定電流源と、トランジスタQ5,Q6,Q7及び抵抗R1,R2,R3か
らなりクランプ回路10に接続された定電流源とを有して
いる。またトランジスタQ10〜Q12及び抵抗R7〜R9により
アナログスイッチ回路の出力を増幅出力するバッファア
ンプ回路が構成されている。
る。図において、１はクランプ電圧入力端子、2,3はそ
れぞれアナログ信号I,IIが入力されるアナログ信号入力
端子、4,5はアナログスイッチ回路の制御信号入力端子
であり、一方は電源に、他方はグラウンドに接続されて
いる。６は出力端子、７は電源端子、9,10はクランプ回
路、Q1〜Q12はトランジスタ、R1〜R9は抵抗、C1,C2はコ
ンデンサであり、トランジスタQ1〜Q9及び抵抗R1〜R6に
より、クランプ回路9,10にクランプされたアナログ信号
I,IIのいずれかを選択するアナログスイッチ回路が構成
されており、該スイッチ回路は、トランジスタQ3,Q4,Q8
及び抵抗R4,R5,R6からなりクランプ回路９に接続された
定電流源と、トランジスタQ5,Q6,Q7及び抵抗R1,R2,R3か
らなりクランプ回路10に接続された定電流源とを有して
いる。またトランジスタQ10〜Q12及び抵抗R7〜R9により
アナログスイッチ回路の出力を増幅出力するバッファア
ンプ回路が構成されている。
次に動作について説明する。
アナログ信号入力端子２及び３より入力されたアナロ
グ信号I,IIは、それぞれクランプ回路９及び10でクラン
プ電圧入力端子１より与えられるクランプ電圧にクラン
プされ、アナログスイッチ回路によりいずれかが選択さ
れてバッファアンプ回路より出力される。ここで、制御
信号入力端子４がクラウンドに、端子５が電源に接続さ
れているとすると、トランジスタQ7はオフ、トランジス
タQ8はオンし、トランジスタQ1〜Q4,Q9からなる帰還形
の差動増幅器が働き、アナログ信号ＩがトランジスタQ
3,Q4及びQ9を通り、バッファトランジスタQ10のベース
に入力され、レベルシフトされて出力端子６に出力され
る。
グ信号I,IIは、それぞれクランプ回路９及び10でクラン
プ電圧入力端子１より与えられるクランプ電圧にクラン
プされ、アナログスイッチ回路によりいずれかが選択さ
れてバッファアンプ回路より出力される。ここで、制御
信号入力端子４がクラウンドに、端子５が電源に接続さ
れているとすると、トランジスタQ7はオフ、トランジス
タQ8はオンし、トランジスタQ1〜Q4,Q9からなる帰還形
の差動増幅器が働き、アナログ信号ＩがトランジスタQ
3,Q4及びQ9を通り、バッファトランジスタQ10のベース
に入力され、レベルシフトされて出力端子６に出力され
る。
従来のマルチプレクサ回路は、アナログ信号をA/Dコ
ンバータの入力範囲に合わせるために、クランプされた
信号の直流レベルがスイッチされても同じにする必要が
あるので、トランジスタQ3とQ4のVBE及びQ9とQ10のVBE
を同じにしなければならない。トランジスタQ3とQ4は差
動増幅器（帰還形）であるのでVBEのオフセットは小さ
くなるが、トランジスタQ9とQ10のVBEのオフセットは抵
抗R7〜R9及びトランジスタQ11〜Q12からなる定電流源で
合わせなければならない。こうした場合、ある一定条件
ではトランジスタQ9とQ10とVBEのオフセットを小さくす
るように定電流源を設計することはできるが、クランプ
電圧が変わればオフセットが変化していまい、温度変化
あるいは素子特性の変化などのいろいろの条件を考慮す
ると、その設計は非常に困難であるという問題点があっ
た。
ンバータの入力範囲に合わせるために、クランプされた
信号の直流レベルがスイッチされても同じにする必要が
あるので、トランジスタQ3とQ4のVBE及びQ9とQ10のVBE
を同じにしなければならない。トランジスタQ3とQ4は差
動増幅器（帰還形）であるのでVBEのオフセットは小さ
くなるが、トランジスタQ9とQ10のVBEのオフセットは抵
抗R7〜R9及びトランジスタQ11〜Q12からなる定電流源で
合わせなければならない。こうした場合、ある一定条件
ではトランジスタQ9とQ10とVBEのオフセットを小さくす
るように定電流源を設計することはできるが、クランプ
電圧が変わればオフセットが変化していまい、温度変化
あるいは素子特性の変化などのいろいろの条件を考慮す
ると、その設計は非常に困難であるという問題点があっ
た。
この発明は上記のような問題点を解消するためになさ
れたもので、バッファアンプ回路の定電流源の設計を容
易に行うことができ、かつ温度変化，素子特性の変化に
対して安定した出力を得ることができるマルチプレクサ
回路を得ることを目的とする。
れたもので、バッファアンプ回路の定電流源の設計を容
易に行うことができ、かつ温度変化，素子特性の変化に
対して安定した出力を得ることができるマルチプレクサ
回路を得ることを目的とする。
この発明に係るマルチプレクサ回路は、複数のアナロ
グ信号を所定のクランプ電圧によりそれぞれクランプす
る複数のクランプ回路と、ベースがそれぞれ上記複数の
クランプ回路に接続されコレクタが共通して負荷トラン
ジスタを介して電源に接続された複数個の第１のトラン
ジスタとベースとコレクタとが接続されコレクタが共通
してダイオード接続トランジスタ及び負荷トランジスタ
を介して電源に接続された複数個の第２のトランジスタ
とがそれぞれエミッタ共通接続されてなる差動トランジ
スタ回路と，ベースが接地されるとともに作動制御信号
入力端子に接続されコレクタが上記差動トランジスタ回
路の各エミッタに接続されたエミッタ接地トランジスタ
からなる複数個の定電流源とを備えた，該複数個の定電
流源のいずれかを作動させてクランプされた上記複数の
アナログ信号のうちの１つを選択するアナログスイッチ
回路と、ベースが上記ダイオード接続トランジスタのベ
ースに接続されコレクタが電源に接続されたエミッタフ
ォロワトランジスタと，ベースがクランプ電圧に接続さ
れ，コレクタが上記エミッタフォロワトランジスタのエ
ミッタに接続された第３のトランジスタと，コレクタが
該第３のトランジスタのエミッタに接続されベースが接
地されるとともに電源に接続されたエミッタ接地トラン
ジスタからなる定電流源とを備えてなる，上記アナログ
スイッチ回路の出力を増幅出力するバッファアンプ回路
とを備えたものである。
グ信号を所定のクランプ電圧によりそれぞれクランプす
る複数のクランプ回路と、ベースがそれぞれ上記複数の
クランプ回路に接続されコレクタが共通して負荷トラン
ジスタを介して電源に接続された複数個の第１のトラン
ジスタとベースとコレクタとが接続されコレクタが共通
してダイオード接続トランジスタ及び負荷トランジスタ
を介して電源に接続された複数個の第２のトランジスタ
とがそれぞれエミッタ共通接続されてなる差動トランジ
スタ回路と，ベースが接地されるとともに作動制御信号
入力端子に接続されコレクタが上記差動トランジスタ回
路の各エミッタに接続されたエミッタ接地トランジスタ
からなる複数個の定電流源とを備えた，該複数個の定電
流源のいずれかを作動させてクランプされた上記複数の
アナログ信号のうちの１つを選択するアナログスイッチ
回路と、ベースが上記ダイオード接続トランジスタのベ
ースに接続されコレクタが電源に接続されたエミッタフ
ォロワトランジスタと，ベースがクランプ電圧に接続さ
れ，コレクタが上記エミッタフォロワトランジスタのエ
ミッタに接続された第３のトランジスタと，コレクタが
該第３のトランジスタのエミッタに接続されベースが接
地されるとともに電源に接続されたエミッタ接地トラン
ジスタからなる定電流源とを備えてなる，上記アナログ
スイッチ回路の出力を増幅出力するバッファアンプ回路
とを備えたものである。
また、上記マルチプレクサ回路において、上記アナロ
グスイッチ回路の定電流源のエミッタ接地トランジスタ
は、ベースが抵抗を介して接地されるとともに抵抗を介
して上記作動制御信号入力端子に接続され、コレクタが
抵抗を介して上記差動トランジスタ回路のエミッタに接
続されており、上記バッファアンプ回路の定電流源のエ
ミッタ接地トランジスタは、コレクタが抵抗を介して上
記第３のトランジスタのエミッタに接続されており、ベ
ースが抵抗を介して接地されるとともに抵抗を介して上
記電源に接続されているようにしたものである。
グスイッチ回路の定電流源のエミッタ接地トランジスタ
は、ベースが抵抗を介して接地されるとともに抵抗を介
して上記作動制御信号入力端子に接続され、コレクタが
抵抗を介して上記差動トランジスタ回路のエミッタに接
続されており、上記バッファアンプ回路の定電流源のエ
ミッタ接地トランジスタは、コレクタが抵抗を介して上
記第３のトランジスタのエミッタに接続されており、ベ
ースが抵抗を介して接地されるとともに抵抗を介して上
記電源に接続されているようにしたものである。
〔作用〕 この発明においては、アナログスイッチ回路が、ベー
スがそれぞれクランプ回路に接続された第１のトランジ
スタと，ベースが接地されるとともに作動制御信号入力
端子に接続されコレクタが上記第１のトランジスタのエ
ミッタに接続されたエミッタ接地トランジスタからなる
定電流源とからなる構成を有するとともに、バッファア
ンプ回路が、ベースがクランプ電圧に接続された第３の
トランジスタと，コレクタが該第３のトランジスタのエ
ミッタに接続されベースが接地されるとともに電源に接
続されたエミッタ接地トランジスタからなる定電流源と
からなる構成を有するようにしたから、バッファアンプ
回路の設計を容易に行うことができるとともに、温度変
化および素子特性の変化に対するドリフトを小さくする
ことができるという効果がある。
スがそれぞれクランプ回路に接続された第１のトランジ
スタと，ベースが接地されるとともに作動制御信号入力
端子に接続されコレクタが上記第１のトランジスタのエ
ミッタに接続されたエミッタ接地トランジスタからなる
定電流源とからなる構成を有するとともに、バッファア
ンプ回路が、ベースがクランプ電圧に接続された第３の
トランジスタと，コレクタが該第３のトランジスタのエ
ミッタに接続されベースが接地されるとともに電源に接
続されたエミッタ接地トランジスタからなる定電流源と
からなる構成を有するようにしたから、バッファアンプ
回路の設計を容易に行うことができるとともに、温度変
化および素子特性の変化に対するドリフトを小さくする
ことができるという効果がある。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例によるマルチプレクサ回
路を示す回路図である。図において、第２図と同一符号
は同じものを示し、Q13,Q14はトランジスタ、R10〜R12
は抵抗を示す。本実施例では、トランジスタQ10,Q13,Q1
4及び抵抗R10,R11,R12によりバッファアンプ回路が構成
され、トランジスタQ13,Q14及び抵抗R10,R11,R12はトラ
ンジスタQ10の定電流源を構成しており、これはアナロ
グスイッチ回路の定電流源と同じ構成となるように設け
られている。すなわち、トランジスタQ13はコレクタが
エミッタフォロワトランジスタQ10のエミッタに、ベー
スがクランプ電圧入力端子１に接続され、トランジスタ
Q14はエミッタ接地され、コレクタが抵抗を介してトラ
ンジスタQ13のエミッタに接続され、ベースが抵抗を介
して接地されるとともに抵抗を介して電源に接続されて
いる。
路を示す回路図である。図において、第２図と同一符号
は同じものを示し、Q13,Q14はトランジスタ、R10〜R12
は抵抗を示す。本実施例では、トランジスタQ10,Q13,Q1
4及び抵抗R10,R11,R12によりバッファアンプ回路が構成
され、トランジスタQ13,Q14及び抵抗R10,R11,R12はトラ
ンジスタQ10の定電流源を構成しており、これはアナロ
グスイッチ回路の定電流源と同じ構成となるように設け
られている。すなわち、トランジスタQ13はコレクタが
エミッタフォロワトランジスタQ10のエミッタに、ベー
スがクランプ電圧入力端子１に接続され、トランジスタ
Q14はエミッタ接地され、コレクタが抵抗を介してトラ
ンジスタQ13のエミッタに接続され、ベースが抵抗を介
して接地されるとともに抵抗を介して電源に接続されて
いる。
このような構成になるマルチプレクサ回路では、バッ
ファアンプ回路の定電流源がアナログスイッチ回路の作
動側の定電流源と同じ回路構成となっているので、トラ
ンジスタQ9に流れる電流とトランジスタQ10に流れる電
流は、温度変化，素子特性の変化などがあっても、また
クランプ電圧が変わった場合にも常に同じ関係で流れる
こととなる。従って、バッファアンプ回路の定電流源の
設計を容易に行うことができるとともに、温度変化，素
子特性の変化に対して安定した出力を得ることができ
る。
ファアンプ回路の定電流源がアナログスイッチ回路の作
動側の定電流源と同じ回路構成となっているので、トラ
ンジスタQ9に流れる電流とトランジスタQ10に流れる電
流は、温度変化，素子特性の変化などがあっても、また
クランプ電圧が変わった場合にも常に同じ関係で流れる
こととなる。従って、バッファアンプ回路の定電流源の
設計を容易に行うことができるとともに、温度変化，素
子特性の変化に対して安定した出力を得ることができ
る。
なお、本発明は、他の回路構成の定電流源を有するア
ナログスイッチ回路を備えたマルチプレクサ回路にも同
様に適用することができる。
ナログスイッチ回路を備えたマルチプレクサ回路にも同
様に適用することができる。
以上のようにこの発明によれば、アナログスイッチ回
路が、ベースがそれぞれクランプ回路に接続された第１
のトランジスタと，ベースが接地されるとともに作動制
御信号入力端子に接続されコレクタが上記第１のトラン
ジスタのエミッタに接続されたエミッタ接地トランジス
タからなる定電流源とからなる構成を有するとともに、
バッファアンプ回路が、ベースがクランプ電圧に接続さ
れた第３のトランジスタと，コレクタが該第３のトラン
ジスタのエミッタに接続されベースが接地されるととも
に電源に接続されたエミッタ接地トランジスタからなる
定電流源とからなる構成を有するようにしたから、バッ
ファアンプ回路の設計を容易に行うことができるととも
に、温度変化および素子特性の変化に対して安定した出
力を得ることができるという効果がある。
路が、ベースがそれぞれクランプ回路に接続された第１
のトランジスタと，ベースが接地されるとともに作動制
御信号入力端子に接続されコレクタが上記第１のトラン
ジスタのエミッタに接続されたエミッタ接地トランジス
タからなる定電流源とからなる構成を有するとともに、
バッファアンプ回路が、ベースがクランプ電圧に接続さ
れた第３のトランジスタと，コレクタが該第３のトラン
ジスタのエミッタに接続されベースが接地されるととも
に電源に接続されたエミッタ接地トランジスタからなる
定電流源とからなる構成を有するようにしたから、バッ
ファアンプ回路の設計を容易に行うことができるととも
に、温度変化および素子特性の変化に対して安定した出
力を得ることができるという効果がある。
第１図はこの発明の一実施例によるマルチプレクサ回路
を示す回路図、第２図は従来のマルチプレクサ回路を示
す回路図である。 図において、１はクランプ電圧入力端子、2,3はアナロ
グ信号入力端子、4,5は制御信号入力端子、６は出力端
子、７は電源端子、9,10はクランプ回路、Q1〜Q14はト
ランジスタ、R1〜R12は抵抗である。 なお図中同一符号は同一又は相当部分を示す。
を示す回路図、第２図は従来のマルチプレクサ回路を示
す回路図である。 図において、１はクランプ電圧入力端子、2,3はアナロ
グ信号入力端子、4,5は制御信号入力端子、６は出力端
子、７は電源端子、9,10はクランプ回路、Q1〜Q14はト
ランジスタ、R1〜R12は抵抗である。 なお図中同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】複数のアナログ信号を所定のクランプ電圧
によりそれぞれクランプする複数のクランプ回路と、 ベースがそれぞれ上記複数のクランプ回路に接続され、
コレクタが共通して負荷トランジスタを介して電源に接
続された複数個の第１のトランジスタと，ベースとコレ
クタとが接続され，コレクタが共通してダイオード接続
トランジスタ及び負荷トランジスタを介して電源に接続
された複数個の第２のトランジスタとがそれぞれエミッ
タ共通接続されてなる差動トランジスタ回路と、ベース
が接地されるとともに作動制御信号入力端子に接続さ
れ，コレクタが上記差動トランジスタ回路の各エミッタ
に接続されたエミッタ接地トランジスタからなる複数個
の定電流源とを備えた、該複数個の定電流源のいずれか
を作動させてクランプされた上記複数のアナログ信号の
うちの１つを選択するアナログスイッチ回路と、 ベースが上記ダイオード接続トランジスタのベースに接
続され、コレクタが電源に接続されたエミッタフォロワ
トランジスタと、ベースがクランプ電圧に接続され，コ
レクタが上記エミッタフォロワトランジスタのエミッタ
に接続された第３のトランジスタと、コレクタが該第３
のトランジスタのエミッタに接続され，ベースが接地さ
れるとともに電源に接続されたエミッタ接地トランジス
タからなる定電流源とを備えてなる，上記アナログスイ
ッチ回路の出力を増幅出力するバッファアンプ回路とを
備えたことを特徴とするマルチプレクサ回路。 - 【請求項２】上記アナログスイッチ回路の定電流源のエ
ミッタ接地トランジスタは、ベースが抵抗を介して接地
されるとともに抵抗を介して上記作動制御信号入力端子
に接続され、コレクタが抵抗を介して上記差動トランジ
スタ回路のエミッタに接続されており、 上記バッファアンプ回路の定電流源のエミッタ接地トラ
ンジスタは、コレクタが抵抗を介して上記第３のトラン
ジスタのエミッタに接続されており、ベースが抵抗を介
して接地されるとともに抵抗を介して上記電源に接続さ
れていることを特徴とする特許請求の範囲第１項記載の
マルチプレクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100985A JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62100985A JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63266922A JPS63266922A (ja) | 1988-11-04 |
| JP2511958B2 true JP2511958B2 (ja) | 1996-07-03 |
Family
ID=14288616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62100985A Expired - Lifetime JP2511958B2 (ja) | 1987-04-23 | 1987-04-23 | マルチプレクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511958B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154934U (ja) * | 1983-04-01 | 1984-10-17 | 東光株式会社 | アナログスイツチ回路 |
-
1987
- 1987-04-23 JP JP62100985A patent/JP2511958B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63266922A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0217431B1 (en) | Amplifier arrangement | |
| US4742309A (en) | Line receiver | |
| US5162751A (en) | Amplifier arrangement | |
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| JP2511958B2 (ja) | マルチプレクサ回路 | |
| US4001706A (en) | Single-ended/push-pull converter | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4117417A (en) | Switchable current amplifiers | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US4103246A (en) | Switchable current amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| US4001731A (en) | Device for optionally realizing two mutually complementary functions | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0653766A (ja) | 利得可変増幅器 | |
| JPH0464205B2 (ja) | ||
| JP3380927B2 (ja) | オペアンプ | |
| JP2550830Y2 (ja) | 演算増幅回路 | |
| JPH0526814Y2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS5857658A (ja) | コントロ−ル信号の再生回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 |