JP3871793B2 - 切替制御回路 - Google Patents
切替制御回路 Download PDFInfo
- Publication number
- JP3871793B2 JP3871793B2 JP00701098A JP701098A JP3871793B2 JP 3871793 B2 JP3871793 B2 JP 3871793B2 JP 00701098 A JP00701098 A JP 00701098A JP 701098 A JP701098 A JP 701098A JP 3871793 B2 JP3871793 B2 JP 3871793B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- signal
- control signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 230000004069 differentiation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は切替制御回路に係り、特に、被切替部を複数段に切り替える切替制御回路に関する。
【０００２】
【従来の技術】
画像処理の１つの手法としてエッジ強調処理がある。エッジ強調処理を実施する場合には、入力信号のエッジを微分し、微分信号を元の入力信号に重畳することにより入力信号のエッジを強調している。
このとき、エッジ強調の度合いを調整するために、時定数の調整及び微分信号の増幅度の調整が可能とされている。
【０００３】
図４に従来の一例のブロック構成図を示す。
従来のエッジ強調処理回路１は、入力端子Ｔinから供給された信号を微分する微分回路２、微分回路２で微分された微分信号を増幅するＶＣＡ（Voltage Control Amplifier ）回路３、ＶＣＡ回路３の出力と元の入力信号とを合成する加算回路４、微分回路２の時定数及びＶＣＡ回路３のゲインを変化させる制御回路５から構成される。
【０００４】
微分回路２は、時定数がτ１の第１の微分回路６と時定数がτ２の第２の微分回路７及び第１の微分回路６と第２の微分回路７とを制御回路５からの係数切替信号に応じて切り替えるスイッチ８から構成される。第１の微分回路６は、急峻な微分信号が得られるように時定数τ１が設定され、第２の微分回路７は、第１の微分回路６で得られる微分信号に比べて緩やかな微分信号が得られるように時定数τ２が設定されている。
【０００５】
スイッチ８は、制御回路５から供給される係数切替信号がハイレベルのときには、第１の微分回路６により微分された微分信号を選択し、制御回路５から供給される係数切替信号がローレベルのときには、第２の微分回路７により微分された微分信号を選択し、ＶＣＡ回路３に供給する。
ＶＣＡ回路３は、制御回路５から供給されるゲイン制御信号に応じたゲインで微分回路２から出力される微分信号を増幅し、加算回路４に供給する。
【０００６】
加算回路４には、入力端子Ｔinに供給された入力信号が供給されるとともに、ＶＣＡ回路３から微分信号が供給され、入力端子Ｔinから供給された入力信号とＶＣＡ回路３から供給された微分信号とを加算して出力端子Ｔout に出力する。図５に従来の一例の動作波形図を示す。図５（Ａ）は入力信号、図５（Ｂ）は微分回路２の出力信号、図５（Ｃ）は増幅回路３の出力信号、図５（Ｄ）は出力信号を示す。
【０００７】
図５（Ａ）に示すような入力信号が供給されたとすると、微分回路２は図５（Ａ）の時刻ｔ1 の立ち上がり及び時刻ｔ2 の立ち下がりのレベル変化により図５（Ｂ）に示すような微分出力信号を得る。このとき、第１の微分回路６を選択することにより、図５（Ｂ）に実線で示すような急峻な特性、第２の微分回路７を選択することにより図５（Ｂ）に破線で示すような緩やかな特性の微分信号を得ることができる。
【０００８】
微分回路２の出力信号は、ＶＣＡ回路３で、制御回路５からのゲイン制御信号に応じたゲインで増幅され、図５（Ｃ）に示すように必要なレベルとされて、加算回路４に供給される。加算回路４は、図５（Ａ）に示す入力信号に図５（Ｃ）に示すＶＣＡ回路３の出力微分信号を加算して、図５（Ｄ）に示すように図５（Ａ）に示す入力信号のエッジが強調した出力信号を生成して出力端子Ｔout から出力する。
【０００９】
【発明が解決しようとする課題】
しかるに、従来のこの種の回路では、出力の特性を調整するために制御回路５に微分回路２のスイッチ８を切り替えるための切替制御信号を出力する第１の制御端子Ｔcont1 、及び、ＶＣＡ回路３のゲインを制御するためのゲイン制御端子Ｔcont2 の２つの制御端子が必要となり、制御回路５で限定された端子で機能を実現しようとする場合に、２つの端子を費やしてしまい、他の機能が実現できなくなる等の問題点があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、１つの制御端子で複数の切替制御を実現できる切替制御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、入力信号を第１の特性によって処理した信号を出力する第１の回路と、前記入力信号を第２の特性によって処理した信号を出力する第２の回路と、前記第１の回路の出力又は前記第２の回路の出力のいずれかを選択的に出力するスイッチと、前記スイッチにより選択された出力を増幅する増幅回路と、入力制御信号と第１の基準電圧とを比較し、前記入力制御信号が前記第１の基準電圧より小さいときに、前記スイッチを切り替えて前記第１の回路の出力を前記増幅回路に供給し、前記入力制御信号が前記第１の基準電圧より大きいときに、前記スイッチを切り替えて、前記第２の回路の出力を前記増幅回路に供給する第１の制御手段と、前記入力制御信号が前記第１の基準電圧より小さいときと、前記入力制御信号が前記第１の基準電圧より大きいときとで前記増幅回路のゲインを同様に制御する第２の制御手段とを有することを特徴とする。
【００１２】
本発明によれば、第１の制御手段により入力制御信号と第１の基準電圧とを比較し、入力制御信号が第１の基準電圧より小さいときに、スイッチを切り替えて第１の回路の出力を増幅回路に供給し、入力制御信号が第１の基準電圧より大きいときに、スイッチを切り替えて、第２の回路の出力を増幅回路に供給するとともに、第２の制御手段により入力制御信号が第１の基準電圧より小さいときと、入力制御信号が第１の基準電圧より大きいときとで増幅回路のゲインを同様に制御することにより、入力制御信号レベルの複数の領域の各領域において入力制御信号に対して同じレベルで変化する第２の制御信号を生成し、第２の制御を行うことができるため、複数の領域及びその各領域において増幅回路のゲインの制御が可能となる。
【００１６】
【発明の実施の形態】
図１に本発明の一実施例のブロック構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
本実施例は、エッジ強調処理回路１００に適用してなる。本実施例のエッジ強調処理回路１００は、制御回路１０２のエッジ強調の度合いの調整のための制御端子を一つの端子ｔcont0 だけで構成し、制御回路１０２の制御端子ｔcont0 から出力される制御信号を切替制御回路１０１に供給し、切替制御回路１０１により微分回路２のスイッチ８及びＶＣＡ回路３のゲインコントロールの両方を制御する構成としてなる。
【００１７】
図２に本発明の一実施例の切替制御回路の回路構成図を示す。
本実施例の切替制御回路１０１は、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号レベルに応じて第１の制御信号を出力する第１の切替制御回路１０３、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号レベルに応じて第２の制御信号を出力する第２の切替制御回路１０４とから構成される。
【００１８】
第１の切替制御回路１０３は、特許請求の範囲中の第１の切替制御手段に相当する。第１の切替制御回路１０３は、第１の基準電圧を生成する第１の基準電圧生成回路１０５、及び、第１の基準電圧生成回路１０５で生成された第１の基準電圧と制御端子ｔcont0 から供給される入力制御信号レベルとの大小関係に応じてハイ、又は、ローレベルの第１の切替信号を生成する第１の制御信号生成回路１０６から構成される。
【００１９】
第１の基準電圧生成回路１０５は、特許請求の範囲中の第１の第１の基準電圧生成手段に相当し、電源電圧Ｖccと接地との間に直列に接続された抵抗Ｒ1 〜Ｒ3 から構成される。第１の基準電圧生成回路１０５は、抵抗Ｒ1 〜Ｒ3 により電源電圧Ｖccを分圧して、抵抗Ｒ1 と抵抗Ｒ2 との接続点から第１の基準電圧を生成する。
【００２０】
第１の制御信号生成回路１０６は、特許請求の範囲中の第１の制御信号生成手段に相当し、抵抗Ｒ4 〜Ｒ9 、ＰＮＰトランジスタＱ1 〜Ｑ9 、ＮＰＮトランジスタＱ10〜Ｑ13から構成される。第１の制御信号生成回路１０６は、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号が第１の基準電圧生成回路１０５で生成される第１の基準電圧より大きいときには、第１の制御信号をハイレベルとし、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号が第１の基準電圧生成回路１０５で生成される第１の基準電圧より小さいときには、第１の制御信号をローレベルとする。第１の制御信号は、スイッチ８に供給される。
【００２１】
また、第２の切替制御回路１０４は、特許請求の範囲中の第２の切替制御手段に相当する。第２の切替制御回路１０４は、第２の基準電圧を生成する第２の基準電圧生成回路１０７、第１の切替制御手段で生成される前記第１の制御信号に応じて前記第２の基準電圧を制御する基準電圧制御回路１０８、第２の基準電圧生成回路１０７で生成された第２の基準電圧と入力制御信号レベルとを比較して、入力制御信号レベルと第２の基準電圧との大小関係に応じて第２の切替信号を生成する第２の制御信号生成回路１０９、ＶＣＡ回路３に供給するＶＣＡコントロール信号を生成するＶＣＡ制御回路１１０から構成される。
【００２２】
第２の基準電圧生成回路１０７は、特許請求の範囲中の第２の基準電圧生成手段に相当し、電源電圧Ｖccと接地との間に直列に接続された抵抗Ｒ10、Ｒ11より構成される。第２の基準電圧生成回路１０７は、電源電圧Ｖccを抵抗Ｒ10、Ｒ11により分圧して、抵抗Ｒ10と抵抗Ｒ11との接続点から第２の基準電圧を出力し、第２の制御信号生成回路１０９に供給する。
【００２３】
基準電圧制御回路１０８は、特許請求の範囲中の基準電圧制御手段に相当し、抵抗Ｒ12、Ｒ13、ＮＰＮトランジスタＱ１４から構成される。基準電圧制御回路１０８には、第１の切替制御回路１０３から第１の制御信号の反転信号が供給されており、第１の制御信号の反転信号に応じて抵抗Ｒ13の第２の基準電圧生成回路１０７の抵抗Ｒ10と抵抗Ｒ11との接続点への接続を制御して、第２の基準電圧生成回路１０７の分圧比を制御して、第２の基準電圧生成回路１０７で生成される第２の基準電圧レベルを制御する。基準電圧制御回路１０８は、第１の制御信号の反転信号がローレベルのときには、抵抗Ｒ13を抵抗Ｒ11から切断した状態とし、抵抗Ｒ10と抵抗Ｒ11とで設定される分圧比で第２の基準電圧を決定し、第１の制御信号の反転信号がハイレベルのとき、抵抗Ｒ13を抵抗Ｒ11に接続して、抵抗Ｒ10、Ｒ11、Ｒ13で設定される分圧比で第２の基準電圧を決定して、第２の制御信号生成回路１０９に供給する。
【００２４】
第２の制御信号生成回路１０９は、特許請求の範囲中の第２の制御信号生成手段に相当し、抵抗Ｒ14〜Ｒ25、ＰＮＰトランジスタＱ15〜Ｑ17、ＮＰＮトランジスタＱ18〜Ｑ24から構成される。第２の制御信号生成回路１０９は、制御回路１０２の制御端子ｔcont0 から供給される制御信号と第２の基準電圧生成回路１０７で生成された第２の基準電圧との差電圧に応じた第２の制御信号を生成し、ＶＣＡコントロール回路１１０に供給する。
【００２５】
ＶＣＡコントロール回路１１０は、抵抗Ｒ26〜Ｒ33、コンデンサＣ1 、Ｃ2 、ＮＰＮトランジスタＱ25〜Ｑ35から構成される。ＶＣＡコントロール回路１１０には、第２の制御信号生成回路１０９で生成された第２の制御信号と内部で生成された基準電圧との差電圧を差動増幅して、その反転出力信号を生成し、ＶＣＡ回路３の制御端子に供給するとともに、基準電圧を供給する。
【００２６】
ＶＣＡ回路３は、抵抗Ｒ34、Ｒ35、ＰＮＰトランジスタＱ36、Ｑ37から構成される。ＶＣＡ回路３は、基本的にエミッタ接地増幅回路を構成しており、ＶＣＡコントロール回路１１０から供給される第２の制御信号と基準信号との差動信号に応じた非反転出力信号及び反転出力信号によりトランジスタＱ36、Ｑ37が制御されることにより、ゲインが制御される。
【００２７】
図３に本発明の一実施例の動作波形図を示す。図３（Ａ）はノードａ、ｂ、図３（Ｂ）はノードｃ、ｄ、図３（Ｃ）は電流Ｉ11、図３（Ｄ）はノードｅ、ｆの動作波形図を示す。
図３（Ａ）に実線ａで示す入力制御信号が第１の基準電圧Ｖref1より小さい、期間Ｔ10では、図３（Ｂ）に破線ｄで示すようにスイッチ８に供給される第１の制御信号はローレベルとなる。図３（Ａ）に実線ａで示す入力制御信号が第１の基準電圧Ｖref1より大きくなると、図３（Ｂ）に破線ｄで示すように第１の切替制御回路１０３により生成される第１の制御信号はハイレベルに反転する。
【００２８】
また、このとき、第１の制御信号がローレベルのときには、基準電圧制御回路１０８のトランジスタＱ12のコレクタ電位が図３（Ｂ）に実線ｃで示すようにローレベルとされる。すなわち、抵抗Ｒ11に抵抗Ｒ13が接続され、図３（Ａ）に破線ｂで示すように第２の基準電圧がローレベルの状態とされる。また、第１の制御信号がハイレベルとされると、基準電圧制御回路１０８のトランジスタＱ12のコレクタ電位が図３（Ｂ）に実線ｃで示すようにハイレベルとされる。すなわち、抵抗Ｒ11から抵抗Ｒ13が切断され、図３（Ａ）に破線ｂで示すように第２の基準電圧がハイレベルの状態とされる。
【００２９】
一方、第２の制御信号生成回路１０９では、図３（Ｃ）に示すように、図３（Ａ）に実線ａで示す入力制御信号と図３（Ａ）に破線ｂで示す第２の基準電圧との差電圧に応じた電流Ｉ10がトランジスタＱ17のコレクタ電流として供給される。
このように、第２の制御信号生成回路１０９から出力される第２の制御信号は、入力制御信号が第１の基準電圧Ｖref1より小さいときと、入力制御信号が第１の基準電圧Ｖref1より大きいときとで、その出力レベルの変化を同じにすることができる。よって、両方の電圧領域のそれぞれでどうようの制御を行うことができる。
【００３０】
図３（Ｄ）に破線ｆで示すように入力制御信号が第１の基準電圧Ｖref1より小さいときと、入力制御信号が第１の基準電圧Ｖref1より大きいときとで、ＶＣＡ回路３のゲインを同様に制御できる。
したがって、図１に示す回路において、第１の切替制御回路１０３により入力制御信号が第１の基準電圧Ｖref1より小さいときに、第１の微分回路６が選択され、入力制御信号が第１の基準電圧Ｖref1より大きいときに、第２の微分回路６が選択されるように設定した場合には、第１の基準電圧Ｖref1より小さい範囲で、入力制御信号を変化させることにより第１の微分回路６を選択した状態で、ＶＣＡ回路３のゲインを所定の範囲で制御でき、同様に、第１の基準電圧Ｖref1より大きい範囲で、入力制御信号を変化させることにより第２の微分回路７を選択した状態でＶＣＡ回路３のゲインを所定の範囲で制御できる。
【００３１】
このように、１つの入力制御信号のレベルを変化させることにより、微分回路２の切替と、ＶＣＡ回路３のゲインの制御が可能となる。よって、制御回路１０２を制御端子Ｔcont0 の１つだけで済ますことができる。
【００３２】
【発明の効果】
上述の如く、本発明によれば、第１の制御手段により入力制御信号と第１の基準電圧とを比較し、入力制御信号が第１の基準電圧より小さいときに、スイッチを切り替えて第１の回路の出力を増幅回路に供給し、入力制御信号が第１の基準電圧より大きいときに、スイッチを切り替えて、第２の回路の出力を増幅回路に供給するとともに、第２の制御手段により入力制御信号が第１の基準電圧より小さいときと、入力制御信号が第１の基準電圧より大きいときとで増幅回路のゲインを同様に制御することにより、入力制御信号レベルの複数の領域の各領域において入力制御信号に対して同じレベルで変化する第２の制御信号を生成し、第２の制御を行うことができるため、複数の領域及びその各領域において増幅回路のゲインの制御が可能となる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例の切替制御回路の回路構成図である。
【図３】本発明の一実施例の切替制御回路の動作波形図である。
【図４】従来の一例のブロック構成図である。
【図５】従来の一例の動作波形図である。
【符号の説明】
２ 微分回路
３ ＡＧＣ回路
４ 加算回路
６ 第１の微分回路
７ 第２の微分回路
８ スイッチ
１００ エッジ強調処理回路
１０１ 切替制御回路
１０２ 制御回路
１０３ 第１の切替制御回路
１０４ 第２の切替制御回路
１０５ 第１の基準電圧生成回路
１０６ 第１の切替制御信号生成回路
１０７ 第２の基準電圧生成回路
１０８ 基準電圧制御回路
１０９ 第２の切替制御信号生成回路
１１０ ＶＣＡコントロール回路
【発明の属する技術分野】
本発明は切替制御回路に係り、特に、被切替部を複数段に切り替える切替制御回路に関する。
【０００２】
【従来の技術】
画像処理の１つの手法としてエッジ強調処理がある。エッジ強調処理を実施する場合には、入力信号のエッジを微分し、微分信号を元の入力信号に重畳することにより入力信号のエッジを強調している。
このとき、エッジ強調の度合いを調整するために、時定数の調整及び微分信号の増幅度の調整が可能とされている。
【０００３】
図４に従来の一例のブロック構成図を示す。
従来のエッジ強調処理回路１は、入力端子Ｔinから供給された信号を微分する微分回路２、微分回路２で微分された微分信号を増幅するＶＣＡ（Voltage Control Amplifier ）回路３、ＶＣＡ回路３の出力と元の入力信号とを合成する加算回路４、微分回路２の時定数及びＶＣＡ回路３のゲインを変化させる制御回路５から構成される。
【０００４】
微分回路２は、時定数がτ１の第１の微分回路６と時定数がτ２の第２の微分回路７及び第１の微分回路６と第２の微分回路７とを制御回路５からの係数切替信号に応じて切り替えるスイッチ８から構成される。第１の微分回路６は、急峻な微分信号が得られるように時定数τ１が設定され、第２の微分回路７は、第１の微分回路６で得られる微分信号に比べて緩やかな微分信号が得られるように時定数τ２が設定されている。
【０００５】
スイッチ８は、制御回路５から供給される係数切替信号がハイレベルのときには、第１の微分回路６により微分された微分信号を選択し、制御回路５から供給される係数切替信号がローレベルのときには、第２の微分回路７により微分された微分信号を選択し、ＶＣＡ回路３に供給する。
ＶＣＡ回路３は、制御回路５から供給されるゲイン制御信号に応じたゲインで微分回路２から出力される微分信号を増幅し、加算回路４に供給する。
【０００６】
加算回路４には、入力端子Ｔinに供給された入力信号が供給されるとともに、ＶＣＡ回路３から微分信号が供給され、入力端子Ｔinから供給された入力信号とＶＣＡ回路３から供給された微分信号とを加算して出力端子Ｔout に出力する。図５に従来の一例の動作波形図を示す。図５（Ａ）は入力信号、図５（Ｂ）は微分回路２の出力信号、図５（Ｃ）は増幅回路３の出力信号、図５（Ｄ）は出力信号を示す。
【０００７】
図５（Ａ）に示すような入力信号が供給されたとすると、微分回路２は図５（Ａ）の時刻ｔ1 の立ち上がり及び時刻ｔ2 の立ち下がりのレベル変化により図５（Ｂ）に示すような微分出力信号を得る。このとき、第１の微分回路６を選択することにより、図５（Ｂ）に実線で示すような急峻な特性、第２の微分回路７を選択することにより図５（Ｂ）に破線で示すような緩やかな特性の微分信号を得ることができる。
【０００８】
微分回路２の出力信号は、ＶＣＡ回路３で、制御回路５からのゲイン制御信号に応じたゲインで増幅され、図５（Ｃ）に示すように必要なレベルとされて、加算回路４に供給される。加算回路４は、図５（Ａ）に示す入力信号に図５（Ｃ）に示すＶＣＡ回路３の出力微分信号を加算して、図５（Ｄ）に示すように図５（Ａ）に示す入力信号のエッジが強調した出力信号を生成して出力端子Ｔout から出力する。
【０００９】
【発明が解決しようとする課題】
しかるに、従来のこの種の回路では、出力の特性を調整するために制御回路５に微分回路２のスイッチ８を切り替えるための切替制御信号を出力する第１の制御端子Ｔcont1 、及び、ＶＣＡ回路３のゲインを制御するためのゲイン制御端子Ｔcont2 の２つの制御端子が必要となり、制御回路５で限定された端子で機能を実現しようとする場合に、２つの端子を費やしてしまい、他の機能が実現できなくなる等の問題点があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、１つの制御端子で複数の切替制御を実現できる切替制御回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、入力信号を第１の特性によって処理した信号を出力する第１の回路と、前記入力信号を第２の特性によって処理した信号を出力する第２の回路と、前記第１の回路の出力又は前記第２の回路の出力のいずれかを選択的に出力するスイッチと、前記スイッチにより選択された出力を増幅する増幅回路と、入力制御信号と第１の基準電圧とを比較し、前記入力制御信号が前記第１の基準電圧より小さいときに、前記スイッチを切り替えて前記第１の回路の出力を前記増幅回路に供給し、前記入力制御信号が前記第１の基準電圧より大きいときに、前記スイッチを切り替えて、前記第２の回路の出力を前記増幅回路に供給する第１の制御手段と、前記入力制御信号が前記第１の基準電圧より小さいときと、前記入力制御信号が前記第１の基準電圧より大きいときとで前記増幅回路のゲインを同様に制御する第２の制御手段とを有することを特徴とする。
【００１２】
本発明によれば、第１の制御手段により入力制御信号と第１の基準電圧とを比較し、入力制御信号が第１の基準電圧より小さいときに、スイッチを切り替えて第１の回路の出力を増幅回路に供給し、入力制御信号が第１の基準電圧より大きいときに、スイッチを切り替えて、第２の回路の出力を増幅回路に供給するとともに、第２の制御手段により入力制御信号が第１の基準電圧より小さいときと、入力制御信号が第１の基準電圧より大きいときとで増幅回路のゲインを同様に制御することにより、入力制御信号レベルの複数の領域の各領域において入力制御信号に対して同じレベルで変化する第２の制御信号を生成し、第２の制御を行うことができるため、複数の領域及びその各領域において増幅回路のゲインの制御が可能となる。
【００１６】
【発明の実施の形態】
図１に本発明の一実施例のブロック構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
本実施例は、エッジ強調処理回路１００に適用してなる。本実施例のエッジ強調処理回路１００は、制御回路１０２のエッジ強調の度合いの調整のための制御端子を一つの端子ｔcont0 だけで構成し、制御回路１０２の制御端子ｔcont0 から出力される制御信号を切替制御回路１０１に供給し、切替制御回路１０１により微分回路２のスイッチ８及びＶＣＡ回路３のゲインコントロールの両方を制御する構成としてなる。
【００１７】
図２に本発明の一実施例の切替制御回路の回路構成図を示す。
本実施例の切替制御回路１０１は、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号レベルに応じて第１の制御信号を出力する第１の切替制御回路１０３、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号レベルに応じて第２の制御信号を出力する第２の切替制御回路１０４とから構成される。
【００１８】
第１の切替制御回路１０３は、特許請求の範囲中の第１の切替制御手段に相当する。第１の切替制御回路１０３は、第１の基準電圧を生成する第１の基準電圧生成回路１０５、及び、第１の基準電圧生成回路１０５で生成された第１の基準電圧と制御端子ｔcont0 から供給される入力制御信号レベルとの大小関係に応じてハイ、又は、ローレベルの第１の切替信号を生成する第１の制御信号生成回路１０６から構成される。
【００１９】
第１の基準電圧生成回路１０５は、特許請求の範囲中の第１の第１の基準電圧生成手段に相当し、電源電圧Ｖccと接地との間に直列に接続された抵抗Ｒ1 〜Ｒ3 から構成される。第１の基準電圧生成回路１０５は、抵抗Ｒ1 〜Ｒ3 により電源電圧Ｖccを分圧して、抵抗Ｒ1 と抵抗Ｒ2 との接続点から第１の基準電圧を生成する。
【００２０】
第１の制御信号生成回路１０６は、特許請求の範囲中の第１の制御信号生成手段に相当し、抵抗Ｒ4 〜Ｒ9 、ＰＮＰトランジスタＱ1 〜Ｑ9 、ＮＰＮトランジスタＱ10〜Ｑ13から構成される。第１の制御信号生成回路１０６は、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号が第１の基準電圧生成回路１０５で生成される第１の基準電圧より大きいときには、第１の制御信号をハイレベルとし、制御回路１０２の制御端子ｔcont0 から供給される入力制御信号が第１の基準電圧生成回路１０５で生成される第１の基準電圧より小さいときには、第１の制御信号をローレベルとする。第１の制御信号は、スイッチ８に供給される。
【００２１】
また、第２の切替制御回路１０４は、特許請求の範囲中の第２の切替制御手段に相当する。第２の切替制御回路１０４は、第２の基準電圧を生成する第２の基準電圧生成回路１０７、第１の切替制御手段で生成される前記第１の制御信号に応じて前記第２の基準電圧を制御する基準電圧制御回路１０８、第２の基準電圧生成回路１０７で生成された第２の基準電圧と入力制御信号レベルとを比較して、入力制御信号レベルと第２の基準電圧との大小関係に応じて第２の切替信号を生成する第２の制御信号生成回路１０９、ＶＣＡ回路３に供給するＶＣＡコントロール信号を生成するＶＣＡ制御回路１１０から構成される。
【００２２】
第２の基準電圧生成回路１０７は、特許請求の範囲中の第２の基準電圧生成手段に相当し、電源電圧Ｖccと接地との間に直列に接続された抵抗Ｒ10、Ｒ11より構成される。第２の基準電圧生成回路１０７は、電源電圧Ｖccを抵抗Ｒ10、Ｒ11により分圧して、抵抗Ｒ10と抵抗Ｒ11との接続点から第２の基準電圧を出力し、第２の制御信号生成回路１０９に供給する。
【００２３】
基準電圧制御回路１０８は、特許請求の範囲中の基準電圧制御手段に相当し、抵抗Ｒ12、Ｒ13、ＮＰＮトランジスタＱ１４から構成される。基準電圧制御回路１０８には、第１の切替制御回路１０３から第１の制御信号の反転信号が供給されており、第１の制御信号の反転信号に応じて抵抗Ｒ13の第２の基準電圧生成回路１０７の抵抗Ｒ10と抵抗Ｒ11との接続点への接続を制御して、第２の基準電圧生成回路１０７の分圧比を制御して、第２の基準電圧生成回路１０７で生成される第２の基準電圧レベルを制御する。基準電圧制御回路１０８は、第１の制御信号の反転信号がローレベルのときには、抵抗Ｒ13を抵抗Ｒ11から切断した状態とし、抵抗Ｒ10と抵抗Ｒ11とで設定される分圧比で第２の基準電圧を決定し、第１の制御信号の反転信号がハイレベルのとき、抵抗Ｒ13を抵抗Ｒ11に接続して、抵抗Ｒ10、Ｒ11、Ｒ13で設定される分圧比で第２の基準電圧を決定して、第２の制御信号生成回路１０９に供給する。
【００２４】
第２の制御信号生成回路１０９は、特許請求の範囲中の第２の制御信号生成手段に相当し、抵抗Ｒ14〜Ｒ25、ＰＮＰトランジスタＱ15〜Ｑ17、ＮＰＮトランジスタＱ18〜Ｑ24から構成される。第２の制御信号生成回路１０９は、制御回路１０２の制御端子ｔcont0 から供給される制御信号と第２の基準電圧生成回路１０７で生成された第２の基準電圧との差電圧に応じた第２の制御信号を生成し、ＶＣＡコントロール回路１１０に供給する。
【００２５】
ＶＣＡコントロール回路１１０は、抵抗Ｒ26〜Ｒ33、コンデンサＣ1 、Ｃ2 、ＮＰＮトランジスタＱ25〜Ｑ35から構成される。ＶＣＡコントロール回路１１０には、第２の制御信号生成回路１０９で生成された第２の制御信号と内部で生成された基準電圧との差電圧を差動増幅して、その反転出力信号を生成し、ＶＣＡ回路３の制御端子に供給するとともに、基準電圧を供給する。
【００２６】
ＶＣＡ回路３は、抵抗Ｒ34、Ｒ35、ＰＮＰトランジスタＱ36、Ｑ37から構成される。ＶＣＡ回路３は、基本的にエミッタ接地増幅回路を構成しており、ＶＣＡコントロール回路１１０から供給される第２の制御信号と基準信号との差動信号に応じた非反転出力信号及び反転出力信号によりトランジスタＱ36、Ｑ37が制御されることにより、ゲインが制御される。
【００２７】
図３に本発明の一実施例の動作波形図を示す。図３（Ａ）はノードａ、ｂ、図３（Ｂ）はノードｃ、ｄ、図３（Ｃ）は電流Ｉ11、図３（Ｄ）はノードｅ、ｆの動作波形図を示す。
図３（Ａ）に実線ａで示す入力制御信号が第１の基準電圧Ｖref1より小さい、期間Ｔ10では、図３（Ｂ）に破線ｄで示すようにスイッチ８に供給される第１の制御信号はローレベルとなる。図３（Ａ）に実線ａで示す入力制御信号が第１の基準電圧Ｖref1より大きくなると、図３（Ｂ）に破線ｄで示すように第１の切替制御回路１０３により生成される第１の制御信号はハイレベルに反転する。
【００２８】
また、このとき、第１の制御信号がローレベルのときには、基準電圧制御回路１０８のトランジスタＱ12のコレクタ電位が図３（Ｂ）に実線ｃで示すようにローレベルとされる。すなわち、抵抗Ｒ11に抵抗Ｒ13が接続され、図３（Ａ）に破線ｂで示すように第２の基準電圧がローレベルの状態とされる。また、第１の制御信号がハイレベルとされると、基準電圧制御回路１０８のトランジスタＱ12のコレクタ電位が図３（Ｂ）に実線ｃで示すようにハイレベルとされる。すなわち、抵抗Ｒ11から抵抗Ｒ13が切断され、図３（Ａ）に破線ｂで示すように第２の基準電圧がハイレベルの状態とされる。
【００２９】
一方、第２の制御信号生成回路１０９では、図３（Ｃ）に示すように、図３（Ａ）に実線ａで示す入力制御信号と図３（Ａ）に破線ｂで示す第２の基準電圧との差電圧に応じた電流Ｉ10がトランジスタＱ17のコレクタ電流として供給される。
このように、第２の制御信号生成回路１０９から出力される第２の制御信号は、入力制御信号が第１の基準電圧Ｖref1より小さいときと、入力制御信号が第１の基準電圧Ｖref1より大きいときとで、その出力レベルの変化を同じにすることができる。よって、両方の電圧領域のそれぞれでどうようの制御を行うことができる。
【００３０】
図３（Ｄ）に破線ｆで示すように入力制御信号が第１の基準電圧Ｖref1より小さいときと、入力制御信号が第１の基準電圧Ｖref1より大きいときとで、ＶＣＡ回路３のゲインを同様に制御できる。
したがって、図１に示す回路において、第１の切替制御回路１０３により入力制御信号が第１の基準電圧Ｖref1より小さいときに、第１の微分回路６が選択され、入力制御信号が第１の基準電圧Ｖref1より大きいときに、第２の微分回路６が選択されるように設定した場合には、第１の基準電圧Ｖref1より小さい範囲で、入力制御信号を変化させることにより第１の微分回路６を選択した状態で、ＶＣＡ回路３のゲインを所定の範囲で制御でき、同様に、第１の基準電圧Ｖref1より大きい範囲で、入力制御信号を変化させることにより第２の微分回路７を選択した状態でＶＣＡ回路３のゲインを所定の範囲で制御できる。
【００３１】
このように、１つの入力制御信号のレベルを変化させることにより、微分回路２の切替と、ＶＣＡ回路３のゲインの制御が可能となる。よって、制御回路１０２を制御端子Ｔcont0 の１つだけで済ますことができる。
【００３２】
【発明の効果】
上述の如く、本発明によれば、第１の制御手段により入力制御信号と第１の基準電圧とを比較し、入力制御信号が第１の基準電圧より小さいときに、スイッチを切り替えて第１の回路の出力を増幅回路に供給し、入力制御信号が第１の基準電圧より大きいときに、スイッチを切り替えて、第２の回路の出力を増幅回路に供給するとともに、第２の制御手段により入力制御信号が第１の基準電圧より小さいときと、入力制御信号が第１の基準電圧より大きいときとで増幅回路のゲインを同様に制御することにより、入力制御信号レベルの複数の領域の各領域において入力制御信号に対して同じレベルで変化する第２の制御信号を生成し、第２の制御を行うことができるため、複数の領域及びその各領域において増幅回路のゲインの制御が可能となる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例の切替制御回路の回路構成図である。
【図３】本発明の一実施例の切替制御回路の動作波形図である。
【図４】従来の一例のブロック構成図である。
【図５】従来の一例の動作波形図である。
【符号の説明】
２ 微分回路
３ ＡＧＣ回路
４ 加算回路
６ 第１の微分回路
７ 第２の微分回路
８ スイッチ
１００ エッジ強調処理回路
１０１ 切替制御回路
１０２ 制御回路
１０３ 第１の切替制御回路
１０４ 第２の切替制御回路
１０５ 第１の基準電圧生成回路
１０６ 第１の切替制御信号生成回路
１０７ 第２の基準電圧生成回路
１０８ 基準電圧制御回路
１０９ 第２の切替制御信号生成回路
１１０ ＶＣＡコントロール回路
Claims (1)
- 入力信号を第１の特性によって処理した信号を出力する第１の回路と、
前記入力信号を第２の特性によって処理した信号を出力する第２の回路と、
前記第１の回路の出力又は前記第２の回路の出力のいずれかを選択的に出力するスイッチと、
前記スイッチにより選択された出力を増幅する増幅回路と、
入力制御信号と第１の基準電圧とを比較し、前記入力制御信号が前記第１の基準電圧より小さいときに、前記スイッチを切り替えて前記第１の回路の出力を前記増幅回路に供給し、前記入力制御信号が前記第１の基準電圧より大きいときに、前記スイッチを切り替えて、前記第２の回路の出力を前記増幅回路に供給する第１の制御手段と、
前記入力制御信号が前記第１の基準電圧より小さいときと、前記入力制御信号が前記第１の基準電圧より大きいときとで前記増幅回路のゲインを同様に制御する第２の制御手段とを有することを特徴とする切換制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00701098A JP3871793B2 (ja) | 1998-01-16 | 1998-01-16 | 切替制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00701098A JP3871793B2 (ja) | 1998-01-16 | 1998-01-16 | 切替制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205635A JPH11205635A (ja) | 1999-07-30 |
| JP3871793B2 true JP3871793B2 (ja) | 2007-01-24 |
Family
ID=11654094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00701098A Expired - Fee Related JP3871793B2 (ja) | 1998-01-16 | 1998-01-16 | 切替制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3871793B2 (ja) |
-
1998
- 1998-01-16 JP JP00701098A patent/JP3871793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11205635A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| JPH09147304A (ja) | Ｍｒヘッド用増幅器 | |
| JP3871793B2 (ja) | 切替制御回路 | |
| JP2003318656A (ja) | ショック音防止回路 | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| EP0840444B1 (en) | Power amplifier apparatus | |
| EP1341394A1 (en) | Electronic audio signal processing device | |
| JP3586289B2 (ja) | 映像信号処理集積回路の同期信号クランプ回路 | |
| JP3016942B2 (ja) | 利得切換回路 | |
| JP2000013161A (ja) | 可変利得増幅器 | |
| JPH0678175A (ja) | ピークリミッタ回路 | |
| JP2665190B2 (ja) | パイロット信号除去回路 | |
| JP3984722B2 (ja) | 振幅制限増幅装置 | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| JP2001308662A (ja) | 可変利得増幅回路 | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| JPH0918362A (ja) | 可変利得増幅器 | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JPH0514078A (ja) | 電圧制御増幅器 | |
| JPH08172327A (ja) | ミューティング回路 | |
| JP2003174341A (ja) | 自動利得制御回路 | |
| JPH04365208A (ja) | 増幅装置 | |
| JP2000115648A (ja) | 映像受信回路 | |
| JPH11317630A (ja) | 増幅回路 | |
| JPH0865544A (ja) | 映像信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |