JP2003174341A - 自動利得制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号の電力変動にすばやく反応が可能
で、入力信号波形の歪みを低減することが可能な自動利
得制御回路を実現する。 【解決手段】 出力信号の電力値を自動的に制御する自
動利得制御回路において、入力信号を利得制御信号に基
づき設定された利得によって増幅して出力信号として出
力する可変利得増幅器と、出力信号の電力を検出する電
力検出器と、この電力検出器の出力と基準電圧信号と比
較して第１の利得制御信号を出力する時定数の短い第１
の比較積分器と、電力検出器の出力と基準電圧信号と比
較して第２の利得制御信号を出力する時定数の長い第２
の比較積分器と、入力信号の電力変動に基づき第１若し
くは第２の利得制御信号を選択して可変利得増幅器に供
給する応答時間切替手段とを設ける。

Description

【発明の詳細な説明】

【０００１】本発明は、出力信号の電力値を自動的に制
御する自動利得制御（Auto Level Control）回路に関
し、特に入力信号の電力変動にすばやく反応が可能で、
入力信号波形の歪みを低減することが可能な自動利得制
御回路に関する。

【０００２】

【従来の技術】従来の自動利得制御回路は出力信号の電
力を検出して、この検出された電力に基づき可変利得増
幅器の利得を制御することによって出力信号を一定の電
力値に制御するものである。

【０００３】図３はこのような従来の自動利得制御回路
の一例を示す構成ブロック図である。図３において１は
可変利得増幅器、２は電力検出器、３は比較積分器、１
００は入力信号、１０１は基準電圧信号、１０２は出力
信号、１０３は比較積分器３の出力である利得制御信号
である。

【０００４】入力信号１００は可変利得増幅器１の入力
端子に入力され、可変利得増幅器１の出力端子からは出
力信号１０２が出力される。

【０００５】この出力信号１０２は電力検出器２に印加
され、電力検出器２の出力は比較積分器３の一方の入力
端子に接続される。また、比較積分器３の他方の入力端
子には基準電圧信号１０１が印加される。

【０００６】さらに、比較積分器３の出力である利得制
御信号１０３は可変利得増幅器１の制御入力端子に接続
される。

【０００７】ここで、図３に示す従来例の動作を説明す
る。入力信号１００は可変利得増幅器１で利得制御信号
１０３に基づき設定された利得によって増幅され出力信
号１０２として出力される。一方、電力検出器２は出力
信号１０２の電力を検出して当該電力に応じた電圧信号
を出力する。

【０００８】比較積分器３は電力検出器２からの電圧信
号と印加された基準電圧信号１０１とを比較し、電圧信
号が基準電圧信号１０１に対応した値、例えば、両者が
等しくなるように出力である利得制御信号１０３を調整
する。

【０００９】このような利得制御信号１０３を印加され
た可変利得増幅器１はその利得が変化するので、出力信
号１０２の電力も変化する。

【００１０】この結果、出力信号１０２の電力値を帰還
させて可変利得増幅器１の利得を制御することによっ
て、出力信号１０２の電力値を基準電圧信号１０１に対
応した値に制御することが可能になる。

【００１１】また、図３に示す従来例では自動利得制御
回路の応答特性は可変利得増幅器１、電力検出器２及び
比較積分器３の応答速度を無視すれば、一般的に抵抗、
容量及び演算増幅器等で構成される比較積分器３の時定
数によって決まる。

【００１２】このため、当該時定数を短くすれば入力信
号１００の電力変動にすばやく反応して、一定電力の出
力信号１０２を出力することが可能になる。また、時定
数を長くすれば入力信号１００の信号波形を歪めること
なく一定電力の出力信号１０２を出力することが可能に
なる。

【００１３】

【発明が解決しようとする課題】しかし、図３に示す従
来例において時定数を短くすると入力信号１００の電力
変動にすばやく反応できるものの、入力信号１００が瞬
時的な振幅の変化が頻繁に発生するような変調がかけら
れた信号であった場合には、入力信号１００の信号波形
を歪めてしまうと言った問題点があった。

【００１４】また、図３に示す従来例において時定数を
長くすると入力信号１００の信号波形の歪みを低減でき
るものの、入力信号１００がバースト状の信号であった
場合には、出力信号１０２の電力が所定の電力値に落ち
着くまでの時間が長くなってしまう、言い換えれば、入
力信号１００の電力変動にすばやく反応できないと言っ
た問題点があった。従って本発明が解決しようとする課
題は、入力信号の電力変動にすばやく反応が可能で、入
力信号波形の歪みを低減することが可能な自動利得制御
回路を実現することにある。

【００１５】

【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項１記載の発明は、出力信
号の電力値を自動的に制御する自動利得制御回路におい
て、入力信号を利得制御信号に基づき設定された利得に
よって増幅して前記出力信号として出力する可変利得増
幅器と、前記出力信号の電力を検出する電力検出器と、
この電力検出器の出力と基準電圧信号と比較して第１の
利得制御信号を出力する時定数の短い第１の比較積分器
と、前記電力検出器の出力と前記基準電圧信号と比較し
て第２の利得制御信号を出力する時定数の長い第２の比
較積分器と、前記入力信号の電力変動に基づき前記第１
若しくは前記第２の利得制御信号を選択して前記可変利
得増幅器に供給する応答時間切替手段とを備えたことに
より、入力信号の電力変動にすばやく反応が可能で、入
力信号波形の歪みを低減することが可能な自動利得制御
回路を実現する。

【００１６】請求項２記載の発明は、請求項１記載の発
明である自動利得制御回路において、前記応答時間切替
手段が、前記入力信号の電力変動を検出する電力検出器
と、前記電力検出器の出力と基準電圧信号と比較する比
較器と、この比較器の出力に基づきパルス信号を発生さ
せる定時間パルス発生器と、前記パルス信号に基づき前
記第１若しくは前記第２の利得制御信号を選択して前記
可変利得増幅器に供給する切替手段とから構成されたこ
とにより、入力信号の電力変動にすばやく反応が可能
で、入力信号波形の歪みを低減することが可能な自動利
得制御回路を実現する。

【００１７】請求項３記載の発明は、出力信号の電力値
を自動的に制御する自動利得制御回路において、入力信
号を利得制御信号に基づき設定された利得によって増幅
して前記出力信号として出力する可変利得増幅器と、前
記出力信号の電力を検出する電力検出器と、時定数が可
変で前記電力検出器の出力と基準電圧信号と比較して前
記利得制御信号を出力して前記可変利得増幅器に供給す
る比較積分器と、前記入力信号の電力変動に基づき前記
比較積分器の時定数を切替える応答時間切替手段とを備
えたことにより、入力信号の電力変動にすばやく反応が
可能で、入力信号波形の歪みを低減することが可能な自
動利得制御回路を実現する。

【００１８】請求項４記載の発明は、請求項３記載の発
明である自動利得制御回路において、前記応答時間切替
手段が、前記入力信号の電力変動を検出する電力検出器
と、前記電力検出器の出力と基準電圧信号と比較する比
較器と、この比較器の出力に基づき前記比較積分器の時
定数を切替えるパルス信号を発生させる定時間パルス発
生器とから構成されたことにより、入力信号の電力変動
にすばやく反応が可能で、入力信号波形の歪みを低減す
ることが可能な自動利得制御回路を実現する。

【００１９】請求項５記載の発明は、請求項３記載の発
明である自動利得制御回路において、前記比較積分器
が、前記パルス信号に基づき抵抗値の異なる２つの抵抗
の何れか一方を選択して前記時定数を切替えることによ
り、入力信号の電力変動にすばやく反応が可能で、入力
信号波形の歪みを低減することが可能な自動利得制御回
路を実現する。

【００２０】請求項６記載の発明は、請求項３記載の発
明である自動利得制御回路において、前記比較積分器
が、前記パルス信号に基づき可変抵抗器の抵抗値を変化
させて前記時定数を切替えることにより、入力信号の電
力変動にすばやく反応が可能で、入力信号波形の歪みを
低減することが可能な自動利得制御回路を実現する。

【００２１】請求項７記載の発明は、請求項１若しくは
請求項３記載の発明である自動利得制御回路において、
前記時定数を３段階以上の多段階で切替えることによ
り、入力信号の電力変動にすばやく反応が可能で、入力
信号波形の歪みを低減することが可能な自動利得制御回
路を実現する。

【００２２】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る自動利得制御回路の一実
施例を示す構成ブロック図である。

【００２３】図１において２及び１００は図３と同一符
号を付してあり、１ａは可変利得増幅器、４は電力検出
器、５は比較器、６は定時間パルス発生器、７及び８は
比較積分器、９は切替手段、１０２ａは出力信号、１０
３ａは切替手段９の出力である利得制御信号、１０４及
び１０５は基準電圧信号、１０６は比較積分器７の出力
である利得制御信号、１０７は比較積分器８の出力であ
る利得制御信号である。また、４，５，６及び９は応答
時間切替手段５０を構成している。

【００２４】入力信号１００は可変利得増幅器１ａの入
力端子に入力され、可変利得増幅器１ａの出力端子から
は出力信号１０２ａが出力される。

【００２５】この出力信号１０２ａは電力検出器２に印
加され、電力検出器２の出力は比較積分器７及び８の一
方の入力端子に接続される。また、比較積分器７及び８
の他方の入力端子には基準電圧信号１０５が印加され
る。

【００２６】さらに、比較積分器７及び８の出力である
それぞれの利得制御信号１０６及び１０７は切替手段９
を介して利得制御信号１０３ａとして可変利得増幅器１
ａの制御入力端子に接続される。

【００２７】一方、入力信号１００は電力検出器４に入
力され、電力検出器４の出力は比較器５の一方の入力端
子に接続される。また、比較器５の他方の入力端子には
基準電圧信号１０４が印加される。

【００２８】比較器５の出力は定時間パルス発生器６に
接続され、定時間パルス発生器６の出力は切替手段９の
制御入力端子に接続される。

【００２９】ここで、図１に示す実施例の動作を説明す
る。自動利得制御回路の基本的な動作は図３に示す従来
例と同様であるのでその部分の説明は省略する。

【００３０】入力信号１００は可変利得増幅器１ａで利
得制御信号１０３ａに基づき設定された利得によって増
幅され出力信号１０２ａとして出力される。一方、電力
検出器２は出力信号１０２ａの電力を検出して当該電力
に応じた電圧信号を出力する。

【００３１】比較積分器７及び８は電力検出器２からの
電圧信号と印加された基準電圧信号１０５とをそれぞれ
が比較し、電圧信号が基準電圧信号１０５に対応した
値、例えば、両者が等しくなるように出力である利得制
御信号１０６及び１０７を調整する。

【００３２】但し、比較積分器７の時定数は比較積分器
８の時定数と比較して短くなっている。言い換えれば、
比較積分器７は入力信号１００の電力変動にすばやく反
応でき、比較積分器８は入力信号１００の信号波形の歪
みを低減できるものとなっている。

【００３３】また、電力検出器４は入力信号１００の電
力を検出して当該電力に応じた電圧信号を出力し、比較
器５は電力検出器４からの電圧信号と印加された基準電
圧信号１０４とを比較して定時間パルス発生器６に出力
する。

【００３４】定時間パルス発生器６は比較器５において
電力検出器４からの電圧信号が基準電圧信号１０４を超
えた瞬間から一定時間だけ持続するパルス信号を発生さ
せる。

【００３５】切替手段９は定時間パルス発生器６からパ
ルス信号が印加されている場合には、時定数の短い比較
積分器７からの利得制御信号１０６を選択して可変利得
増幅器１ａに供給し、定時間パルス発生器６からパルス
信号が印加されていない場合には、時定数の長い比較積
分器８からの利得制御信号１０７を選択して可変利得増
幅器１ａに供給する。

【００３６】このように選択された利得制御信号１０３
ａを印加された可変利得増幅器１ａはその利得が変化す
るので、出力信号１０２ａの電力も変化する。

【００３７】すなわち、電力検出器４で入力信号１００
の電力変動を検出した場合には、応答速度切替手段５０
が時定数の短い比較積分器７を選択して利得制御信号１
０６を用いることにより、入力信号の電力変動にすばや
く反応が可能になる。

【００３８】また、電力検出器４で入力信号１００の電
力変動を検出しない場合には、応答速度切替手段５０が
時定数の長い比較積分器８を選択して利得制御信号１０
７を用いることにより、入力信号１００の信号波形の歪
みを低減することが可能になる。

【００３９】この結果、電力検出器４で入力信号１００
の電力変動を検出した場合には、応答速度切替手段５０
が時定数の短い比較積分器７を選択して利得制御信号１
０６を用い、それ以外（定常時）の場合には、応答速度
切替手段５０が時定数の長い比較積分器８を選択して利
得制御信号１０７を用いることにより、入力信号の電力
変動にすばやく反応が可能で、入力信号波形の歪みを低
減することが可能になる。

【００４０】なお、図１に示す実施例では時定数の異な
る２つの比較積分器７及び８をそれぞれ設けて、電力検
出器４で検出される入力信号１００の電力変動に基づき
何れか一方の比較積分器を選択していたが、勿論、時定
数が可変な比較積分器を設けて定時間パルス発生器６の
出力に基づき時定数を切り換えても構わない。

【００４１】図２はこのような本発明に係る自動利得制
御回路の他の実施例を示す構成ブロック図である。

【００４２】図２において１ａ，２，４，５，６，１０
０，１０２ａ，１０４は図１と同一符号を付してあり、
１０は時定数が可変である比較積分器、１０８は基準電
圧信号、１０９は比較積分器１０の出力である利得制御
信号１０８である。また、４，５及び６は応答速度切替
手段５１を構成している。

【００４３】入力信号１００は可変利得増幅器１ａの入
力端子に入力され、可変利得増幅器１ａの出力端子から
は出力信号１０２ａが出力される。

【００４４】この出力信号１０２ａは電力検出器２に印
加され、電力検出器２の出力は時定数が可変な比較積分
器１０の一方の入力端子に接続される。また、比較積分
器１０の他方の入力端子には基準電圧信号１０８が印加
される。

【００４５】さらに、比較積分器１０の出力である利得
制御信号１０９は可変利得増幅器１ａの制御入力端子に
接続される。

【００４６】一方、入力信号１００は電力検出器４に入
力され、電力検出器４の出力は比較器５の一方の入力端
子に接続される。また、比較器５の他方の入力端子には
基準電圧信号１０４が印加される。

【００４７】比較器５の出力は定時間パルス発生器６に
接続され、定時間パルス発生器６の出力は比較積分器１
０の制御入力端子に接続される。

【００４８】ここで、図２に示す実施例の動作を説明す
る。但し、図１に示す実施例の説明と重複する部分に関
しては説明を省略する。

【００４９】入力信号１００は可変利得増幅器１ａで利
得制御信号１０９に基づき設定された利得によって増幅
され出力信号１０２ａとして出力される。一方、電力検
出器２は出力信号１０２ａの電力を検出して当該電力に
応じた電圧信号を出力する。

【００５０】比較積分器１０は電力検出器２からの電圧
信号と印加された基準電圧信号１０６とを比較し、電圧
信号が基準電圧信号１０８に対応した値、例えば、両者
が等しくなるように出力である利得制御信号を調整す
る。

【００５１】また、電力検出器４は入力信号１００の電
力を検出して当該電力に応じた電圧信号を出力し、比較
器５は電力検出器４からの電圧信号と印加された基準電
圧信号１０４とを比較して定時間パルス発生器６に出力
する。

【００５２】定時間パルス発生器６は比較器５において
電力検出器４からの電圧信号が基準電圧信号１０４を超
えた瞬間から一定時間だけ持続するパルス信号を発生さ
せる。

【００５３】比較積分器１０は定時間パルス発生器６か
らのパルス信号に基づき時定数を切り換える。

【００５４】例えば、比較積分器１０は制御入力端子に
印加される制御信号（パルス信号）に基づき比較積分器
１０内部の抵抗値の異なる２つの抵抗の何れか一方を選
択して時定数を切替える。

【００５５】また、例えば、比較積分器１０は制御入力
端子に印加される制御信号（パルス信号）に基づき抵抗
値が変化する可変抵抗を用い、制御信号（パルス信号）
に基づき可変抵抗の抵抗値を変化させて時定数を切替え
る。

【００５６】すなわち、比較積分器１０は定時間パルス
発生器６からパルス信号が印加されている場合には、時
定数が短くなるように変化させ、定時間パルス発生器６
からパルス信号が印加されていない場合には、時定数が
長くなるように変化させる。

【００５７】このような利得制御信号１０９を印加され
た可変利得増幅器１ａはその利得が変化するので、出力
信号１０２ａの電力も変化する。

【００５８】すなわち、電力検出器４で入力信号１００
の電力変動を検出した場合には、応答速度切替手段５１
からの制御信号（パルス信号）に基づき比較積分器１０
が時定数を短くなるようにすることにより、入力信号の
電力変動にすばやく反応が可能になる。

【００５９】また、電力検出器４で入力信号１００の電
力変動を検出しない場合には、応答速度切替手段５１か
らの制御信号（パルス信号）に基づき比較積分器１０が
時定数を長くなるようにすることにより、入力信号１０
０の信号波形の歪みを低減することが可能になる。

【００６０】この結果、電力検出器４で入力信号１００
の電力変動を検出した場合には、応答速度切替手段５１
からの制御信号（パルス信号）に基づき比較積分器１０
が時定数を短くなるようにし、それ以外（定常時）の場
合には、応答速度切替手段５１からの制御信号（パルス
信号）に基づき比較積分器１０が時定数を長くなるよう
にすることにより、入力信号の電力変動にすばやく反応
が可能で、入力信号波形の歪みを低減することが可能に
なる。

【００６１】また、図１及び図２に示す実施例において
は電力検出器４で検出される入力信号１００の電力変動
に基づき時定数を２段階に切替えているが、勿論、これ
に限定される訳ではなく、３段階以上の多段階に時定数
を切替えても構わない。

【００６２】この場合には、応答時間切替手段内に複数
個の比較器と基準電圧信号を備えてそれぞれの比較器の
検出信号に応じて時定数の異なる複数の比較積分器の何
れかを選択し、若しくは、比較積分器１０の時定数を変
化させれば良い。

【００６３】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１，２及
び請求項７の発明によれば、電力検出器で入力信号の電
力変動を検出した場合には、応答速度切替手段が時定数
の短い比較積分器を選択してこの比較積分器の利得制御
信号を用い、それ以外（定常時）の場合には、応答速度
切替手段が時定数の長い比較積分器を選択してこの比較
積分器の利得制御信号を用いることにより、入力信号の
電力変動にすばやく反応が可能で、入力信号波形の歪み
を低減することが可能になる。

【００６４】また、請求項３，４，５，６及び請求項７
の発明によれば、電力検出器で入力信号の電力変動を検
出した場合には、応答速度切替手段からの制御信号（パ
ルス信号）に基づき比較積分器が時定数を短くなるよう
にし、それ以外（定常時）の場合には、応答速度切替手
段からの制御信号（パルス信号）に基づき比較積分器が
時定数を長くなるようにすることにより、入力信号の電
力変動にすばやく反応が可能で、入力信号波形の歪みを
低減することが可能になる。

【図面の簡単な説明】

【図１】本発明に係る自動利得制御回路の一実施例を示
す構成ブロック図である。

【図２】本発明に係る自動利得制御回路の他の実施例を
示す構成ブロック図である。

【図３】従来の自動利得制御回路の一例を示す構成ブロ
ック図である。

【符号の説明】

１，１ａ 可変利得増幅器 ２，４ 電力検出器 ３，７，８，１０ 比較積分器 ５ 比較器 ６ 定時間パルス発生器 ９ 切替手段 ５０，５１ 応答時間切替手段 １００ 入力信号 １０１，１０４，１０５，１０８ 基準電圧信号 １０２，１０２ａ 出力信号 １０３，１０３ａ，１０６，１０７，１０９ 利得制御
信号

Claims (7)

【特許請求の範囲】
1. 【請求項１】出力信号の電力値を自動的に制御する自動
   利得制御回路において、 入力信号を利得制御信号に基づき設定された利得によっ
   て増幅して前記出力信号として出力する可変利得増幅器
   と、 前記出力信号の電力を検出する電力検出器と、 この電力検出器の出力と基準電圧信号と比較して第１の
   利得制御信号を出力する時定数の短い第１の比較積分器
   と、 前記電力検出器の出力と前記基準電圧信号と比較して第
   ２の利得制御信号を出力する時定数の長い第２の比較積
   分器と、 前記入力信号の電力変動に基づき前記第１若しくは前記
   第２の利得制御信号を選択して前記可変利得増幅器に供
   給する応答時間切替手段とを備えたことを特徴とする自
   動利得制御回路。
2. 【請求項２】前記応答時間切替手段が、 前記入力信号の電力変動を検出する電力検出器と、 前記電力検出器の出力と基準電圧信号と比較する比較器
   と、 この比較器の出力に基づきパルス信号を発生させる定時
   間パルス発生器と、 前記パルス信号に基づき前記第１若しくは前記第２の利
   得制御信号を選択して前記可変利得増幅器に供給する切
   替手段とから構成されたことを特徴とする請求項１記載
   の自動利得制御回路。
3. 【請求項３】出力信号の電力値を自動的に制御する自動
   利得制御回路において、 入力信号を利得制御信号に基づき設定された利得によっ
   て増幅して前記出力信号として出力する可変利得増幅器
   と、 前記出力信号の電力を検出する電力検出器と、 時定数が可変で前記電力検出器の出力と基準電圧信号と
   比較して前記利得制御信号を出力して前記可変利得増幅
   器に供給する比較積分器と、 前記入力信号の電力変動に基づき前記比較積分器の時定
   数を切替える応答時間切替手段とを備えたことを特徴と
   する自動利得制御回路。
4. 【請求項４】前記応答時間切替手段が、 前記入力信号の電力変動を検出する電力検出器と、 前記電力検出器の出力と基準電圧信号と比較する比較器
   と、 この比較器の出力に基づき前記比較積分器の時定数を切
   替えるパルス信号を発生させる定時間パルス発生器とか
   ら構成されたことを特徴とする請求項３載の自動利得制
   御回路。
5. 【請求項５】前記比較積分器が、 前記パルス信号に基づき抵抗値の異なる２つの抵抗の何
   れか一方を選択して前記時定数を切替えることを特徴と
   する請求項３載の自動利得制御回路。
6. 【請求項６】前記比較積分器が、 前記パルス信号に基づき可変抵抗の抵抗値を変化させて
   前記時定数を切替えることを特徴とする請求項３載の自
   動利得制御回路。
7. 【請求項７】前記時定数を３段階以上の多段階で切替え
   ることを特徴とする請求項１若しくは請求項３載の自動
   利得制御回路。