JPH0669744A - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPH0669744A JPH0669744A JP24590392A JP24590392A JPH0669744A JP H0669744 A JPH0669744 A JP H0669744A JP 24590392 A JP24590392 A JP 24590392A JP 24590392 A JP24590392 A JP 24590392A JP H0669744 A JPH0669744 A JP H0669744A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- circuit
- level
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電力増幅回路の出力レベルをオン，オフ制御
するに際し、簡易な構成でしかも充分なオン／オフ比を
取ることができるようにする。 【構成】 可変利得型の増幅器１と、この増幅器の出力
レベルの検出電圧を出力する検出手段４と、制御信号端
子８に入力される信号に基づいて検出手段で検出された
電圧１０と予め設定されたレベル電圧Ｘ（Ｖ）とを切替
出力する切替手段５と、基準電圧１２を出力する基準電
圧発生手段２と、この基準電圧１２と切替手段５からの
電圧１１とを比較して誤差信号１３を出力して増幅器１
の利得を制御する比較手段３とを備える。切替手段５に
設定されたレベル電圧Ｘ（Ｖ）を、増幅器１が最大出力
レベルを出力したときの検出電圧より大きい電圧に設定
し、このレベル電圧Ｘ（Ｖ）を比較対象として誤差信号
を得たときには増幅器１の利得を最小レベル状態（オフ
状態）とする。
するに際し、簡易な構成でしかも充分なオン／オフ比を
取ることができるようにする。 【構成】 可変利得型の増幅器１と、この増幅器の出力
レベルの検出電圧を出力する検出手段４と、制御信号端
子８に入力される信号に基づいて検出手段で検出された
電圧１０と予め設定されたレベル電圧Ｘ（Ｖ）とを切替
出力する切替手段５と、基準電圧１２を出力する基準電
圧発生手段２と、この基準電圧１２と切替手段５からの
電圧１１とを比較して誤差信号１３を出力して増幅器１
の利得を制御する比較手段３とを備える。切替手段５に
設定されたレベル電圧Ｘ（Ｖ）を、増幅器１が最大出力
レベルを出力したときの検出電圧より大きい電圧に設定
し、このレベル電圧Ｘ（Ｖ）を比較対象として誤差信号
を得たときには増幅器１の利得を最小レベル状態（オフ
状態）とする。
Description
【０００１】
【産業上の利用分野】本発明は電力増幅回路に関し、特
に出力レベルのオン／オフ比を充分に取れるようにした
電力増幅回路に関する。
に出力レベルのオン／オフ比を充分に取れるようにした
電力増幅回路に関する。
【０００２】
【従来の技術】従来、電力増幅回路の出力レベルを制御
するために、図３の回路が用いられている。同図におい
て、増幅器１はその利得が可変でき、入力端子６からの
信号を増幅して出力端子７に出力する。この出力の一部
は検波回路４で検波され、その出力信号１０を比較回路
３に入力する。比較回路３では基準電圧発生回路２から
の基準電圧１２との比較を行って両者の誤差信号１３を
出力し、この誤差信号１３に基づいて前記増幅器１の利
得を制御し、出力のレベル調整を行っている。このよう
にして、増幅器１の出力レベルは基準電圧１２によって
決められるレベルに制御される。また、入力端子６と増
幅器１との間には入力制御回路９を介挿し、この入力制
御回路９を制御信号入力端子８からの制御信号に基づい
てオン，オフさせることで、入力制御回路９のオフ時に
は入力信号が増幅器１に供給されなくなり、増幅回路の
出力レベルをオフとしている。
するために、図３の回路が用いられている。同図におい
て、増幅器１はその利得が可変でき、入力端子６からの
信号を増幅して出力端子７に出力する。この出力の一部
は検波回路４で検波され、その出力信号１０を比較回路
３に入力する。比較回路３では基準電圧発生回路２から
の基準電圧１２との比較を行って両者の誤差信号１３を
出力し、この誤差信号１３に基づいて前記増幅器１の利
得を制御し、出力のレベル調整を行っている。このよう
にして、増幅器１の出力レベルは基準電圧１２によって
決められるレベルに制御される。また、入力端子６と増
幅器１との間には入力制御回路９を介挿し、この入力制
御回路９を制御信号入力端子８からの制御信号に基づい
てオン，オフさせることで、入力制御回路９のオフ時に
は入力信号が増幅器１に供給されなくなり、増幅回路の
出力レベルをオフとしている。
【０００３】
【発明が解決しようとする課題】このような従来の電力
増幅回路においては、入力制御回路９によって出力レベ
ルのオン／オフを行っているが、入力制御回路９はピン
ダイオード等によって構成されることが多いため、充分
なオン／オフ比がとれないという問題がある。このオン
／オフ比を充分とるためにピンダイオードの段数を増や
すと、その回路構成が複雑になる上に、入力制御回路９
における損失が増加し、しかも入力端子６に入力させる
入力信号の入力レベルを高くしなければならなくなると
いう問題がある。本発明の目的は、簡易な構成で出力レ
ベルのオン／オフ比を充分に取ることができる電力増幅
回路を提供することにある。
増幅回路においては、入力制御回路９によって出力レベ
ルのオン／オフを行っているが、入力制御回路９はピン
ダイオード等によって構成されることが多いため、充分
なオン／オフ比がとれないという問題がある。このオン
／オフ比を充分とるためにピンダイオードの段数を増や
すと、その回路構成が複雑になる上に、入力制御回路９
における損失が増加し、しかも入力端子６に入力させる
入力信号の入力レベルを高くしなければならなくなると
いう問題がある。本発明の目的は、簡易な構成で出力レ
ベルのオン／オフ比を充分に取ることができる電力増幅
回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、可変利得型の
増幅器と、この増幅器の出力レベルを検出して検出電圧
を出力する検出手段と、入力される制御信号に基づいて
前記検出手段で検出された電圧と予め設定されたレベル
電圧とを切り替えて出力する切替手段と、基準となる電
圧を出力する基準電圧発生手段と、この基準電圧と前記
切替手段からの電圧とを比較して誤差信号を出力し、こ
の誤差信号に基づいて前記増幅器の利得を制御する比較
手段とを備えており、切替手段に設定されたレベル電圧
を、増幅器が最大出力レベルを出力したときの検出電圧
より大きい電圧に設定する。
増幅器と、この増幅器の出力レベルを検出して検出電圧
を出力する検出手段と、入力される制御信号に基づいて
前記検出手段で検出された電圧と予め設定されたレベル
電圧とを切り替えて出力する切替手段と、基準となる電
圧を出力する基準電圧発生手段と、この基準電圧と前記
切替手段からの電圧とを比較して誤差信号を出力し、こ
の誤差信号に基づいて前記増幅器の利得を制御する比較
手段とを備えており、切替手段に設定されたレベル電圧
を、増幅器が最大出力レベルを出力したときの検出電圧
より大きい電圧に設定する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図である。同図にお
いて、増幅器１は制御電圧に応じてその利得が可変でき
るように構成されており、入力端子６から入力される入
力信号を増幅して、出力端子７から出力する。検波回路
４は前記増幅器１の出力の一部を検波し、その検波信号
１０を切替回路５に出力する。この切替回路５は図２に
詳細構造を示すように、制御信号入力端子８に入力され
る制御信号のオン時にのみ、入力された検波信号１０を
出力信号１１として比較回路３に出力する。また、制御
信号がオフの場合には、予め設定されたＸ（Ｖ）の直流
電圧を出力信号１１として比較回路に出力する。この直
流電圧Ｘ（Ｖ）は、この増幅回路が最大の出力レベルを
出力したときの検波回路４の検波信号１０の値より大き
い直流電圧値である。比較回路３は、基準電圧発生回路
２からの基準電圧１２と前記出力信号１１とを比較し、
比較の結果に応じて誤差信号１３を前記増幅器に帰還す
る。
る。図１は本発明の一実施例を示す図である。同図にお
いて、増幅器１は制御電圧に応じてその利得が可変でき
るように構成されており、入力端子６から入力される入
力信号を増幅して、出力端子７から出力する。検波回路
４は前記増幅器１の出力の一部を検波し、その検波信号
１０を切替回路５に出力する。この切替回路５は図２に
詳細構造を示すように、制御信号入力端子８に入力され
る制御信号のオン時にのみ、入力された検波信号１０を
出力信号１１として比較回路３に出力する。また、制御
信号がオフの場合には、予め設定されたＸ（Ｖ）の直流
電圧を出力信号１１として比較回路に出力する。この直
流電圧Ｘ（Ｖ）は、この増幅回路が最大の出力レベルを
出力したときの検波回路４の検波信号１０の値より大き
い直流電圧値である。比較回路３は、基準電圧発生回路
２からの基準電圧１２と前記出力信号１１とを比較し、
比較の結果に応じて誤差信号１３を前記増幅器に帰還す
る。
【０００６】この増幅回路によれば、制御信号入力端子
８の制御信号がオンのときには、増幅器１の出力は検波
回路４で検波信号１０とされ、かつ切替回路５を通して
出力信号１１として比較回路３に入力される。そして、
ここで基準電圧発生回路２からの基準電圧１２と比較さ
れ、比較された結果の誤差信号１３により増幅器１の利
得を制御し、出力のレベルを制御する。このようにして
増幅器１の出力レベルは基準電圧１２によって決められ
るレベルに制御される。
８の制御信号がオンのときには、増幅器１の出力は検波
回路４で検波信号１０とされ、かつ切替回路５を通して
出力信号１１として比較回路３に入力される。そして、
ここで基準電圧発生回路２からの基準電圧１２と比較さ
れ、比較された結果の誤差信号１３により増幅器１の利
得を制御し、出力のレベルを制御する。このようにして
増幅器１の出力レベルは基準電圧１２によって決められ
るレベルに制御される。
【０００７】一方、制御信号入力端子８の制御信号がオ
フの場合には、切替回路５の出力信号１１としてＸ
（Ｖ）の直流電圧が出力される。この直流電圧Ｘ（Ｖ）
は増幅回路が最大の出力レベルを出力したときの検波回
路４の検波信号１０の値より大きい直流電圧値であるた
め、切替回路５の出力信号１１は強制的に大きく見せか
けることになる。したがって、比較回路３では出力レベ
ルが異常に大きいものとみなし、出力レベルが最低とな
るように誤差信号１３を出力する。この結果、増幅器１
では出力レベルが最小、実際には殆ど出力レベルオフと
なるように利得が制御される。これにより、出力レベル
のオン／オフ比を充分にとることができる。また、切替
回路５は単なるスイッチ回路で構成できるため、回路構
成が複雑になることもない。更に、入力信号に損失が生
じることもない。
フの場合には、切替回路５の出力信号１１としてＸ
（Ｖ）の直流電圧が出力される。この直流電圧Ｘ（Ｖ）
は増幅回路が最大の出力レベルを出力したときの検波回
路４の検波信号１０の値より大きい直流電圧値であるた
め、切替回路５の出力信号１１は強制的に大きく見せか
けることになる。したがって、比較回路３では出力レベ
ルが異常に大きいものとみなし、出力レベルが最低とな
るように誤差信号１３を出力する。この結果、増幅器１
では出力レベルが最小、実際には殆ど出力レベルオフと
なるように利得が制御される。これにより、出力レベル
のオン／オフ比を充分にとることができる。また、切替
回路５は単なるスイッチ回路で構成できるため、回路構
成が複雑になることもない。更に、入力信号に損失が生
じることもない。
【０００８】
【発明の効果】以上説明したように本発明は、制御信号
に基づいて増幅器の最大出力レベル時の検出電圧よりも
大きな電圧を切り替えて比較回路に入力させるように構
成しているので、この電圧を比較回路に入力したときに
は増幅器を最小出力レベルに制御して出力をオフさせる
ことができるので、増幅器の入力信号をオン，オフさせ
るためのピンダイオード等の高価な部品で構成される入
力制御回路が不要となり、簡易な回路でしかも充分なオ
ン／オフ比をとることができる効果がある。また、入力
信号に損失が生じることもない。
に基づいて増幅器の最大出力レベル時の検出電圧よりも
大きな電圧を切り替えて比較回路に入力させるように構
成しているので、この電圧を比較回路に入力したときに
は増幅器を最小出力レベルに制御して出力をオフさせる
ことができるので、増幅器の入力信号をオン，オフさせ
るためのピンダイオード等の高価な部品で構成される入
力制御回路が不要となり、簡易な回路でしかも充分なオ
ン／オフ比をとることができる効果がある。また、入力
信号に損失が生じることもない。
【図１】本発明の電力増幅回路の一実施例の回路図であ
る。
る。
【図２】切替回路の内部構成を示す図である。
【図３】従来の電力増幅回路の一例の回路図である。
１ 増幅器 ２ 基準電圧発生回路 ３ 比較回路 ４ 検波回路 ５ 切替回路 ８ 制御信号入力端子
Claims (1)
- 【請求項１】 可変利得型の増幅器と、この増幅器の出
力レベルを検出して検出電圧を出力する検出手段と、入
力される制御信号に基づいて前記検出手段で検出された
電圧と予め設定されたレベル電圧とを切り替えて出力す
る切替手段と、基準となる電圧を出力する基準電圧発生
手段と、この基準電圧と前記切替手段からの電圧とを比
較して誤差信号を出力し、この誤差信号に基づいて前記
増幅器の利得を制御する比較手段とを備え、前記切替手
段に設定されたレベル電圧は、前記増幅器が最大出力レ
ベルを出力したときの検出電圧より大きい電圧に設定し
たことを特徴とする電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590392A JPH0669744A (ja) | 1992-08-22 | 1992-08-22 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24590392A JPH0669744A (ja) | 1992-08-22 | 1992-08-22 | 電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669744A true JPH0669744A (ja) | 1994-03-11 |
Family
ID=17140541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24590392A Pending JPH0669744A (ja) | 1992-08-22 | 1992-08-22 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669744A (ja) |
-
1992
- 1992-08-22 JP JP24590392A patent/JPH0669744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625429B1 (en) | Mobile radio communication apparatus | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| JPH05110456A (ja) | 出力電力制御回路 | |
| JPH0669744A (ja) | 電力増幅回路 | |
| JPH05235657A (ja) | 高周波電力増幅装置 | |
| JPH06188660A (ja) | 電力増幅回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| KR200319428Y1 (ko) | 고 효율 전력 증폭장치 | |
| JP3253845B2 (ja) | 自動電力制御回路 | |
| JP3284613B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JP2545361Y2 (ja) | カセットデッキ | |
| JPH10173444A (ja) | 増幅器の電源電圧切換回路 | |
| JPH09116357A (ja) | 可変利得増幅回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JP2000101374A (ja) | 自動レベル制御回路 | |
| JPH1127056A (ja) | Ａ級アンプのアイドリング調整回路 | |
| JPH10173446A (ja) | 電力増幅器 | |
| JPH08204466A (ja) | 低損失駆動回路 | |
| JPH07202580A (ja) | Ｆｅｔ増幅器 | |
| JPS60217705A (ja) | 電力増幅器 | |
| JPH08154020A (ja) | Ｆｅｔ電力増幅装置 | |
| JPH10215129A (ja) | 多段増幅回路 | |
| JPH08213851A (ja) | 出力安定化回路 | |
| JP2003174341A (ja) | 自動利得制御回路 |