JPH061865B2

JPH061865B2 - 電力増幅器の出力安定化回路

Info

Publication number: JPH061865B2
Application number: JP13122786A
Authority: JP
Inventors: 英彦青木
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1986-06-06
Filing date: 1986-06-06
Publication date: 1994-01-05
Anticipated expiration: 2009-01-05
Also published as: JPS62287703A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は電力増幅器における出力Ｂ級プッシュプル増
幅回路動作の安定度を向上させるための電力増幅器の出
力安定化回路に関する。

（従来の技術）例えば音響機器に用いられる電力増幅器にあつては、周
囲温度変化、電源電圧変動、入力信号電圧変化、外付部
品である位相補正および発振防止等を行なうためのコン
デンサの値、tanδのばらつき等により不安定動作（発
振）を起こすことがある。また、最近の電力増幅器は低
価格、実装面積の縮小、工数低減を目標にコンデンサ、
抵抗等の外付部品を少なくし、特にコンデンサについて
はその容量値の小さいものを使用するようにしたいとい
う要望が強い。

このような背景のある中で、従来より用いられてきた電
力増幅器として第４図に示すものがある。この電力増幅
器は音響信号の増幅を目的としたもので、図中点線内は
集積回路で構成されていることを示しており、Ｔ１は電
源電圧ＶCC入力端子、Ｔ２は音声帯域低周波信号Ｖin入
力端子、Ｔ３はリプルフィルタコンデンサＣ１接続端
子、Ｔ４は負帰還直流カット用コンデンサ接続端子、Ｔ
５はアース接続端子、Ｔ６は出力端子、Ｔ７はブートス
トラツプ（ＢＳ）コンデンサＣ３接続端子である。

集積回路内において、トランジスタＱ１はエミッタフォ
ロワを形成し、トランジスタＱ２，Ｑ３は差動増幅回路
を形成している。トランジスタＱ１のベースには低周波
入力信号Ｖin、トランジスタＱ３のベースには負帰還信
号Ｖ０が加えられる。また、トランジスタＱ４，Ｑ５は
カレントミラー回路を形成しており、上記トランジスタ
Ｑ２，Ｑ３の能動負荷となつている。

一方、ダイオードＤ１及びトランジスタＱ６，Ｑ７は電
源電圧ＶCCに依存される電流ｉ０を抵抗Ｒ１，Ｒ２に流
して、出力電圧Ｖoutを電源電圧ＶCCの1/2に保つための
ものである。上記トランジスタＱ４のコレクタ出力をベ
ース入力とするトランジスタＱ９は、後段のプッシュプ
ル回路を駆動する前置増幅段として働き、該トランジス
タＱ９のコレクタ出力を抵抗Ｒ３を介してベース入力と
するトランジスタＱ10は、入力信号の位相反転出力によ
り出力トランジスタＱ18を駆動する駆動手段として機能
する。

また、トランジスタＱ11は抵抗Ｒ４と共にレベルシフト
回路を構成しており、このトランジスタＱ11のコレクタ
出力をベース入力とするトランジスタＱ12は出力トラン
ジスタＱ17を駆動する駆動段として機能する。トランジ
スタＱ13〜Ｑ16及び抵抗Ｒ５は出力トランジスタＱ17,Q
18のアイドル電流を決定するものである。つまり、出力
電圧Ｖout〜トランジスタＱ17のベース・エミッタ間電
圧ＶBE(Q17)（以下同様に記す）Ｖ〜BE(Q12)〜Ｖ(R4)〜
ＶBE(Q11)〜Ｖ(R3)〜ＶBE(Q10)〜ＶBE(Q13)〜ＶBE(Q14)
〜ＶBE(Q15)〜ＶBE(Q16)〜Ｖoutによるループが形成さ
れ、このループによつてアイドル電流が決定される。

上記トランジスタＱ17，Ｑ18はＳＥＰＰ（シングル・エ
ンディット・プッシュプル）による出力Ｂ級プッシュプ
ル増幅回路を構成しており、その出力電圧Ｖoutは帰還
抵抗Ｒ１，Ｒ２及びコンデンサＣ２により前段の差動増
幅回路へ負帰還されると共に、出力端子Ｔ６よりコンデ
ンサＣ５による回路を介してスピーカＳＰに送られる。
コンデンサＣ６は負帰還ループの発振防止用のもので、
Ｃ５はカップリング・コンデンサである。

ところで、この回路の発振要因としては、負帰還ループ
によるものの他に、Ｔ６→Ｑ16→Ｑ15→Ｑ14→Ｑ13→Ｑ
10→Ｑ18→Ｔ６のマイナーループによるものがある。こ
のマイナーループは出力信号の下側半サイクルで発振を
起こす恐れがある。これらの発振を防止するためにコン
デンサＣ４，Ｃ６が設けられている。この場合、先に述
べたように外付部品であるコンデンサＣ４を可能な限り
小容量とものとし、できれば取去りたいという要望があ
る。

しかしながら、集積回路内部のコンデンサＣ６の容量を
大きくしても、これは負帰還ループの発振を止めるもの
であるから、これでは外付コンデンサＣ４の容量を小さ
くすることはできない。このコンデンサＣ４の容量を小
さくできるのは抵抗Ｒ３である。この抵抗Ｒ３の抵抗値
を大きくすればマイナーループの発振がおさえられ、こ
れによつてＣ４の容量を小さくすることができる。しか
し、抵抗Ｒ３を大きくすると、Ｒ３に流れる電流による
電圧降下で出力信号Ｖoutを下側に駆動する能力が低下
してしまうため、Ｒ３の抵抗値は現実には大きくても数
百［Ω］である。

また、コンデンサＣ４が小さすぎたりtanδが大きい
と、出力電圧波形は第５図に示すように（ここでは入力
信号が正弦波である場合を示している）下側部分で高周
波発振電圧信号が重畳される。この高周波発振電圧信号
の発振周波数はおよび１０［ＭＨｚ］である。コンデン
サＣ６には比較的大容量のものが用いられ、特にtanδ
が小さく高周波特性の優れたマイラコンデンサが用いら
れている。

（発明が解決しようとする問題点）以上のように、従来の電力増幅器では、出力信号電圧波
形に高周波発振電圧波形が重畳した場合、発振防止用コ
ンデンサとして十分大きな容量を持つマイラ・コンデン
サを用いて高周波発振電圧発振電圧波形を除去し、回路
動作を安定させている。しかし、その容量値が不十分で
あつたり、容量値は十分でも電界コンデンサやセラミツ
ク・コンデンサのようにtanδや温度特性が良好でない
コンデンサを用いると、周囲温度変化、電源電圧変動、
入力信号電圧変化、集積回路化において外付部品となる
位相補正及び発振防止用コンデンサの値やtanδのばら
つきがあるとき、またステレオ動作（２チャンネル動
作）等のとき、不安定動作（発振）を起こしてしまう。

この発明の目的は、音響増幅器等の電力増幅器における
上記不安定要素の存在を前提にして、簡単な構成で、従
来出力段に設けられていた発振防止用コンデンサを取去
る、あるいは極めて小容量のものとする、あるいはセラ
ミツク・コンデンサ等に置き変える等によつても、十分
に安定動作を確保することができる電力増幅器の出力安
定化回路を提供することにある。

［発明の構成］（問題点を解決するための手段）この発明に係る電力増幅器の出力安定化回路は、出力段
がシングル・エンド・プッシュプル回路で構成されてい
るものに適用され、エミッタが出力端子Ｔ_６に接続さ
れ、ベース・コレクタ間にＰＮ接合素子Ｑ₁₄，Ｑ₁₅が接
続される第１のトランジスタＱ₁₆と、上記第１のトラン
ジスタのベース・エミッタ間に順方向に接続されるＰＮ
接合素子Ｑ₁₉と、ベースが上記第１のトランジスタのコ
レクタに接続される第２のトランジスタＱ₁₃と、エミッ
タが上記第２のトランジスタのエミッタに接続され、コ
レクタが上記シングル・エンド・プッシュプル回路のプ
ルダウン側の第１の駆動回路₁₈の入力端に接続される第
３のトランジスタＱ₁と、上記第３のトランジスタのベ
ースと上記シングル・エンド・プッシュプル回路のプル
アツプ側の第２の駆動回路Ｑ₁₂,Q₁₇の入力端との間に接
続されるレベルシフト回路とを備えている。

（作用）上記構成による電力増幅器の出力安定化回路は、第２の
ＰＮ接合素子が、第１のトランジスタのベース・エミッ
タ間に順方向に接続されている。これによつて、第１の
トランジスタ及び第２のトランジスタ及び第３のトラン
ジスタ及び第１のＰＮ接合素子及び第１の駆動回路から
構成されるマイナーループの利得を下げ、発振を防止す
る。

（実施例）以下、第１図乃至第３図を参照してこの発明の実施例を
説明する。但し、第１図及び第３図において、第４図と
同一部分には同一符号を付して示し、ここでは異なる部
分についてのみ述べる。

第１図はこの発明に係る第１の実施例を示すもので、第
４図に示した従来のものと異なる部分は、出力段に発振
防止用のコンデンサＣ４がなく、抵抗Ｒ５に代わってト
ランジスタＱ19が用いられている点にある。このトラン
ジスタＱ19はトランジスタＱ16のベース・エミッタ間に
ダイオード接続されており、前述したＴ６→Ｑ16→Ｑ15
→Ｑ14→Ｑ13→Ｑ10→Ｑ18→Ｔ６のマイナーループの利
得を十分下げる働きをしている。つまり、このトランジ
スタＱ19が出力安定化回路を構成している。

すなわち、第４図に示した回路において、出力端子Ｔ６
に接続されていた発振防止用のコンデンサＣ４は、負帰
還ループに起因する発振を止めるためのものではなく、
出力段の不安定動作に起因する発振を防止するためのも
のである。この出力段の不安定動作は下側出力回路のル
ープ（上記マイナーループ）によるものであるから、こ
のループ利得を低下させれば発振を止めることができ
る。

そこで、上記電力増幅器では、ループ利得を低下させる
手段として、アイドル電流を決定する回路中のエミッタ
接地増幅回路を構成するトランジスタＱ16に対し、その
ベース・エミッタ間にトランジスタＱ19をダイオード接
続して介在させている。つまり、トランジスタＱ16，Ｑ
19はカレントミラー回路を構成しており、このカレント
ミラー回路によつて上記マイナーループの利得を低下さ
せている。

ここで、第１図及び第４図において、下側半サイクルが
動作するように、トランジスタＱ18にアイドル電流が流
れ、Ｑ17がカットオフするように設定した状態で、トラ
ンジスタＱ11のエミッタの信号を入れたときの出力信号
Ｖoutの周波数特性を第２図に示す。尚、第１図及び第
４図において、Ｒ１＝２０ｋΩ、Ｒ２＝２００Ω、Ｒ5=
５０ｋΩ、Ｒ６＝Ｒ７＝２ｋΩ、Ｒ８＝４０ｋΩ、Ｒ９＝１００Ω、Ｒ10＝１０ｋΩ、Ｒ11＝１００Ω、Ｒ
12＝１ｋΩ、Ｃ１＝Ｃ２＝４７μＦ、Ｃ３＝１００μＦ、Ｃ５＝１０００μＦ、Ｃ６＝３０ｐＦ、Ｉ１＝５０μＡ、Ｉ２＝１００μＡ、
Ｉ３＝Ｉ４＝２００μＡ、スピーカＳＰのインピーダン
ス＝８Ωとする。

第２図において、特性Ａは第４図に示した従来回路でＲ
３＝０とした場合であり、１０MHzの点に＋３５dBの鋭
いピークを持っている。つまり、この回路では１０MHz
付近で発振することになる。特性Ｂは第１図に示した回
路でＲ３＝０とした場合であり、やはりピークはあるも
のの特性Ａに比べて２０dB以上小さくなっている。この
ため、出力端子Ｔ６に接続される発振防止用コンデンサ
Ｃ４は、従来のものに比べて小さいものでよい。そのピ
ークは抵抗Ｒ３を大きくすることによつてさらに小さく
することができる。特性ＣはＲ３＝１００Ω、特性ＤはＲ３＝３００Ω、特性ＥはＲ
４＝１ｋΩのときのものである。さらにＲ３を大きくす
るとそのピークはみとめられなくなる。このピークの低
減の割合は、従来回路におけるＲ３の数ｋΩ以上の低減
の割合に等しい。特性Ｅぐらいになればもはや発振防止
用コンデンサＣ４を必要としない。また、特性Ｂ，Ｃ，
Ｄにおいても発振防止用コンデンサＣ４を従来の場合に
比べて小さくすることができ、tanδが大きくなっても
発振するようなことはない。

したがって、上記構成による電力増幅器は、 (1)少ない素子（従来回路の抵抗１本を１つのトランジ
スタに置換えただけ）で下側出力Ｂ級プッシュプル回路
動作を安定させることができる。

(2)上記理由により、周囲温度変化、電源電圧変動、入
力信号電圧変化、外付部品である発振防止用コンデンサ
の値、tanδのばらつきやステレオ（２チャンネル）動
作に対し安定に動作する。

(3)上記理由により、外付部品である発振防止用コンデ
ンサ（通常マイラ・コンデンサが用いられる）の容量値
を小さくし、あるいはセラミツク・コンデンサや電解コ
ンデンサに置換える、あるいは取去ることが可能で、こ
れによつて製品の低価格化、実装面積の縮小、工程低減
が可能になる。といった効果が得られる。

第３図はこの発明に係る第２の実施例を示すもので、こ
の回路は第１図に示した回路のブートストラップ構成を
廃止し、電源電圧ＶCCを直接トランジスタＱ12，Ｑ17に
供給するようにし、またトランジスタＱ12を駆動するト
ランジスタＱ11のベースにダイオード接続されたトラン
ジスタＱ20を介在させ、さらにトランジスタＱ19を用い
ずにトランジスタＱ15，Ｑ16を同一のベース電流で駆動
するようにしたものである。この構成によれば、上側半
サイクルが、ＶCCレベルから３ＶBE＋ＶCE(sat)だけ残るので、２ＶBE＋ＶCE(sat)の範囲で動作する。このとき、コン
デンサＣ３不要となり、これによってＩＣ化においてＢ
Ｓ出力端子Ｔ７も不要となる。したがって、第１図に示
した回路に持つ効果が一層顕著になる。

［発明の効果］以上詳述したようにこの発明によれば、音響増幅器等の
電力増幅器における上記不安定要素の存在を前提にし
て、簡単な構成で、従来出力段に設けられていた発振防
止用コンデンサを取去る、あるいは極めて小容量のもの
とする、あるいはセラミツク・コンデンサ等に置き変え
る等によつても、十分に安定動作を確保することができ
る電力増幅器の出力安定化回路を提供することができ
る。

【図面の簡単な説明】

第１図はこの発明に係る電力増幅器の出力安定化回路の
一実施例を示す回路構成図、第２図は同実施例の周波数
特性を示す特性図、第３図はこの発明に係る他の実施例
を示す回路構成図、第４図はこの発明が適用される従来
の電力増幅器の構成を示す回路図、第５図は増幅器出力
電力波形の下側部分で高周波発振が生じた様子を示す波
形図である。Ｑ１〜Ｑ20…トランジスタ、Ｒ１〜Ｒ12…抵抗、Ｃ１〜
Ｃ６…コンデンサ、Ｉ１〜Ｉ４…定電流源、ＳＰ…スピ
ーカ。

Claims

【特許請求の範囲】

【請求項１】出力段がシングル・エンド・プッシュプル
回路で構成される電力増幅器において、エミッタが出力端子に接続され、ベース・コレクタ間に
第１のＰＮ接合素子が接続される第１のトランジスタ
と、上記第１のトランジスタのベース・エミッタ間に順方向
に接続される第２のＰＮ接合素子と、ベースが上記第１のトランジスタのコレクタに接続され
る第２のトランジスタと、エミッタが上記第２のトランジスタのエミッタに接続さ
れ、コレクタが上記シングル・エンド・プッシュプル回
路のプルダウン側の第１の駆動回路の入力端に接続され
る第３のトランジスタと、上記第３のトランジスタのベースと上記シングル・エン
ド・プッシュプル回路のプルアップ側の第２の駆動回路
の入力端との間に接続されるレベルシフト回路とを具備することを特徴とする電力増幅器の出力安定化回
路。
【請求項２】上記第１のトランジスタ及び上記第２のト
ランジスタ及び上記第３のトランジスタ及び上記第１の
ＰＮ接合素子及び上記レベルシフト回路及び上記第２の
駆動回路から構成される電流ループにより、上記第２の
駆動回路のアイドル電流を制御して、上記出力端子の電
位を一定に保持するようにしたことを特徴とする特許請
求の範囲第１項に記載の電力増幅器の出力安定化回路。
【請求項３】上記第２のＰＮ接合素子は、上記第１のト
ランジスタ及び上記第２のトランジスタ及び上記第３の
トランジスタ及び上記第１のＰＮ接合素子及び上記第１
の駆動回路から構成されるマイナーループの利得を下げ
得ることを特徴とする特許請求の範囲第１項に記載の電
力増幅器の出力安定化回路。