JPH05243866A - 電流源発生装置 - Google Patents
電流源発生装置Info
- Publication number
- JPH05243866A JPH05243866A JP4078838A JP7883892A JPH05243866A JP H05243866 A JPH05243866 A JP H05243866A JP 4078838 A JP4078838 A JP 4078838A JP 7883892 A JP7883892 A JP 7883892A JP H05243866 A JPH05243866 A JP H05243866A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- emitter
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】本発明は、電流源発生装置において、出力イン
ピーダンスを従来に比して一段と小さくし、電流源が接
続される電子回路の周波数特性を一段と伸長する。 【構成】エミツタ接地回路の入力端に供給される直流電
位をフイードバツク制御し、エミツタ接地回路に流れる
電流をほぼ一定に制御する帰還型の電流源発生装置にお
いて、エミツタ接地回路の入力端に第１及び第２のトラ
ンジスタで構成されるプツシユプル回路の出力端を接続
することにより、入力信号の影響によりエミツタ接地回
路の入力端の直流電位が変動する場合にも第１又は第２
のトランジスタがプツシユプル動作する。これにより電
流源発生装置の出力インピーダンスは第１又は第２のト
ランジスタのいずれか一方のベース・エミツタ間抵抗分
と低インピーダンスになり、電流源発生装置が接続され
る電子回路の周波数特性を一段と伸長することができ
る。
ピーダンスを従来に比して一段と小さくし、電流源が接
続される電子回路の周波数特性を一段と伸長する。 【構成】エミツタ接地回路の入力端に供給される直流電
位をフイードバツク制御し、エミツタ接地回路に流れる
電流をほぼ一定に制御する帰還型の電流源発生装置にお
いて、エミツタ接地回路の入力端に第１及び第２のトラ
ンジスタで構成されるプツシユプル回路の出力端を接続
することにより、入力信号の影響によりエミツタ接地回
路の入力端の直流電位が変動する場合にも第１又は第２
のトランジスタがプツシユプル動作する。これにより電
流源発生装置の出力インピーダンスは第１又は第２のト
ランジスタのいずれか一方のベース・エミツタ間抵抗分
と低インピーダンスになり、電流源発生装置が接続され
る電子回路の周波数特性を一段と伸長することができ
る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題（図５） 課題を解決するための手段（図１） 作用 実施例（図１及び図２） 発明の効果
【０００２】
【産業上の利用分野】本発明は電流源発生装置に関し、
特に高周波増幅回路の電流源に適用して好適なものであ
る。
特に高周波増幅回路の電流源に適用して好適なものであ
る。
【０００３】
【従来の技術】従来、バイポーラ集積回路においては、
増幅回路として図３に示すような差動増幅回路１が一般
に用いられている。差動増幅回路１は、一対のＮＰＮ型
トランジスタＱ１及びＱ２で構成され、利得Ｇは、トラ
ンジスタＱ１及びＱ２のエミツタ間に接続された入力抵
抗Ｒ１とコレクタに接続された負荷抵抗Ｒ２との比（Ｇ
＝Ｒ２／Ｒ１）により与えられるようになされている。
増幅回路として図３に示すような差動増幅回路１が一般
に用いられている。差動増幅回路１は、一対のＮＰＮ型
トランジスタＱ１及びＱ２で構成され、利得Ｇは、トラ
ンジスタＱ１及びＱ２のエミツタ間に接続された入力抵
抗Ｒ１とコレクタに接続された負荷抵抗Ｒ２との比（Ｇ
＝Ｒ２／Ｒ１）により与えられるようになされている。
【０００４】トランジスタＱ１及びＱ２のエミツタに
は、電圧帰還型の電流源発生回路でなる電流源２がそれ
ぞれ接続されており、トランジスタＱ１及びＱ２より一
定電流Ｉ１を引き込むようになされている。電流源２
は、トランジスタ・バイアス型の定電流回路を構成する
ＮＰＮ型のトランジスタＱ３、Ｑ４及びＱ５によつて構
成されるようになされている（図４）。
は、電圧帰還型の電流源発生回路でなる電流源２がそれ
ぞれ接続されており、トランジスタＱ１及びＱ２より一
定電流Ｉ１を引き込むようになされている。電流源２
は、トランジスタ・バイアス型の定電流回路を構成する
ＮＰＮ型のトランジスタＱ３、Ｑ４及びＱ５によつて構
成されるようになされている（図４）。
【０００５】ここでトランジスタＱ１（又はＱ２）のエ
ミツタにはトランジスタＱ３のコレクタが接続され、当
該コレクタよりエミツタに接続されたエミツタ抵抗Ｒ３
に一定電流Ｉ１を引き込むようになされている。またト
ランジスタＱ３のベースは、トランジスタＱ４及びバイ
アス抵抗Ｒ４の接続中点Ｐ１と接続されている。
ミツタにはトランジスタＱ３のコレクタが接続され、当
該コレクタよりエミツタに接続されたエミツタ抵抗Ｒ３
に一定電流Ｉ１を引き込むようになされている。またト
ランジスタＱ３のベースは、トランジスタＱ４及びバイ
アス抵抗Ｒ４の接続中点Ｐ１と接続されている。
【０００６】さらに接続中点Ｐ１はトランジスタＱ５の
ベースと接続されており、バイアス抵抗Ｒ４に生じたバ
イアス電圧を当該トランジスタＱ５のコレクタに接続さ
れたトランジスタＱ４のベースに負帰還し、バイアス電
圧をフイードバツク制御するようになされている。
ベースと接続されており、バイアス抵抗Ｒ４に生じたバ
イアス電圧を当該トランジスタＱ５のコレクタに接続さ
れたトランジスタＱ４のベースに負帰還し、バイアス電
圧をフイードバツク制御するようになされている。
【０００７】因にトランジスタＱ５のコレクタには定電
流源３が接続されており、定電流Ｉ０をエミツタに接続
されたバイアス負荷Ｒ５に供給し、バイアス電圧を発生
するようになされている。
流源３が接続されており、定電流Ｉ０をエミツタに接続
されたバイアス負荷Ｒ５に供給し、バイアス電圧を発生
するようになされている。
【０００８】
【発明が解決しようとする課題】ところが差動増幅回路
１を広帯域増幅回路として用いる場合には、トランジス
タＱ５におけるベース・コレクタ間容量ＣCBの存在が無
視できなくなり、周波数特性ｆを十分伸長できない問題
があつた。これは高周波帯域では電流源２の出力インピ
ーダンスＺOUT が非常に高いためである。
１を広帯域増幅回路として用いる場合には、トランジス
タＱ５におけるベース・コレクタ間容量ＣCBの存在が無
視できなくなり、周波数特性ｆを十分伸長できない問題
があつた。これは高周波帯域では電流源２の出力インピ
ーダンスＺOUT が非常に高いためである。
【０００９】ここで電流源発生回路の出力インピーダン
スＺOUT は、出力端に信号電流ｉinを注入した場合の出
力電圧変動ΔＶによつて、次式
スＺOUT は、出力端に信号電流ｉinを注入した場合の出
力電圧変動ΔＶによつて、次式
【数１】 で定義される。
【００１０】すなわち電流源２の場合、出力インピーダ
ンスＺOUT は、次式
ンスＺOUT は、次式
【数２】 と表すことができる。因に（１）式においてｒe はトラ
ンジスタＱ３のベース・エミツタ間抵抗、Ａはトランジ
スタＱ３及びＱ４でなる帰還増幅回路のオープンゲイン
とする。
ンジスタＱ３のベース・エミツタ間抵抗、Ａはトランジ
スタＱ３及びＱ４でなる帰還増幅回路のオープンゲイン
とする。
【００１１】ところが電流源２の場合、入力信号Ｖinの
周波数が高域になるに従つてトランジスタＱ３のベース
・エミツタ間容量ＣBE及びトランジスタＱ４のコレクタ
・ベース間容量ＣCBの影響でオープンゲインＡが低下す
るため、出力インピーダンスＺOUT は抵抗Ｒ４の抵抗値
（すなわち10〔ｋΩ〕）にほぼ一致し、出力インピーダ
ンスＺOUT が高くなつて周波数特性が劣化する問題があ
つた。
周波数が高域になるに従つてトランジスタＱ３のベース
・エミツタ間容量ＣBE及びトランジスタＱ４のコレクタ
・ベース間容量ＣCBの影響でオープンゲインＡが低下す
るため、出力インピーダンスＺOUT は抵抗Ｒ４の抵抗値
（すなわち10〔ｋΩ〕）にほぼ一致し、出力インピーダ
ンスＺOUT が高くなつて周波数特性が劣化する問題があ
つた。
【００１２】そこで高周波帯域における出力インピーダ
ンスＺOUT を低くするため、図５に示すような電流源５
が提案されている。
ンスＺOUT を低くするため、図５に示すような電流源５
が提案されている。
【００１３】この電流源５の場合、接続中点Ｐ１に表れ
る出力インピーダンスＺOUT は、トランジスタＱ５にカ
レントミラー接続されるトランジスタＱ６のベース・エ
ミツタ間抵抗ｒe 及び内部抵抗Ｒ６の和（ｒe ＋Ｒ６）
で表すことができる。このとき内部抵抗Ｒ６の抵抗値は
３〔ｋΩ〕と負荷抵抗Ｒ４に対して十分小さくできるこ
とにより電流源２に対して出力インピーダンスＺOUT の
周波数特性を高域まで伸長できる。
る出力インピーダンスＺOUT は、トランジスタＱ５にカ
レントミラー接続されるトランジスタＱ６のベース・エ
ミツタ間抵抗ｒe 及び内部抵抗Ｒ６の和（ｒe ＋Ｒ６）
で表すことができる。このとき内部抵抗Ｒ６の抵抗値は
３〔ｋΩ〕と負荷抵抗Ｒ４に対して十分小さくできるこ
とにより電流源２に対して出力インピーダンスＺOUT の
周波数特性を高域まで伸長できる。
【００１４】ところが電流源５の場合にも、出力インピ
ーダンスＺOUT は３〔ｋΩ〕程度あり、十分小さいとは
いえないため、さらに低インピーダンスの電流源が実現
できれば周波数特性をより高域まで伸長できると考えら
れる。
ーダンスＺOUT は３〔ｋΩ〕程度あり、十分小さいとは
いえないため、さらに低インピーダンスの電流源が実現
できれば周波数特性をより高域まで伸長できると考えら
れる。
【００１５】本発明は以上の点を考慮してなされたもの
で、従来に比して出力インピーダンスが一段と小さく
し、周波数特性を従来に比して格段的に伸長することが
できる電流源発生装置を提案しようとするものである。
で、従来に比して出力インピーダンスが一段と小さく
し、周波数特性を従来に比して格段的に伸長することが
できる電流源発生装置を提案しようとするものである。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、エミツタ接地回路（Ｑ３、Ｒ
３）の入力端に供給されるバイアス電位をフイードバツ
ク制御し、エミツタ接地回路（Ｑ３、Ｒ３）に流れるコ
レクタ電流Ｉ１をほぼ一定に制御する電圧帰還型の電流
源発生装置１０において、ＮＰＮ型のトランジスタでな
り、コレクタに電源電位ＶCCが供給されると共にエミツ
タにエミツタ接地回路（Ｑ３、Ｒ３）の入力端が接続さ
れる第１のトランジスタＱ１１と、ＰＮＰ型のトランジ
スタでなり、コレクタに接地電位ＧＮＤが供給されると
共にエミツタにエミツタ接地回路（Ｑ３、Ｒ３）の入力
端が接続され、第１のトランジスタＱ１１とコンプリメ
ンタリプツシユプル回路を構成する第２のトランジスタ
Ｑ１２と、ＮＰＮ型のトランジスタでなり、第１のトラ
ンジスタＱ１１に並列接続され、ベースに入力端のバイ
アス電位が負帰還される第３のトランジスタＱ１３と、
ＰＮＰ型のトランジスタでなり、第２のトランジスタＱ
１２とカレントミラー接続されると共にエミツタで第３
のトランジスタＱ１３のエミツタに共通接続される第４
のトランジスタＱ１４と、第４のトランジスタＱ１４の
コレクタに一端で接続されると共に他端で接地電位ＧＮ
Ｄが供給され、第３及び第４のトランジスタＱ１３及び
Ｑ１４にアイドリング電流Ｉ０を供給する負荷抵抗Ｒ４
とを備えるようにする。
め第１の発明においては、エミツタ接地回路（Ｑ３、Ｒ
３）の入力端に供給されるバイアス電位をフイードバツ
ク制御し、エミツタ接地回路（Ｑ３、Ｒ３）に流れるコ
レクタ電流Ｉ１をほぼ一定に制御する電圧帰還型の電流
源発生装置１０において、ＮＰＮ型のトランジスタでな
り、コレクタに電源電位ＶCCが供給されると共にエミツ
タにエミツタ接地回路（Ｑ３、Ｒ３）の入力端が接続さ
れる第１のトランジスタＱ１１と、ＰＮＰ型のトランジ
スタでなり、コレクタに接地電位ＧＮＤが供給されると
共にエミツタにエミツタ接地回路（Ｑ３、Ｒ３）の入力
端が接続され、第１のトランジスタＱ１１とコンプリメ
ンタリプツシユプル回路を構成する第２のトランジスタ
Ｑ１２と、ＮＰＮ型のトランジスタでなり、第１のトラ
ンジスタＱ１１に並列接続され、ベースに入力端のバイ
アス電位が負帰還される第３のトランジスタＱ１３と、
ＰＮＰ型のトランジスタでなり、第２のトランジスタＱ
１２とカレントミラー接続されると共にエミツタで第３
のトランジスタＱ１３のエミツタに共通接続される第４
のトランジスタＱ１４と、第４のトランジスタＱ１４の
コレクタに一端で接続されると共に他端で接地電位ＧＮ
Ｄが供給され、第３及び第４のトランジスタＱ１３及び
Ｑ１４にアイドリング電流Ｉ０を供給する負荷抵抗Ｒ４
とを備えるようにする。
【００１７】また第２の発明においては、第１及び第２
のトランジスタＱ１１及びＱ１２のエミツタサイズは第
３及び第４のトランジスタＱ１３及びＱ１４のエミツタ
サイズに対して所定倍でなるようにする。
のトランジスタＱ１１及びＱ１２のエミツタサイズは第
３及び第４のトランジスタＱ１３及びＱ１４のエミツタ
サイズに対して所定倍でなるようにする。
【００１８】
【作用】エミツタ接地回路（Ｑ３、Ｒ３）の入力端に供
給されるバイアス電位を第３のトランジスタＱ１３に負
帰還し、当該バイアス電位の変動に基づいて第１及び第
２のトランジスタＱ１１及びＱ１２をプツシユプル動作
させることにより、エミツタ接地回路（Ｑ３、Ｒ３）か
らみた出力インピーダンスＺOUT を従来に比して格段的
に小さくすることができ、高周波帯域の信号を処理する
信号処理回路の周波数特性を従来に比して一段と向上す
ることができる。
給されるバイアス電位を第３のトランジスタＱ１３に負
帰還し、当該バイアス電位の変動に基づいて第１及び第
２のトランジスタＱ１１及びＱ１２をプツシユプル動作
させることにより、エミツタ接地回路（Ｑ３、Ｒ３）か
らみた出力インピーダンスＺOUT を従来に比して格段的
に小さくすることができ、高周波帯域の信号を処理する
信号処理回路の周波数特性を従来に比して一段と向上す
ることができる。
【００１９】また第１及び第２のトランジスタＱ１１及
びＱ１２のエミツタサイズを第３及び第４のトランジス
タＱ１３及びＱ１４のエミツタサイズに対して所定倍と
することにより、エミツタ接地回路（Ｑ３、Ｒ３）から
みた出力インピーダンスＺOUT は１対１の場合の所定倍
分の１となり、電流源装置の出力インピーダンスＺOUT
が信号処理回路に与える影響をさらに一段と小さくする
ことができる。
びＱ１２のエミツタサイズを第３及び第４のトランジス
タＱ１３及びＱ１４のエミツタサイズに対して所定倍と
することにより、エミツタ接地回路（Ｑ３、Ｒ３）から
みた出力インピーダンスＺOUT は１対１の場合の所定倍
分の１となり、電流源装置の出力インピーダンスＺOUT
が信号処理回路に与える影響をさらに一段と小さくする
ことができる。
【００２０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２１】図４及び図５との対応部分に同一符号を付
して示す図１において、１０は全体として電流源を示
し、トランジスタＱ５のバイアス電位をプツシユプル回
路を構成するＮＰＮ型トランジスタＱ１１及びＰＮＰ型
トランジスタＱ１２の接続中点電位とすることを除いて
同様の構成を有している。
して示す図１において、１０は全体として電流源を示
し、トランジスタＱ５のバイアス電位をプツシユプル回
路を構成するＮＰＮ型トランジスタＱ１１及びＰＮＰ型
トランジスタＱ１２の接続中点電位とすることを除いて
同様の構成を有している。
【００２２】ここでＮＰＮ型トランジスタＱ１１のコク
レタは基準電源ＶCCに接続され、ＰＮＰ型トランジスタ
Ｑ１２のコレクタは接地されるようになされている。ま
たＮＰＮ型トランジスタＱ１１及びＰＮＰ型トランジス
タＱ１２の接続中点Ｐ１はトランジスタＱ５のベースに
接続され、トランジスタＱ１１のバイアス電位をフイー
ドバツク制御できるようになされている。
レタは基準電源ＶCCに接続され、ＰＮＰ型トランジスタ
Ｑ１２のコレクタは接地されるようになされている。ま
たＮＰＮ型トランジスタＱ１１及びＰＮＰ型トランジス
タＱ１２の接続中点Ｐ１はトランジスタＱ５のベースに
接続され、トランジスタＱ１１のバイアス電位をフイー
ドバツク制御できるようになされている。
【００２３】さらにトランジスタＱ１１及びＱ１２の各
ベースには、ＮＰＮ型トランジスタＱ１３及びＰＮＰ型
トランジスタＱ１４のベースが共通に接続されている。
因にトランジスタＱ１４は、トランジスタＱ１２とカレ
ントミラー接続されている。またトランジスタＱ１４の
エミツタには抵抗Ｒ１１が接続されており、トランジス
タＱ１３及びＱ１４を介して抵抗Ｒ１１にアイドリング
電流Ｉを常に流すようになされている。
ベースには、ＮＰＮ型トランジスタＱ１３及びＰＮＰ型
トランジスタＱ１４のベースが共通に接続されている。
因にトランジスタＱ１４は、トランジスタＱ１２とカレ
ントミラー接続されている。またトランジスタＱ１４の
エミツタには抵抗Ｒ１１が接続されており、トランジス
タＱ１３及びＱ１４を介して抵抗Ｒ１１にアイドリング
電流Ｉを常に流すようになされている。
【００２４】これにより電流源１０は、入力信号Ｖinの
電圧変動に伴う接続中点Ｐ１のバイアス電位の変動に伴
つてトランジスタＱ１１及びＱ１２を常時プツシユプル
動作させることができ、出力インピーダンスＺOUT をト
ランジスタＱ１１又はＱ１２のいづれか一方のベース・
エミツタ間抵抗ｒe とすることができるようになされて
いる。因にアイドリング電流Ｉ０は、トランジスタＱ１
４のコレクタに接続された抵抗Ｒ１１の抵抗値により設
定される。
電圧変動に伴う接続中点Ｐ１のバイアス電位の変動に伴
つてトランジスタＱ１１及びＱ１２を常時プツシユプル
動作させることができ、出力インピーダンスＺOUT をト
ランジスタＱ１１又はＱ１２のいづれか一方のベース・
エミツタ間抵抗ｒe とすることができるようになされて
いる。因にアイドリング電流Ｉ０は、トランジスタＱ１
４のコレクタに接続された抵抗Ｒ１１の抵抗値により設
定される。
【００２５】以上の構成において、電流源１０が接続さ
れる差動増幅回路１に高周波帯域の入力信号Ｖinが入力
されると、電流源１０のバイアス電位はトランジスタＱ
５のコレクタ・ベース間容量ＣCBの影響により変動す
る。すなわち入力信号Ｖinが立ち上がると接続中点Ｐ１
のバイアス電位も立ち上がり、入力信号Ｖinが立ち下が
ると接続中点Ｐ１のバイアス電位も立ち下がる。
れる差動増幅回路１に高周波帯域の入力信号Ｖinが入力
されると、電流源１０のバイアス電位はトランジスタＱ
５のコレクタ・ベース間容量ＣCBの影響により変動す
る。すなわち入力信号Ｖinが立ち上がると接続中点Ｐ１
のバイアス電位も立ち上がり、入力信号Ｖinが立ち下が
ると接続中点Ｐ１のバイアス電位も立ち下がる。
【００２６】このときプツシユプル回路を構成するトラ
ンジスタＱ１１及びＱ１２は、接続中点Ｐ１の電位変動
とは関係なく流れるアイドリング電流Ｉにより、電位変
動に応じてプツシユプル動作する。
ンジスタＱ１１及びＱ１２は、接続中点Ｐ１の電位変動
とは関係なく流れるアイドリング電流Ｉにより、電位変
動に応じてプツシユプル動作する。
【００２７】すなわちバイアス電位が立ち上がる場合、
当該バイアス電位の変動はトランジスタＱ５を介してト
ランジスタＱ１１のベースに負帰還され、トランジスタ
Ｑ１１はオフ動作する。このときバイアス電位の変動は
トランジスタＱ５を介してトランジスタＱ１２のベース
に負帰還され、トランジスタＱ１２はオン動作する。
当該バイアス電位の変動はトランジスタＱ５を介してト
ランジスタＱ１１のベースに負帰還され、トランジスタ
Ｑ１１はオフ動作する。このときバイアス電位の変動は
トランジスタＱ５を介してトランジスタＱ１２のベース
に負帰還され、トランジスタＱ１２はオン動作する。
【００２８】一方バイアス電位が立ち下がる場合、逆に
トランジスタＱ１１がオン動作し、他方のトランジスタ
Ｑ１２がオフ動作する。これにより電流源１０の出力端
からみた出力インピーダンスＺOUT は、一対のトランジ
スタＱ１１又はＱ１２のベース・エミツタ間抵抗ｒ
e （ 260〔Ω〕）となり、従来の電流源の場合の抵抗値
（10〔ｋΩ〕（図４）及び約３〔ｋΩ〕（図５））に比
して格段的に小さくすることができる。
トランジスタＱ１１がオン動作し、他方のトランジスタ
Ｑ１２がオフ動作する。これにより電流源１０の出力端
からみた出力インピーダンスＺOUT は、一対のトランジ
スタＱ１１又はＱ１２のベース・エミツタ間抵抗ｒ
e （ 260〔Ω〕）となり、従来の電流源の場合の抵抗値
（10〔ｋΩ〕（図４）及び約３〔ｋΩ〕（図５））に比
して格段的に小さくすることができる。
【００２９】この結果、電流源１０の出力インピーダン
スＺOUT の影響による周波数特性の劣化をなくすことが
でき、電流源１０が電流Ｉ１を供給する差動増幅回路１
の周波数特性を一段と高域まで伸長することができる。
スＺOUT の影響による周波数特性の劣化をなくすことが
でき、電流源１０が電流Ｉ１を供給する差動増幅回路１
の周波数特性を一段と高域まで伸長することができる。
【００３０】以上の構成によれば、バイアス電位をプツ
シユプル回路で供給し、接続中点Ｐ１の電位が変動する
場合には、当該プツシユプル回路を構成する一対のトラ
ンジスタＱ１１又はＱ１２のいづれかをオン動作させる
ことにより、電流源１０の出力インピーダンスＺOUT を
ベース・エミツタ間抵抗ｒe とすることができ、従来に
比して出力インピーダンスＺOUT を格段に小さくするこ
とができる。
シユプル回路で供給し、接続中点Ｐ１の電位が変動する
場合には、当該プツシユプル回路を構成する一対のトラ
ンジスタＱ１１又はＱ１２のいづれかをオン動作させる
ことにより、電流源１０の出力インピーダンスＺOUT を
ベース・エミツタ間抵抗ｒe とすることができ、従来に
比して出力インピーダンスＺOUT を格段に小さくするこ
とができる。
【００３１】これにより電流源１０を広帯域差動増幅回
路の電流源として用いる場合にも、従来のように出力イ
ンピーダンスＺOUT の影響により周波数特性が劣化する
おそれを有効に回避することができ、差動増幅回路を一
段と広帯域で駆動することができる。
路の電流源として用いる場合にも、従来のように出力イ
ンピーダンスＺOUT の影響により周波数特性が劣化する
おそれを有効に回避することができ、差動増幅回路を一
段と広帯域で駆動することができる。
【００３２】なお上述の実施例においては、プツシユプ
ル回路を構成するトランジスタＱ１１及びＱ１２の接続
中点Ｐ１にエミツタ接地のトランジスタＱ３を１段接続
し、電流源１０を構成する場合について述べたが、本発
明はこれに限らず、複数段のエミツタ接地のトランジス
タＱ３Ｂ、Ｑ３Ｃ……を並列接続し、複数の電流源１０
Ｂ、１０Ｃ……を構成する場合にも適用し得る（図
２）。
ル回路を構成するトランジスタＱ１１及びＱ１２の接続
中点Ｐ１にエミツタ接地のトランジスタＱ３を１段接続
し、電流源１０を構成する場合について述べたが、本発
明はこれに限らず、複数段のエミツタ接地のトランジス
タＱ３Ｂ、Ｑ３Ｃ……を並列接続し、複数の電流源１０
Ｂ、１０Ｃ……を構成する場合にも適用し得る（図
２）。
【００３３】このとき出力端Ｐ１からみた電流源の入力
インピーダンスＺinは無視して考えることができるた
め、出力端Ｐ１の電位は低下せず、負荷抵抗Ｒ３Ｂ、Ｒ
３Ｃ……を可変することにより任意の電流値Ｉ１Ｂ、Ｉ
１Ｃ……を得ることができる。
インピーダンスＺinは無視して考えることができるた
め、出力端Ｐ１の電位は低下せず、負荷抵抗Ｒ３Ｂ、Ｒ
３Ｃ……を可変することにより任意の電流値Ｉ１Ｂ、Ｉ
１Ｃ……を得ることができる。
【００３４】また上述の実施例においては、プツシユプ
ル回路を構成するトランジスタＱ１１、Ｑ１２を当該ト
ランジスタＱ１１及びＱ１２にアイドリング電流Ｉを供
給するトランジスタＱ１３、Ｑ１４と同サイズとする場
合について述べたが、本発明はこれに限らず、トランジ
スタＱ１１、Ｑ１２をそれぞれトランジスタＱ１３、Ｑ
１４のｎ倍のサイズとしても良く、このようにすれば一
段と出力インピーダンスＺOUT を小さくすることができ
る。
ル回路を構成するトランジスタＱ１１、Ｑ１２を当該ト
ランジスタＱ１１及びＱ１２にアイドリング電流Ｉを供
給するトランジスタＱ１３、Ｑ１４と同サイズとする場
合について述べたが、本発明はこれに限らず、トランジ
スタＱ１１、Ｑ１２をそれぞれトランジスタＱ１３、Ｑ
１４のｎ倍のサイズとしても良く、このようにすれば一
段と出力インピーダンスＺOUT を小さくすることができ
る。
【００３５】例えばコンプリメンタリ出力段を構成する
トランジスタＱ１１、Ｑ１２のサイズをトランジスタＱ
１３、Ｑ１４の２倍とすれば、出力インピーダンスＺ
OUT は同サイズの場合の半分（ｒe ／２）とさらに低イ
ンピーダンスにすることができる。
トランジスタＱ１１、Ｑ１２のサイズをトランジスタＱ
１３、Ｑ１４の２倍とすれば、出力インピーダンスＺ
OUT は同サイズの場合の半分（ｒe ／２）とさらに低イ
ンピーダンスにすることができる。
【００３６】さらに上述の実施例においては、トランジ
スタＱ５に定電流源３を接続する場合について述べた
が、本発明はこれに限らず、負荷抵抗を接続して電流源
とする場合にも適用し得る。
スタＱ５に定電流源３を接続する場合について述べた
が、本発明はこれに限らず、負荷抵抗を接続して電流源
とする場合にも適用し得る。
【００３７】さらに上述の実施例においては、電流源１
０を差動増幅回路１の電流源として用いる場合について
述べたが、本発明はこれに限らず、種々の回路に一定電
流を供給する電流源に広く適用し得る。
０を差動増幅回路１の電流源として用いる場合について
述べたが、本発明はこれに限らず、種々の回路に一定電
流を供給する電流源に広く適用し得る。
【００３８】
【発明の効果】上述のように本発明によれば、エミツタ
接地回路の入力端に供給される直流電位をフイードバツ
ク制御し、エミツタ接地回路に流れる電流をほぼ一定に
制御する電圧帰還型の電流源発生回路において、プツシ
ユプル回路を構成する第１及び第２のトランジスタ出力
端にエミツタ接地回路の入力端を接続して直流電位を与
えることにより、コンプリメンタリ出力段の出力インピ
ーダンスを第１又は第２のトランジスタの能動負荷分と
従来に比して格段的に小さくすることができる。
接地回路の入力端に供給される直流電位をフイードバツ
ク制御し、エミツタ接地回路に流れる電流をほぼ一定に
制御する電圧帰還型の電流源発生回路において、プツシ
ユプル回路を構成する第１及び第２のトランジスタ出力
端にエミツタ接地回路の入力端を接続して直流電位を与
えることにより、コンプリメンタリ出力段の出力インピ
ーダンスを第１又は第２のトランジスタの能動負荷分と
従来に比して格段的に小さくすることができる。
【００３９】これにより直流電位が信号電圧の影響によ
つて変動する場合にも、電流源発生装置の出力インピー
ダンスを第１又は第２のトランジスタのいずれか一方の
能動負荷分と低インピーダンスにでき、電流源発生装置
が接続される電子回路の周波数特性を一段と伸長するこ
とができる。
つて変動する場合にも、電流源発生装置の出力インピー
ダンスを第１又は第２のトランジスタのいずれか一方の
能動負荷分と低インピーダンスにでき、電流源発生装置
が接続される電子回路の周波数特性を一段と伸長するこ
とができる。
【図１】本発明による電流源発生装置の一実施例を示す
等価回路図である。
等価回路図である。
【図２】他の実施例の説明に供する等価回路図である。
【図３】出力インピーダンスの影響によつて周波数特性
に劣化が生じる差動増幅回路を示す接続図である。
に劣化が生じる差動増幅回路を示す接続図である。
【図４】従来の電流源発生装置を示す等価回路図であ
る。
る。
【図５】従来の電流源発生装置を示す等価回路図であ
る。
る。
１……差動増幅回路、２、５、１０、２０……電流源、
３……定電流源、Ｐ１……接続中点、Ｒ……抵抗、Ｑ…
…トランジスタ。
３……定電流源、Ｐ１……接続中点、Ｒ……抵抗、Ｑ…
…トランジスタ。
Claims (2)
- 【請求項１】エミツタ接地回路の入力端に供給されるバ
イアス電位をフイードバツク制御し、エミツタ接地回路
に流れる電流をほぼ一定に制御する電圧帰還型の電流源
発生装置において、 ＮＰＮ型のトランジスタでなり、コレクタに電源電位が
供給されると共にエミツタに上記エミツタ接地回路の入
力端が接続される第１のトランジスタと、 ＰＮＰ型のトランジスタでなり、コレクタに接地電位が
供給されると共にエミツタに上記エミツタ接地回路の入
力端が接続され、上記第１のトランジスタとコンプリメ
ンタリプツシユプル回路を構成する第２のトランジスタ
と、 ＮＰＮ型のトランジスタでなり、上記第１のトランジス
タに並列接続され、ベースに上記入力端のバイアス電位
が負帰還される第３のトランジスタと、 ＰＮＰ型のトランジスタでなり、上記第２のトランジス
タとカレントミラー接続されると共にエミツタで上記第
３のトランジスタのエミツタに共通接続される第４のト
ランジスタと、 上記第４のトランジスタのコレクタに一端で接続される
と共に他端で接地電位が供給され、上記第３及び第４の
トランジスタにアイドリング電流を供給する負荷抵抗と
を具えることを特徴とする電流源発生装置。 - 【請求項２】上記第１及び第２のトランジスタのエミツ
タサイズは上記第３及び第４のトランジスタのエミツタ
サイズに対して所定倍でなることを特徴とする請求項１
に記載の電流源発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07883892A JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07883892A JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243866A true JPH05243866A (ja) | 1993-09-21 |
| JP3305746B2 JP3305746B2 (ja) | 2002-07-24 |
Family
ID=13672975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07883892A Expired - Fee Related JP3305746B2 (ja) | 1992-02-29 | 1992-02-29 | 電流源発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3305746B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330072A (ja) * | 2001-04-27 | 2002-11-15 | Rohm Co Ltd | 電流加算型ｄａｃ |
-
1992
- 1992-02-29 JP JP07883892A patent/JP3305746B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330072A (ja) * | 2001-04-27 | 2002-11-15 | Rohm Co Ltd | 電流加算型ｄａｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3305746B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856744B2 (ja) | ピーク検出回路 | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US4769619A (en) | Compensated current mirror | |
| EP0131340B1 (en) | Current stabilising circuit | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| US5815034A (en) | Capacitive coupling circuit with diode-biased differential amplifier | |
| JP3305746B2 (ja) | 電流源発生装置 | |
| US5786729A (en) | Stable bias current circuit for operational amplifier | |
| JP2966902B2 (ja) | 電流差分及び動作増幅器組合せ回路 | |
| JPH0350447B2 (ja) | ||
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4829265A (en) | Operational amplifier | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP4416396B2 (ja) | 分周回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPH09167925A (ja) | 増幅器 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0661785A (ja) | アクティブフィルタ | |
| JPH01213008A (ja) | 増幅回路 | |
| JPH06152263A (ja) | 増幅器 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPH11112240A (ja) | プリアンプ | |
| JPS625488B2 (ja) | ||
| JPH07212142A (ja) | オーディオ・パワーアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |