JP2006042057A - ショック音抑制回路 - Google Patents

ショック音抑制回路 Download PDF

Info

Publication number
JP2006042057A
JP2006042057A JP2004220646A JP2004220646A JP2006042057A JP 2006042057 A JP2006042057 A JP 2006042057A JP 2004220646 A JP2004220646 A JP 2004220646A JP 2004220646 A JP2004220646 A JP 2004220646A JP 2006042057 A JP2006042057 A JP 2006042057A
Authority
JP
Japan
Prior art keywords
operational amplifier
output
reference voltage
audio signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004220646A
Other languages
English (en)
Inventor
Takahiro Notake
恭弘 野竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004220646A priority Critical patent/JP2006042057A/ja
Publication of JP2006042057A publication Critical patent/JP2006042057A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】BTL方式の音声出力装置において、スピーカ出力オン時のショック音の発生を抑制する。
【解決手段】基準電圧発生部5、第1のオペアンプ3及び第2のオペアンプ4の起動時からコンデンサC2の充電完了時までの間は、スイッチ11をオンすることにより、第1のオペアンプ3と第2のオペアンプ4の出力端子間、すなわち、両スピーカ入力端子6,7間に差電圧が生じなくなる。従って、スピーカ出力のオン時にショック音が発生しない。
【選択図】図1

Description

本発明は、BTL(Balanced Transformer Less)方式の音声増幅器に用いられるショック音抑制回路に関し、特に、スピーカ出力のオン時におけるショック音の発生を抑制するショック音抑制回路に関する。
ビデオカメラやディジタルカメラ等の電子式カメラには、通常、液晶モニターが搭載され、ここに動画像を再生するものにあっては音声機能も装備される場合も多く、その場合にはスピーカ出力機能も装備されている。また、ビデオカメラやディジタルカメラ等では、電源電圧は比較的低く設定される(例えば3V)。このため、スピーカの両端子に互いに逆位相の音声信号を印加することでダイナミックレンジを拡大する「BTL」方式が採用される場合が多い。
図3は、従来のBTL方式の音声増幅器の構成を示す図である。図3の音声増幅器において、端子1に印加された音声信号は、コンデンサC2を経由して端子2に入力される。このコンデンサC2は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
端子2に印加された音声信号は、第1のオペアンプ3で増幅される。この第1のオペアンプ3は、抵抗R1と抵抗R2との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。端子2は抵抗R1を介して第1のオペアンプ3の負極端子(−)に接続されているため、第1のオペアンプ3からは位相の反転した音声信号(反転信号)が出力される。この反転信号はスピーカ8の一方の入力端子6に印加される。
また、上記反転信号は、第2のオペアンプ4で増幅される。この第2のオペアンプ4は、抵抗R3と抵抗R4との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。第1のオペアンプ3の出力端子は抵抗R3を介して第2のオペアンプ4の負極端子(−)に入力されているため、第2のオペアンプ4からは反転信号の位相が反転した音声信号(正転信号)が出力される。この正転信号はスピーカ8の他方の入力端子7に印加される。
また、第1のオペアンプ3及び第2のオペアンプ4の正極端子(+)には、基準電圧用コンデンサC1が充電されることにより基準電圧発生回路5にて発生した基準電圧VREFが印加される。
そして、以上のような構成により、スピーカ8の一方の入力端子6には反転信号が、また他方の入力端子7には正転信号が出力される。このため、例えば第1のオペアンプ3及び第2のオペアンプ4の利得がほぼ同じに設定される場合、スピーカ8の両端子間の入力レベルは、正転信号のみが入力される場合に比べて略2倍となる。
しかし、上記構成のようなBTL方式の音声増幅器では、電子式カメラの電源オン時あるいは電源オフ時において、電源電圧の変化等に起因して、スピーカ8からショック音(ポップ音)が発生してしまう場合があった。特にBTL方式では、音声増幅器のダイナミックレンジが広くなっており、比較的小さな電位差、あるいはその変化であっても、ショック音発生の原因となることがあった。ショック音は使用者に違和感を与え、好ましくないことから、例えば下記特許文献1に開示されるような回路構成とすることで、この電源オン時におけるショック音の発生を抑制することができる。
図4は、下記特許文献1に開示されている音声増幅器の概略構成図である。尚、図4において、図3の音声増幅器と同様の構成要素については図3と同じ符号を付すとともに、重複する説明を省略する。
図4の構成では、基準電圧VREFが第1のオペアンプ3及び第2のオペアンプ4だけでなく第1のバッファ9及び第2のバッファ10にも加わるようになっている。そして、電源オン時には、図示しない制御回路により、第1のバッファ9及び第2のバッファ10が同時にオン状態になると共に、第1のオペアンプ3及び第2のオペアンプ4は共にオフ状態となる。このとき、第1のバッファ9及び第2のバッファ10の出力電圧は等しくなり、スピーカ8の両端の入力端子6,7には全く同じ直流電圧が発生するので、スピーカ8には電流が流れず音が出ない。このようにして、電子式カメラの電源オン/オフ時におけるショック音の発生を抑制している。
特開2003−318656号公報
ところで、最近のビデオカメラ等の電子式カメラには、該電子式カメラを用いて動画像を記録する記録機能と、記録した動画像を該電子式カメラの液晶モニターで再生する再生機能とが装備されており、ユーザーは記録した動画像を再生して内容をチェックしたり、あるいはチェック後に再び動画像の記録を行ったりすることがあるが、このとき電子式カメラの電源はオンの状態で、スピーカ出力のオン制御が行われる。
このような場合、図4の構成の音声増幅器において、スピーカ出力オフ時には、第1のバッファ9及び第2のバッファ10によりスピーカ入力端子6,7の両端に基準電圧VREFが印加された状態となっているが、スピーカ出力がオン状態となると、制御回路によって、第1のバッファ9及び第2のバッファ10が同時にオフ状態となり、スピーカアンプが共にオン状態となる。
このとき、第1のオペアンプ3及び第2のオペアンプ4の正極端子(+)には、基準電圧発生回路5から基準電圧VREFが印加されているので、第1のバッファ9及び第2のバッファ10の出力電圧が基準電圧VREFと同電圧であれば、ショック音は発生しない。
しかしながら、第1のバッファ9及び第2のバッファ10にはオフセット電圧が存在しているため、上述の第1のバッファ9及び第2のバッファ10から第1のオペアンプ3及び第2のオペアンプ4への切替時に、バッファ出力電圧が基準電圧VREFと同電圧にならない。そのため、スピーカ出力オン時において、スピーカ入力端子6,7の両端に電位差が生じてしまい、スピーカ入力端子6,7の間の直流変動に起因するショック音が発生するという問題が生じてしまう。
本発明は、BTL方式の音声増幅器において、スピーカ出力のオン制御の際にショック音の発生を抑制することができるショック音抑制回路を提供することにある。
上記問題点を解消するため、本発明のショック音抑制回路は、基準電圧を発生させる基準電圧発生部と、コンデンサを介して入力された入力音声信号と前記基準電圧とが印加されて前記入力音声信号に基づく出力音声信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第1のオペアンプと、前記出力音声信号及び前記基準電圧が印加されて前記出力音声信号を反転した反転出力信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第2のオペアンプと、を有するショック音防止回路において、前記基準電圧発生部、第1のオペアンプ及び第2のオペアンプの起動時から前記コンデンサの充電完了時までの間は、前記帰還抵抗を短絡状態とする制御を行うことにより、前記第1のオペアンプと第2のオペアンプの出力端子間に差電圧を生じないようにしたことを特徴とする。
ここで、帰還抵抗を短絡状態とする制御を行うにあたっては、前記帰還抵抗を短絡状態とするためのスイッチを備え、前記基準電圧発生部、第1のオペアンプ及び第2のオペアンプの起動時から前記コンデンサの充電完了時までの間は、前記スイッチをオンすることにより、前記第1のオペアンプと第2のオペアンプの出力端子間に差電圧を生じないようにすると良い。
また、上記のショック音防止回路において、第1のオペアンプ及び第2のオペアンプを、0ボルトから伝達可能なアンプとすることが好適である。
本発明によれば、従来のようなアンプの切替を行うことがないため、このアンプ切替に起因したショック音の発生を抑制することができる。また、スタンバイ時(スピーカ出力のオン制御を行う以前)には、基準電圧発生回路5,第1のオペアンプ3及び第2のオペアンプ4はオフ状態であるため、ショック音の抑制のみならず、スタンバイ時の消費電力を0とすることができるという有利な効果もある。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本実施形態に係るショック音抑制回路の回路図である。尚、図1において、図3あるいは図4の音声増幅器と同様の構成要素については、図3あるいは図4と同じ符号を付す。
図1のショック音抑制回路では、コンデンサC1の両端間電圧として規定される基準電圧VREFは、基準電圧発生回路5より第1のオペアンプ3及び第2のオペアンプ4の正極端子(+)に印加される。
そして、端子1に印加された音声信号は、コンデンサC2を経由して端子2に入力される。このコンデンサC2は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
こうして端子2に印加された音声信号は、第1のオペアンプ3で増幅される。この第1のオペアンプ3は、負帰還をかけて使用されるものであり、抵抗R1と抵抗R2との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。端子2は抵抗R1を介して第1のオペアンプ3の負極端子(−)に接続されており、第1のオペアンプ3からは位相の反転した音声信号(反転信号)が出力され、この反転信号はスピーカ8の一方の入力端子(負側入力端子)6に印加されるようになっている。
また、上記反転信号は、第2のオペアンプ4で増幅される。この第2のオペアンプ4は、負帰還をかけて使用されるものであり、抵抗R3と抵抗R4との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。第1のオペアンプ3の出力端子は抵抗R3を介して第2のオペアンプ4の負極端子(−)に入力されており、第2のオペアンプ4からは反転信号の位相が反転した音声信号(正転信号)が出力され、この正転信号はスピーカ8の他方の入力端子(正側入力端子)7に印加されるようになっている。
そして、第1のオペアンプ3及び第2のオペアンプ4をオフ状態からオン状態にした、即ちスピーカ出力をオフ状態からオン状態にした場合には、スピーカ8の負側入力端子6には反転信号が、また正側入力端子7には正転信号が入力され、この2種類の信号によってスピーカが駆動し、音声が出力されることとなる。
また、本実施形態に係るショック音抑制回路では、図1のように帰還抵抗である抵抗R2を短絡状態とするためのスイッチ11が設けられている。このスイッチ11は、例えば、後述のようにタイマーによる制御など、外部からの切替制御によってオン/オフ制御されるようになっている。
さらに、本実施形態に係るショック音抑制回路では、第1のオペアンプ3及び第2のオペアンプ4として、0Vから伝達可能なアンプを使用している。このようなアンプの回路構成としては、例えば図2のように、PMOSトランジスタQ1,Q2とNMOSトランジスタQ3,Q4とからなるカレントミラー回路と、PMOSトランジスタQ2とNMOSトランジスタQ4との間にゲートが接続されるNMOSトランジスタQ5とを有する回路構成のものがある。ここで、正極端子(+)の入力電圧はPMOSトランジスタQ2のゲートに、負極端子(−)の入力電圧はPMOSトランジスタQ1のゲートに、それぞれ入力される。また、このカレントミラー回路とNMOSトランジスタQ5とには、定電流源A,Bを介して電源(電源電圧VDD)と接続される。
そして、図2の構成のアンプにおいて、正極端子(+)の入力電圧が負極端子(−)の入力電圧よりも高くなった場合には、このアンプは上述のように負帰還をかけて使用され、負極端子(−)の入力電圧が、正極端子(+)の入力電圧と同じになるように自動調整されるようになっている。尚、本実施形態において、図2の構成のアンプでは、0V〜(VDD−1.5)V程度まで動作可能である。また、0Vから伝達可能なアンプであれば、他の回路構成を有するものであっても良い。
以上のように、本実施形態に係るショック音抑制回路は構成されているが、このショック音抑制回路において、スピーカ出力のオン制御時には以下のような動作が行われる。
まず、基準電圧発生回路5,第1のオペアンプ3及び第2のオペアンプ4はオフ状態であり、スピーカ入力端子及び基準電圧VREFはGND(グランド)レベルである。この状態から、スピーカ出力のオン制御により、基準電圧発生回路5が起動してコンデンサC1を充電し、基準電圧VREFをゆっくりと上げていく。また、このスピーカ出力のオン制御と同時に、第1のオペアンプ3及び第2のオペアンプ4を動作させる。
このとき、第1のオペアンプ3及び第2のオペアンプ4は、上述のように負帰還をかけて使用されるものであり、負極端子(−)の入力電圧は、正極端子(+)の入力電圧と同じになるように自動調整されるため、各オペアンプ3,4の正極端子(+)に印加される基準電圧VREFがスピーカ出力のオン制御によりゆっくりと上がると、それに追従して負極端子(−)の入力電圧も上がっていく。こうして、基準電圧VREFをゆっくりと上げていくことで、両スピーカ入力端子6,7に印加される電圧は基準電圧VREFに追従していく。
以上のように、基準電圧発生回路5,第1のオペアンプ3及び第2のオペアンプ4を起動することによりスピーカ出力のオン制御が行われ、しかも従来のようなアンプの切替を行うことがないため、従来のアンプ切替に起因したショック音を抑制することができる。
しかし、この起動時には、音声信号入力のコンデンサC2を充電する電流が第1のオペアンプ3の出力から抵抗R1と抵抗R2を流れるため、このときの充電電流をIcとすると、負側出力端子6の電圧は基準電圧VREFよりもIc×R2だけ高くなり(正側出力端子7では、基準電圧VREFよりもIc×R2だけ低くなり)、これにより発生する電位差がショック音の発生原因となってしまう。
そこで本実施形態では、この起動時からコンデンサC2の充電が完了するまでの間、スイッチ11をオンすることとしている。このようにスイッチ11をオンすることで、帰還抵抗である抵抗R2が短絡状態となり、上述のような電位差をなくすことができるため、この電位差に起因したショック音の発生を抑制することができる。
尚、スイッチ11のオン/オフ制御は、例えば、この起動時からコンデンサC2の充電が完了するまでに要する十分な時間をタイマーで計り、起動時にスイッチ11をオンすると共にタイマー計測を開始し、その時間が経過したらスイッチ11をオフするように制御すればよい。
以上のように、本実施形態に係るショック音抑制回路によれば、従来のアンプ切替に起因したショック音を抑制することができる。また、スタンバイ時(スピーカ出力のオン制御を行う以前)には、基準電圧発生回路5,第1のオペアンプ3及び第2のオペアンプ4はオフ状態であるため、ショック音の抑制のみならず、スタンバイ時の消費電力を0とすることができるという利点もある。
本発明の一実施形態に係るショック音抑制回路の回路図である。 本実施形態に係るショック音抑制回路のオペアンプの回路構成の一例を示す図である。 BTL方式の音声増幅器の回路図である。 図3の音声増幅器の改良例の回路図である。
符号の説明
1,2 端子、3 第1のオペアンプ、4 第2のオペアンプ、5 基準電圧発生回路、6,7 スピーカ入力端子、8 スピーカ、9 第1のバッファ、10 第2のバッファ、11 スイッチ、C1 コンデンサ、C2 (直流阻止)コンデンサ、Q1〜Q5 トランジスタ、R1〜R4 抵抗、VREF 基準電圧。

Claims (3)

  1. 基準電圧を発生させる基準電圧発生部と、
    コンデンサを介して入力された入力音声信号と前記基準電圧とが印加されて前記入力音声信号に基づく出力音声信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第1のオペアンプと、
    前記出力音声信号及び前記基準電圧が印加されて前記出力音声信号を反転した反転出力信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第2のオペアンプと、
    を有するショック音防止回路において、
    前記基準電圧発生部、第1のオペアンプ及び第2のオペアンプの起動時から前記コンデンサの充電完了時までの間は、前記帰還抵抗を短絡状態とする制御を行うことにより、前記第1のオペアンプと第2のオペアンプの出力端子間に差電圧を生じないようにしたことを特徴とするショック音防止回路。
  2. 基準電圧を発生させる基準電圧発生部と、
    コンデンサを介して入力された入力音声信号と前記基準電圧とが印加されて前記入力音声信号に基づく出力音声信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第1のオペアンプと、
    前記出力音声信号及び前記基準電圧が印加されて前記出力音声信号を反転した反転出力信号を出力する、反転入力端子と出力端子との間に帰還抵抗を有した第2のオペアンプと、
    を有するショック音防止回路において、
    前記帰還抵抗を短絡状態とするためのスイッチを備え、
    前記基準電圧発生部、第1のオペアンプ及び第2のオペアンプの起動時から前記コンデンサの充電完了時までの間は、前記スイッチをオンすることにより、前記第1のオペアンプと第2のオペアンプの出力端子間に差電圧を生じないようにしたことを特徴とするショック音防止回路。
  3. 請求項1又は2に記載のショック音防止回路であって、
    前記第1のオペアンプ及び第2のオペアンプは、0ボルトから伝達可能なアンプであることを特徴とするショック音防止回路。


JP2004220646A 2004-07-28 2004-07-28 ショック音抑制回路 Pending JP2006042057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004220646A JP2006042057A (ja) 2004-07-28 2004-07-28 ショック音抑制回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220646A JP2006042057A (ja) 2004-07-28 2004-07-28 ショック音抑制回路

Publications (1)

Publication Number Publication Date
JP2006042057A true JP2006042057A (ja) 2006-02-09

Family

ID=35906545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220646A Pending JP2006042057A (ja) 2004-07-28 2004-07-28 ショック音抑制回路

Country Status (1)

Country Link
JP (1) JP2006042057A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229389A (ja) * 2005-02-16 2006-08-31 New Japan Radio Co Ltd オーディオ増幅器
JP2008294949A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd ショック音抑制回路
JP2009302676A (ja) * 2008-06-10 2009-12-24 Mitsumi Electric Co Ltd 音声出力回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285406A (ja) * 1990-03-30 1991-12-16 Hitachi Ltd 増幅出力回路
JP2002057538A (ja) * 2000-08-11 2002-02-22 Toshiba Corp 増幅回路
JP2002344260A (ja) * 2001-05-17 2002-11-29 Seiko Instruments Inc 入力レールツーレール差動増幅回路
JP2003204590A (ja) * 2002-01-08 2003-07-18 Yamaha Corp D級増幅器
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285406A (ja) * 1990-03-30 1991-12-16 Hitachi Ltd 増幅出力回路
JP2002057538A (ja) * 2000-08-11 2002-02-22 Toshiba Corp 増幅回路
JP2002344260A (ja) * 2001-05-17 2002-11-29 Seiko Instruments Inc 入力レールツーレール差動増幅回路
JP2003204590A (ja) * 2002-01-08 2003-07-18 Yamaha Corp D級増幅器
JP2003318656A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229389A (ja) * 2005-02-16 2006-08-31 New Japan Radio Co Ltd オーディオ増幅器
JP2008294949A (ja) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd ショック音抑制回路
JP2009302676A (ja) * 2008-06-10 2009-12-24 Mitsumi Electric Co Ltd 音声出力回路

Similar Documents

Publication Publication Date Title
JP2007140005A (ja) バイアス電圧発生回路
TWI223559B (en) Circuit for preventing shock sound
JP2019180043A (ja) オーディオアンプ、それを用いたオーディオ出力装置および電子機器
US6940985B2 (en) Shock sound prevention circuit
JP2006042057A (ja) ショック音抑制回路
JP4353841B2 (ja) ショック音抑制回路
JP2001042830A (ja) 電源装置、及びこれを用いた液晶表示装置
JP2007323114A (ja) レギュレータ回路
JPH04115622A (ja) カレントミラー型増幅回路及びその駆動方法
JP2010171718A (ja) 演算増幅器
JP5027510B2 (ja) 平衡出力回路及びそれを用いた電子機器
JP2008300012A (ja) チャージポンプ回路及びスライスレベルコントロール回路
JP5238984B2 (ja) レベルシフト回路
JP4783223B2 (ja) 電圧レギュレータ
JP4342245B2 (ja) ショック音抑制回路
JP2008017566A (ja) 電源発生回路
JP4949931B2 (ja) ショック音抑制回路
JP2007158584A (ja) 半導体集積回路
JP3677322B2 (ja) 内部電源回路
JP2004354518A (ja) 駆動電圧発生回路およびそれを用いる液晶駆動装置
JP3530326B2 (ja) 増幅装置
JP4849994B2 (ja) スタンバイ回路
JP4131710B2 (ja) ショック音抑制回路
KR100359850B1 (ko) 디씨 오프셋 보상 회로
JP2005354142A (ja) 半導体集積回路及びオペアンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330