KR0128520B1 - 동기신호 분배기를 이용한 키드 클램프회로 - Google Patents

동기신호 분배기를 이용한 키드 클램프회로

Info

Publication number
KR0128520B1
KR0128520B1 KR1019930002976A KR930002976A KR0128520B1 KR 0128520 B1 KR0128520 B1 KR 0128520B1 KR 1019930002976 A KR1019930002976 A KR 1019930002976A KR 930002976 A KR930002976 A KR 930002976A KR 0128520 B1 KR0128520 B1 KR 0128520B1
Authority
KR
South Korea
Prior art keywords
signal
synchronous
sync
video signal
transistor
Prior art date
Application number
KR1019930002976A
Other languages
English (en)
Other versions
KR940020770A (ko
Inventor
목도상
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930002976A priority Critical patent/KR0128520B1/ko
Priority to JP02701094A priority patent/JP3586289B2/ja
Priority to US08/202,650 priority patent/US5500688A/en
Publication of KR940020770A publication Critical patent/KR940020770A/ko
Application granted granted Critical
Publication of KR0128520B1 publication Critical patent/KR0128520B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)

Abstract

이 발명은 텔레비젼 또는 비데오 테이프 레코더의 영상신호처리 분야에서 이용되는 키드 콜램프회로에 관한 것이다. 키드 클램핑의 정상특성을 그대로 유지하면서 집적회로 내부에서 키드 클램프 기능을 모두 수행할 수 있도록 외부로부터 인가되는 영상신호를 버퍼링하는 입력 버퍼부(1)와, 상기 입력 버퍼부(1)에 접속되고 동기 선단 레벨을 갖도록 일정한 레벨로 맞추는 동기 팁 레벨 조성부(2)와, 상기 동기 팁 레벨 조정부(2)에 접속되고 기준전위와 영상신호의 동기 팁 레벨과의 차신호를 검출하는 에러검출부(3)와, 상기 에러 검출부(3)에 접속되고 원래의 동기펄스 폭보다 좁은 동기펄스를 만들어 주는 동기신호 분배부(4)와, 그리고 상기 동기 팁 레벨 조정부(2)의 출력단에 접속되고 동기 팁 레벨로 조정된 영상신호를 버퍼링한후 일정레벨의 영상신호로 출력하는 출력 버퍼부(5)로 구성되어 동작됨으로써 외부 구성소자에 의한 부품수를 줄여서 제조원가를 현저히 절감할 수 있도록 하였다. 따라서 이 발명의 동기신호를 이용한 키드 클램프회로는 영상신호 처리 시스템에 유용하게 적용된다.

Description

동기신호 분배기를 이용한 키드 클램프회로
제1도는 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 블록 구성도이고,
제2도는 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 상세 회로도이고,
제3도는 제2도의 각각의 노드점에서 입출력되는 신호의 동작 파형도이다.
이 발명은 텔레비젼 또는 비데오 테이프 레코더의 영상신호처리 분야에서 이용되는 키드 클램프 회로에 관한 것으로서, 더욱 상세하게 말하자면, 입력된 영상신호에 대하여 키드 클램프(keyed clamp)를 하는데 있어서 대용량의 커패시터를 이용하는 대신에 동기신호 분배기를 이용하여 집적회로 내부에 내장 가능하도록 하여 하드웨어적으로 칩싸이즈(chip size)를 줄일 수 있도록 한 동기 신호 분배기를 이용한 키드 클램프회로에 관한 것이다.
일반적으로 종래의 키드 클램프회로는 클램프 동작을 하기 위하여 키(key)가 되는 펄스를 이용하여 영상신호에 있어서는 동기신호 선단정렬 또는 페디스탈 레벨(pedestal level) 정렬 등을 하는 회로를 말하며, 크게는 외부로부터 인가되는 영상신호를 버퍼링하여 입·출력하는 입·출력 버퍼부와 상기 영상신호에 따른 동기신호 팁 레벨을 조정하는 동기 팁 레벨 조정부와 그리고 상기 영상신호와 동기신호 팁 레벨간의 차신호를 검출하는 에러 검출부로 구성되어 있다. 상기 에러 검출부는 동기펄스에 따라 직접 에러를 검출하도록 하며 동기기간 동안만 차신호를 검출하여 동기 팁 레벨을 조정하도록 한다.
제1도는 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 블록 구성도인데, 종래의 키드 클램프 회로는 제1도에 비해서 에러 검출부에 동기신호 분배부가 접속되지 않는 구조로 되어 있으며, 또한 상기한 에러 검출부에서는 영상신호의 동기신호 선단레벨과 기준레벨과의 에러신호를 검출하기 위하여 대용량의 캐패시터가 집적회로의 외부에 접속되는 구조로 이루어진다.
종래의 키드 클램프 회로에서 상기한 바와 같이 대용량의 캐패시터가 집적회로의 외부에 접속되는 이유는 동기 팁 레벨을 조정하거나 에러 검출에 필요한 전압을 공급하기 위한 캐패시터의 용량(≒4.7μF)이 매우 커서 집적회로의 내부에 집적화시킬 수 없기 때문이다.
따라서, 종래의 키드 클램프 회로는 캐패시터의 대용량에 따른 인쇄회로 기판상의 면적증가와 이를 수용하기 위한 집적회로의 핀수의 증가와 이를 제조하기 위한 제조원가의 상승 등과 같은 여러가지 문제점이 노출되고 있는 실정에 있다.
이 발명의 목적은 상기한 바와 같은 종래의 문제점들을 해결하기 위하여 안출된 것으로서 동기신호 분배기를 이용하여 에러 검출부에서 사용하던 대용량의 외부 캐패시터 대신에 소용량의 캐패시터를 집적회로에 내장함으로써 키드 클램핑의 정상특성을 그대로 유지하면서 집적회로의 내부에서 키드 클램프 기능을 모두 수행할 수 있도록 하는 동기신호 분배기를 이용한 키드 클램프 회로를 제공하는데 있다.
이 발명의 다른 목적은 상기한 바와 같은 동기신호 분배기를 접속 채용함으로써 집적회로의 외부 핀수를 감소시킴은 물론 추가로 소요되는 외부 구성소자에 의한 부품수를 줄여서 제조원가를 절감할 수 있도록 한 동기신호 분배기를 이용한 키드 클램프회로를 제공하는데 있다.
상기한 바와 같은 목적들을 달성하기 위한 수단으로서 이 발명의 구성은 외부로부터 영상신호를 인가받아 버퍼링한후 소정레벨의 영상신호를 동기 팁 레벨 조정부로 인가하는 입력 버퍼부와 상기 입력버퍼부를 통하여 버퍼링된 영상신호를 동기 선단 레벨을 갖도륵 일정한 레벨로 맞추는 동기 팁 레벨조정부와 상기 동기 팁 레벨 조정부에서 동기기간 동안 외부의 기준전위를 인가받아 이 기준전위와 영상신호의 동기 팁 레벨과의 차신호를 검출하는 에러 검출부와 상기 에러 검출부에서 차신호를 검출하기에 적합하도록 일상레벨의 동기 신호를 이용하여 원래의 동기펄스 폭보다 좁은 동기펄스를 만들어 주는 동기신호 분배부와 상기 동기 팁 레벨 조정부에서 최종 동기 팁 레벨이 조정된 영상신호를 출력 버퍼부를 통하여 버퍼링한후 동기 팁 레벨이 일정한 영상신호로서 출력시키는 구조로 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제1도는 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 블록 구성도이다. 제1도에 도시되어 있는 바와 같이 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프회로의 구성관계를 큰 블록개념으로 살펴보면 외부로부터 인가되는 영상신호를 버퍼링하는 입력 버퍼부(1)와 상기 입력 버퍼부(1)의 출력단에 입력단이 접속되어 있으며 동기 선단 레벨을 갖도록 일정한 레벨로 맞추는 동기 팁 레벨 조정부(2)와 상기 동기 팁 레벨 조정부(2)의 입력단에 출력단이 접속되어있으며 기준레벨과 영상신호의 동기 팁 레벨과의 차신호를 검출하는 에러 검출부(3)와 상기 에러 검출부(3)의 입력단에 출력단이 접속되어 있으며 원래의 동기펄스 폭보다 좁은 동기펄스를 만들어 주는 동기신호 분배부(4)와 상기 동기 팁 레벨 조정부(2)의 출력단에 입력단이 접속되어 있으며 동기 팁 레벨로 조정된 영상신호를 버퍼링한 후 일정레벨의 영상신호로 출력하는 출력 버퍼부(5)로 구성되어 있다.
상기한 같이 구성된 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 구성의 제2도를 참조하여 좀더 상세히 살펴보면, 모든 회로 구성소자들은 전원공급단자와 접지단자의 사이에 각각 접속되어 있으며, 영상신호 입력단자(I1)와 동기신호 입력단자(I3)와 기준전위 입력단자(I2)와 영상신호 출력단자(O1)등 4개의 외부신호 입/출력단자를 갖는다.
먼저, 입력 버퍼부(1)는 영상신호 입력단자(I1)에 트랜지스터(Q1)의 베이스가 접속되며, 상기 트랜지스터(Q1)의 에미터에 전류원(ICS2)이 형성되어 있다.
이어서, 상기 입력 버퍼부(1)의 출력단과 출력 버퍼부(5)의 입력단 사이에 접속된 동기 팁 레벨 조정부(2)는 트랜지스터(Q10)와 저항(R3)과 전류 패스용 트랜지스터(Q11)가 직렬로 접속되고, 상기 전류패스용 트랜지스터(Q11)의 베이스에 트랜지스터(Q2)의 베이스가 접속되며, 상기 트랜지스터(Q2)의 콜렉터에 출력 구동용 저항(R1)이 각각 접속되어 있다.
또한 에러 검출부(3)는 상기 동기 팁 레벨 조정부(2)와 동기신호 분배부(4)의 사이에 접속되며, 기준전위를 인가받아 차신호를 검출하고 증폭하기 위한 모스 트랜지스터(M3∼M5)와 트랜지스터(Q4∼Q9)와 캐패시터(C1)와 저항(R2)과 전류원(ICS3)으로 구성되어 있다.
또한, 에러 검출부(3)의 일측단에 접속된 동기신호 분배부(4)는 일정한 펄스폭을 갖는 동기펄스를 인가받아 이 동기펄스에 따라 일정한 주기의 파형을 만들어 캐패시터(C2)를 충·방전시키는 다수개의 모스 트랜지스터(M8∼M9) 및 트랜지스터(Q20∼Q23)와 상기 캐패시터(C2)의 충방전에 따라 상기 동기펄스와 비교하여 보다 좁은 펄스폭을 갖는 동기신호로 분배한후 일정레벨의 동기신호를 출력하는 복수개의 모스 트랜지스터(M6,M7) 및 다수개의 트랜지스터(Q12∼Q12)와 상기 트랜지스터들의 적어도 한 단자에 각각 접속된 다수개의 저항(R4∼R14) 및 전류원(ICS4,ICS5)으로 구성되어 있다.
마지막으로 상기 동기 팁 레벨 조정부(2)의 출력단에 접속된 출력 버퍼부(5)는 직렬 접속된 모스 트랜지스터(M2) 및 트랜지스터(Q3)로 구성되어 있다.
상기한 구성에 의한 이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프 회로의 작용은 다음과 같다.
첨부된 도면 제3도의 파형도를 참조하면, 먼저 입력 버퍼부(1)의 입력단자로 인가된 영상신호(I1)는 트랜지스터(Q1)가 턴온됨에 따라 버퍼링된 영상신호를 동기 팁 레벨 조정부(2)로 전달한다.
상기 동기 팁 레벨 조정부(2)에서는 에러 검출부(3)에서 검출된 에러 전압이 트랜지스터(Q10)의 베이스로 전달되면, 상기 트랜지스터(Q10)의 콜렉터 전류(이하, Ic10이라 약칭한다) 레벨이 결정된다.
이때 트랜지스터(Q11)와 트랜지스터(Q2)로 구성된 전류미러 회로에 의해 상기 Ic10의 전류가 트랜지스터(Q2)의 콜렉터 전류와 동일하게 되어 저항(R1)에서 전압강하가 발생되며, 이러한 상호 관계식을 수식으로 표현하면 아래의 식(1)과 같다.
VR1=R1×Ic2……………………………………………………(1)
여기서 Ic2는 트랜지스터(Q2)의 콜렉터 전류이고, VR1은 저항(R1)에서 전압강하이다.
따라서 차후에 설명될 에러 검출부(3)의 입력단자로 인가되는 기준전위(I2)와 영상신호의 동기 팁 레벨을 비교하여 검출된 에러전압(차신호)이 궁극적으로 저항(R1)의 전압강하를 조정하게 되어 상기 기준전위(I2)로 동기 팁 레벨이 정렬된다.
한편, 에러 검출부(3)의 에러전압 검출동작은 동기신호 분배부(4)로부터 출력되는 제3도의 파형(C)가 '하이'로 될때 출력 구동용 트랜지스터(Q6)가 턴온되어 에러전압 검출 동작이 수행된다.
여기서 트랜지스터(Q5)의 베이스는 Ic2에 의한 동기 팁 레벨을 정렬하고자 하는 일정한 값으로 설정되어 있고, 트랜지스터(Q4)의 베이스로 영상신호(O1)가 인가될 때 제3도의 파형(C)가 하이일때만, 영상신호(I1)의 동기 팁 레벨과 기준전위(I2)와의 레벨차를 검출한다. 이때, 캐패시터(C1)에는 일정한 전류가 인가됨에 따라 끊임없는 충·방전이 일어나게 된다.
또한 액티브 노드의 차동 증폭기의 부하로 되는 캐패시터(C1)에는 충·방전에 따른 에러전압이 발생(캐패시터의 충·방전에 의해 발생됨)되어 트랜지스터(Q7∼Q9) 및 모스 트랜지스터(M5)와 전류원(ICS3)에 의해 레벨 시프트되어 동기 팁 레벨 조정부(2)로 인가된다.
제2도를 참조하여 다시말하면, 동기신호분배부(4)에서 출력된 동기신호펄스가 출력구동형 트랜지스터(Q6)의 베이스에 입력되고, 출력구동형 트랜지스터(Q6)는 동기신호펄스가 입력되는 기간에만 동작을 하게되므로 에러검출부(3)는 이 기간동안만 기준전위(Q5의 베이스)와 영상신호의 동기 팁 레벨(Q4의 베이스)을 비교하고 차신호를 검출한다.
또한 에러검출부(3)의 차신호에 의해 캐패시터(C1)가 충방전을 행하고 동기 팁 레벨 조정부(2)는 이충방전 레벨이 피드백(feed back)되어 영상신호의 동기 팁 레벨이 기준전위에 맞추어진다.
다른 한편, 동기신호 분배부(4)에 일정한 펄스폭을 갖는 동기신호(13)가 인가되면(제3도의 I3참조), 노드(A)와 노드(B)에는 제3도의 A와 B와 같이 파형으로 나타나게 된다.
이에 따라 모스 트랜지스터(M6,M7) 및 트랜지스터(Q12,Q14,Q15)에 의해 제3도의 C와 같은 파형이 발생되어 에러 검출부(3)로 인가된다.
결과적으로 일정한 동기펄스 폭을 갖는 파형(동기펄스 폭의 1/2)이 만들어져서 동기 팁 레벨을 일정하게 정렬하기 때문에 에러검출부(3)의 캐패시터(C1)는 수십pF의 소용량으로도 충분히 동작할 수 있게 된다.
상기한 에러 검출부(3)의 캐패시터(C1)의 충방전 관계식의 표현은 다음과 같은 식(2)로 나타내어진다.
I=C(Δv/Δt) …………………………………………………… (2)
에러 검출부(3)에서 동작되는 전류의 레벨을 I라고 볼 때, 충방전이 일어나는 기간 Δt를 짧게 하면 상대적으로 정전용량(C)을 줄일 수 있으며, 또한 전류 I의 레벨을 작게 하면 정전용량(C)을 더욱 줄일수 있으므로 집적회로에 내장이 가능하게 된다.
다시말하면, 동기신호분배부(4)에서 동기신호펄스폭을 줄여서 에러검출부(3)로 보내고 동기신호폭이 줄어듬에 따라 C=1/V*t에 의해 캐패시터(C1)값을 줄일 수 있어 이를 칩 내부에 내장할 수 있도록 되어 있다.
여기서, 상기 동기 분배부(4)에서 제3도의 C와 같은 파형이 만들어지게 되는 동작을 좀더 자세히 설명하면 다음과 같다.
동기신호 분배부(4)의 노드(A)점의 파형은 제3도의 A와 같이 나타나게 되고 동기신호(I3)의 일정한 펄스가 '하이' 상태이면, 저항(R13,R14)과 트랜지스터(Q23)에 의해 트랜지스터(Q22)는 포화상태로 되어 트랜지스터(Q20,Q21)는 턴오프된다.
이에 따라 전류원(ICS5)에 의해 모스 트랜지스터(M9)를 통하여 흐르는 전류는 캐패시터(C2)를 충전시켜서 제3도의 B와 같은 파형을 만들고, 동기신호(I3)의 동기 펄스가 로우 상태로 되면 트랜지스터(Q22)는 턴오프되어 트랜지스터(Q20,Q21)는 정상 동작되어 상기 캐패시터(C2)에서 방전이 일어난다.
그러므로 모스 트랜지스터(M7)에 흐르는 전류의 특성은 제3도의 C와 같이 나타나게 되고, 결국 동기신호 분배부(4)의 노드(C)에도 동일한 파형이 나타난다. 따라서, 제3도 C의 파형이 하이상태일때, 에러 검출부(3)의 트랜지스터(Q4,Q5)의 각 베이스에서는 레벨이 비교 되어진다.
마지막으로 출력 버퍼부(5)는 동기 팁 레벨 조정부(2)로부터 인가되는 영상신호를 최종적으로 버퍼링한 후, 제3도에 도시한 바와 같은 영상신호(O1)로서 출력시킨다.
이상에서 설명한 바와 같이, 집적회로 내부에 상기와 같은 전소자를 내장한 키드 클램프회로를 구성할 수 있기 때문에 향후 클램프 회로에 유용하게 적용될 수 있으며, 영상신호 처리시 동기신호 분배부로부터 일정한 펄스폭을 갖는 동기신호를 인가받아 동기기간 동안에만 회로가 동작 되도록함으로써 동기 팁 레벨을 일정하게 정렬시킬 수 있는 동기신호 분배기를 이용한 키드 클램프 회로를 제공할 수가 있다.
따라서 이 발명에 따른 동기신호 분배기를 이용한 키드 클램프 회로는, 소용량 캐패시터를 집적회로 내부에 내장시킬 수 있기 때문에 외부소자의 접속에 의한 집적회로의 핀단자수를 효과적으로 줄일 수 있으며, 실제 제품에 적용시 제조원가를 다운시킬 수 있는 등의 현저한 효과가 있다.
이 발명의 실시예에 따른 동기신호 분배기를 이용한 키드 클램프회로는 FM(주파수변조)전의 동기(SYNC) 팁(TIP) 레벨 정렬이나 Video AGC 검출(Detection)전의 동기 팁 레벨 정렬 등에 사용된다.

Claims (8)

  1. 외부로부터 영상신호를 인가받아 버퍼링한 후 소정레벨의 영상신호를 동기 팁 레벨 조정부로 인가하는 입력 버퍼부(1)와 상기 입력 버퍼부(1)를 통하여 버퍼링된 영상신호를 동기 선단 레벨을 갖도록 일정한 레벨로 맞추는 동기 팁 레벨 조정부(2)와 상기 동기 팁 레벨 조정부(2)에서 동기기간 동안 외부의 기준전위를 인가받아 이 기준전위와 영상신호의 동기 팁 레벨과의 차신호를 검출하는 에러 검출부(3)와 상기 에러 검출부(3)에서 차신호를 검출하기에 적합하도록 일정레벨의 동기 신호를 이용하여 원래의 동기펄스 폭보다 좁은 동기펄스를 만들어 주는 동기신호 분배부(4)와 상기 동기 팁 레벨 조정부(2)에서 최종 동기 팁 레벨로 조정된 영상신호를 버퍼링한 후 일정레벨의 영상신호로 출력하는 출력버퍼부(5)를 포함하여 이루어지는 것을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  2. 제1항에 있어서 상기 입력 버퍼부(1)는 상부 전원공급 단자와 접지단자사이에 직렬 접속되는 트랜지스터(Q1)와 전류원(ICS1)을 포함하여 이루어지는 것을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  3. 제1항에 있어서 상기 동기 팁 레벨 조정부(2)는 상부 전원공급 단자와 접지단자사이에 직렬 접속된 트랜지스터(Q10)와 저항(R3)과 전류 패스용 트랜지스터(Q11)와 출력 구동용 저항(R1) 및 트랜지스터(Q2)를 포함하여 이루어지는 것을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  4. 제1항에 있어서 상기 에러 검출부(3)는 상부 전원공급 단자와 접지단자사이에 각각 접속되며, 기준전위를 인가받아 차신호를 검출하고 증폭하기 위한 모스 트랜지스터(M3∼M5)와 트랜지스터(Q4∼Q9)와 캐패시터(C1)와 저항(R2)과 전류원(ICS3)을 포함하도록 구성됨을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  5. 제4항에 있어서 상기 에러 검출부(3)의 차신호는 모스 트랜지스터(M4)의 소오스와 트랜지스터(Q7)의 베이스와 접지단자가 각각 공유하여 접속된 캐패시터(C1)의 충·방전에 따라 검출됨을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  6. 제1항에 있어서, 상기 동기신호 분배부(4)는 상부 전원 공급단자와 접지단자사이에 접속되며 일정한 펄스폭을 갖는 동기펄스를 인가받아 이 동기펄스에 따라 일정한 주기의 파형을 만들어 캐패시터(C2)를 충·방전시키는 다수개의 모스 트랜지스터(M8∼M9) 및 트랜지스터(Q20∼Q23)와 그리고 상기 캐피시터(C2)의 충·방전에 따라 상기 동기펄스와 비교하여 보다 좁은 펄스폭을 갖는 동기신호를 분배한 후 일정레벨의 동기신호를 출력하는 복수개의 모스 트랜지스터(M6,M7) 및 다수개의 트랜지스터(Q12∼19)를 각각 포함하도록 구성됨을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  7. 제6항에 있어서, 상기 캐패시터(C2)는 다수개의 모스 트랜지스터(M8∼M9) 및 트랜지스터(Q20∼23)의 동작에 따라 외부로 인가되는 동기신호 펄스폭보다 1/2펄스폭으로 줄여서 동기 팁 레벨을 일정하게 되어 수십pF의 용량으로 동작됨을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
  8. 제1항에 있어서 상기 출력 버퍼부(5)는 동기 팁 레벨 조정부(2)를 통하여 조정된 영상신호를 출력하도록 상부 전원공급 단자와 접지단자사이에 직렬 접속된 모스 트랜지스터(M2) 및 트랜지스터(Q3)룰 포함하여 이루어지는 것을 특징으로 하는 동기신호 분배기를 이용한 키드 클램프회로.
KR1019930002976A 1993-02-26 1993-02-26 동기신호 분배기를 이용한 키드 클램프회로 KR0128520B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930002976A KR0128520B1 (ko) 1993-02-26 1993-02-26 동기신호 분배기를 이용한 키드 클램프회로
JP02701094A JP3586289B2 (ja) 1993-02-26 1994-02-24 映像信号処理集積回路の同期信号クランプ回路
US08/202,650 US5500688A (en) 1993-02-26 1994-02-28 Synchronizing signal clamping circuit of image signal processing integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002976A KR0128520B1 (ko) 1993-02-26 1993-02-26 동기신호 분배기를 이용한 키드 클램프회로

Publications (2)

Publication Number Publication Date
KR940020770A KR940020770A (ko) 1994-09-16
KR0128520B1 true KR0128520B1 (ko) 1998-04-04

Family

ID=19351446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002976A KR0128520B1 (ko) 1993-02-26 1993-02-26 동기신호 분배기를 이용한 키드 클램프회로

Country Status (3)

Country Link
US (1) US5500688A (ko)
JP (1) JP3586289B2 (ko)
KR (1) KR0128520B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986719A (en) * 1996-05-28 1999-11-16 Analog Devices, Inc. Video signal clamping method and apparatus with negative peak detection
JP3127878B2 (ja) * 1998-03-18 2001-01-29 日本電気株式会社 クランプ回路
US8006147B2 (en) 2009-03-16 2011-08-23 Arm Limited Error detection in precharged logic

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB932173A (en) * 1960-05-23 1963-07-24 Gen Precision Inc Sub-miniature gyro
JPS5628562A (en) * 1979-08-16 1981-03-20 Sony Corp Clamp circuit
FR2524748A1 (fr) * 1982-04-02 1983-10-07 Thomson Csf Circuit numerique d'alignement de niveau d'un signal analogique
US4742392A (en) * 1983-08-04 1988-05-03 Canon Kabushiki Kaisha Clamp circuit with feed back
JPS6043972A (ja) * 1983-08-22 1985-03-08 Sony Corp 映像の黒レベル再生回路
JPS60212068A (ja) * 1984-04-06 1985-10-24 Canon Inc フイ−ドバツククランプ回路
DE3620990C2 (de) * 1986-06-23 1995-04-13 Broadcast Television Syst Verfahren und Schaltungsanordnung zur nichtlinearen Übertragung eines Videosignals
US5140421A (en) * 1986-09-11 1992-08-18 Kabushiki Kaisha Toshiba Video signal processing pulse producing circuit
JPS63252070A (ja) * 1987-04-08 1988-10-19 Mitsubishi Electric Corp フイ−ドバツククランプ回路
JP2528873B2 (ja) * 1987-04-20 1996-08-28 株式会社日立製作所 レベル固定回路
GB2228643B (en) * 1989-02-28 1993-05-19 Sony Corp Video signal clamping
JP2522425B2 (ja) * 1990-01-26 1996-08-07 松下電工株式会社 映像信号のクランプ回路
JPH04167675A (ja) * 1990-10-27 1992-06-15 Nec Corp クランプ回路
JPH04357775A (ja) * 1991-06-03 1992-12-10 Toshiba Corp クランプ回路
US5371552A (en) * 1991-10-31 1994-12-06 North American Philips Corporation Clamping circuit with offset compensation for analog-to-digital converters
FR2695283B1 (fr) * 1992-08-27 1994-12-09 Sgs Thomson Microelectronics Circuit et procédé de détection de tube chaud.

Also Published As

Publication number Publication date
JP3586289B2 (ja) 2004-11-10
KR940020770A (ko) 1994-09-16
JPH06303460A (ja) 1994-10-28
US5500688A (en) 1996-03-19

Similar Documents

Publication Publication Date Title
US5038055A (en) Peak level detecting device and method
CA1214263A (en) Pulse signal processing circuit
US5995166A (en) Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals
US20030223595A1 (en) Shock sound prevention circuit
KR0128520B1 (ko) 동기신호 분배기를 이용한 키드 클램프회로
JPS633509A (ja) バイアス電流補償回路
US4339669A (en) Current ramping controller circuit
US4791325A (en) Class B clamp circuit
US4937538A (en) Circuit arrangement for synchronizing an oscillator
JP3879148B2 (ja) クランプ回路およびそれを用いた同期分離回路
JP2931701B2 (ja) クランプ回路
KR0185382B1 (ko) 증폭기 및 캐패시터를 포함하는 필터 회로
KR910006459B1 (ko) 신호 표본화 장치
US6091308A (en) Rapid response oscillator with current-controlled frequency
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
JP2942055B2 (ja) クランプ回路
JP2738431B2 (ja) ホールド装置
CA2055858C (en) Holding circuit
KR900003075B1 (ko) 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로
JPH0671315B2 (ja) フイ−ドバツク型クランプ回路
JPH0568154B2 (ko)
JP2665190B2 (ja) パイロット信号除去回路
JPH04162876A (ja) 同期処理回路
JPH0357647B2 (ko)
KR100254885B1 (ko) 고속동작이 가능한 자동이득제어회로

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee