JP3034275B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JP3034275B2 JP3034275B2 JP2136705A JP13670590A JP3034275B2 JP 3034275 B2 JP3034275 B2 JP 3034275B2 JP 2136705 A JP2136705 A JP 2136705A JP 13670590 A JP13670590 A JP 13670590A JP 3034275 B2 JP3034275 B2 JP 3034275B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばテレビジョン信号処理回路におけ
る自動色制御（ACC）回路においてバースト信号レベル
を検出して利得制御信号を作り出すループに使用される
積分回路に関する。
る自動色制御（ACC）回路においてバースト信号レベル
を検出して利得制御信号を作り出すループに使用される
積分回路に関する。
（従来の技術） テレビジョン受像機の複合映像信号処理回路のうち、
クロマ信号用ACC回路は、第９図に示すように構成され
ており、積分回路が使用されている。
クロマ信号用ACC回路は、第９図に示すように構成され
ており、積分回路が使用されている。
入力端子１に供給されたクロマ信号は、ACC回路２に
入力され、利得制御を受けて出力端子３に導出される。
この場合、クロマ信号は一定のレベルとなるように利得
制御を受ける。
入力され、利得制御を受けて出力端子３に導出される。
この場合、クロマ信号は一定のレベルとなるように利得
制御を受ける。
ACC回路２から出力されたクロマ信号は、ピーク検波
回路４に供給される。ピーク検波回路４では、両波整流
した信号の波高値を検出し、積分回路４に供給する。積
分回路４ではピーク検波を行い定電圧Vrefとの比較を行
い、その差出力を利得制御信号としてACC回路２の利得
制御端子に帰還している。
回路４に供給される。ピーク検波回路４では、両波整流
した信号の波高値を検出し、積分回路４に供給する。積
分回路４ではピーク検波を行い定電圧Vrefとの比較を行
い、その差出力を利得制御信号としてACC回路２の利得
制御端子に帰還している。
第10図は、積分回路５を具体的に示す回路である。ピ
ーク検波回路４からの検波出力は、トランジスタQ3、Q4
のベース間に供給される。トランジスタQ3,Q4は差動増
幅器を構成しており、共通エミッタは、基準電流源Iref
を介して接地されている。またトランジスタQ3のコレク
タは、トランジスタQ1のコレクタ及びベースに接続され
ている。トランジスタQ1、Q2はカレントミラー回路を形
成しており、互いのベースは共通接続され、エミッタは
電源ラインに接続されている。
ーク検波回路４からの検波出力は、トランジスタQ3、Q4
のベース間に供給される。トランジスタQ3,Q4は差動増
幅器を構成しており、共通エミッタは、基準電流源Iref
を介して接地されている。またトランジスタQ3のコレク
タは、トランジスタQ1のコレクタ及びベースに接続され
ている。トランジスタQ1、Q2はカレントミラー回路を形
成しており、互いのベースは共通接続され、エミッタは
電源ラインに接続されている。
差動増幅器から出力される電流は、トランジスタQ4の
コレクタから導出され、コンデンサＣに供給される。コ
ンデンサＣの一方の電極は、トランジスタQ4のコレクタ
とトランジスタQ6のベースに接続され、他方の電極は電
源ラインに接続されている。トランジスタQ6、Q7、Q8
は、ダーリントン接続されており、トランジスタQ6のコ
レクタは、トランジスタQ5のエミッタに接続され、トラ
ンジスタQ7、Q8のコレクタは電源ラインに接続されてい
る。トランジスタQ5のコレクタは電源ラインに接続さ
れ、ベースはトランジスタQ2のベースと共通である。ま
たトランジスタQ8のエミッタは、出力端子に接続される
とともに定電流源I0を介して接地されている。
コレクタから導出され、コンデンサＣに供給される。コ
ンデンサＣの一方の電極は、トランジスタQ4のコレクタ
とトランジスタQ6のベースに接続され、他方の電極は電
源ラインに接続されている。トランジスタQ6、Q7、Q8
は、ダーリントン接続されており、トランジスタQ6のコ
レクタは、トランジスタQ5のエミッタに接続され、トラ
ンジスタQ7、Q8のコレクタは電源ラインに接続されてい
る。トランジスタQ5のコレクタは電源ラインに接続さ
れ、ベースはトランジスタQ2のベースと共通である。ま
たトランジスタQ8のエミッタは、出力端子に接続される
とともに定電流源I0を介して接地されている。
上記の積分回路５は、バースト信号期間では、電流源
Irefがバーストゲートパルスによりオンし、コンデンサ
Ｃの充放電作用が得られる（積分期間）。これ以外の期
間（保持期間）では、電流源Irefがオフしており、コン
デンサＣの電圧はホールド状態となり、トランジスタQ6
を駆動する。
Irefがバーストゲートパルスによりオンし、コンデンサ
Ｃの充放電作用が得られる（積分期間）。これ以外の期
間（保持期間）では、電流源Irefがオフしており、コン
デンサＣの電圧はホールド状態となり、トランジスタQ6
を駆動する。
ところで、保持期間においてはコンデンサＣの電圧保
持精度を上げるために、トランジスタQ6のベース電流Ｉ
BQ6を補償している。つまりコンデンサＣの電荷がベー
ス電流ＩBQ6として放電しないようにしている。即ち、
電流源Irefがオフのときは、トランジスタQ5には、トラ
ンジスタQ6のコレクタ電流とほぼ同じ電流が流れる。こ
れによりトランジスタQ5のベースを介して、トランジス
タQ6のベースに、ベース電流ＩBQ6が折り返されてく
る。よって、トランジスタQ6のベース電流ＩBQ6は、コ
ンデンサＣから放出する必要がないので、コンデンサＣ
の端子電圧が変動しない。トリプル・ダーリントン接続
を行っている理由は、補償されるＩBQ6の値を小さくす
ることによりコンデンサＣの電圧保持精度の誤差を低減
するためである。
持精度を上げるために、トランジスタQ6のベース電流Ｉ
BQ6を補償している。つまりコンデンサＣの電荷がベー
ス電流ＩBQ6として放電しないようにしている。即ち、
電流源Irefがオフのときは、トランジスタQ5には、トラ
ンジスタQ6のコレクタ電流とほぼ同じ電流が流れる。こ
れによりトランジスタQ5のベースを介して、トランジス
タQ6のベースに、ベース電流ＩBQ6が折り返されてく
る。よって、トランジスタQ6のベース電流ＩBQ6は、コ
ンデンサＣから放出する必要がないので、コンデンサＣ
の端子電圧が変動しない。トリプル・ダーリントン接続
を行っている理由は、補償されるＩBQ6の値を小さくす
ることによりコンデンサＣの電圧保持精度の誤差を低減
するためである。
（発明が解決しようとする課題） 上記した従来の積分回路によると、トリプル・ダーリ
ントン接続のように多段のバッファを用いているため
に、回路のダイナミック・レンジが狭いという問題があ
る。
ントン接続のように多段のバッファを用いているため
に、回路のダイナミック・レンジが狭いという問題があ
る。
第10図の回路のダイナミック・レンジは（１）式で与
えられる。
えられる。
Drang＝Vcc−（4VF＋2VCE(sat)) …（１） ここで、 Vcc:電源電圧、 VF :トランジスタQ5〜Q8のベース・エミッタ間電圧を
すべて等しいと仮定した値、 VCE(sat):トランジスタQ5、Q6の飽和コレクタ・エミ
ッタ間電圧を等しいと仮定した値である。
すべて等しいと仮定した値、 VCE(sat):トランジスタQ5、Q6の飽和コレクタ・エミ
ッタ間電圧を等しいと仮定した値である。
従来の回路では、VF＝0.75V、VCE(sat)＝0.2Vと仮定
すると最低でも約3.4V以上のVccが必要となりダイナミ
ック・レンジを広くとるためには、Vccをかなり大きく
設定する必要がある。
すると最低でも約3.4V以上のVccが必要となりダイナミ
ック・レンジを広くとるためには、Vccをかなり大きく
設定する必要がある。
例えばVcc＝4VとすればDrangは約0.6Vとかなり小さい
値となってしまう。このために液晶用テレビジョンなど
のようにVccを大きくとれない低電圧回路においては、D
rangを大きくとれないばかりか、回路動作に不良をきた
すことにもなりかねない。
値となってしまう。このために液晶用テレビジョンなど
のようにVccを大きくとれない低電圧回路においては、D
rangを大きくとれないばかりか、回路動作に不良をきた
すことにもなりかねない。
そこでこの発明は、従来の回路の長所である電圧保持
性能を維持しつつ、さらにダイナミック・レンジを大き
くとれるようにし、低電圧回路においても良好な動作を
得る積分回路を提供することを目的とする。
性能を維持しつつ、さらにダイナミック・レンジを大き
くとれるようにし、低電圧回路においても良好な動作を
得る積分回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、エミッタが共通に接続され、ベース相互
間に入力電圧が供給される第１極性の第１及び第２のト
ランジスタからなる差動増幅器と、コレクタ及びベース
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが電源ラインに接続された第２極性の第３のトラン
ジスタ及びコレクタが前記第２のトランジスタのコレク
タに共通に接続され、ベースが前記第３のトランジスタ
のベースに共通に接続され、エミッタが前記電源ライン
に接続された第２極性の第４のトランジスタからなるカ
レントミラー回路と、前記第２及び第４のトランジスタ
のコレクタ共通接続点に接続された反転入力端子と、出
力端子を有し、ベースが前記反転入力端子に接続された
第１極性の第５のトランジスタ及び前記第３及び第４の
トランジスタのベース共通接続点にベースが接続され、
エミッタが前記第５のトランジスタのコレクタに接続さ
れ、コレクタが前記電源ラインに接続された第１極性の
第６のトランジスタを含んで構成された反転増幅器と、
前記反転増幅器の出力端子と反転入力端子との間に接続
された容量とを備えるものである。
間に入力電圧が供給される第１極性の第１及び第２のト
ランジスタからなる差動増幅器と、コレクタ及びベース
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが電源ラインに接続された第２極性の第３のトラン
ジスタ及びコレクタが前記第２のトランジスタのコレク
タに共通に接続され、ベースが前記第３のトランジスタ
のベースに共通に接続され、エミッタが前記電源ライン
に接続された第２極性の第４のトランジスタからなるカ
レントミラー回路と、前記第２及び第４のトランジスタ
のコレクタ共通接続点に接続された反転入力端子と、出
力端子を有し、ベースが前記反転入力端子に接続された
第１極性の第５のトランジスタ及び前記第３及び第４の
トランジスタのベース共通接続点にベースが接続され、
エミッタが前記第５のトランジスタのコレクタに接続さ
れ、コレクタが前記電源ラインに接続された第１極性の
第６のトランジスタを含んで構成された反転増幅器と、
前記反転増幅器の出力端子と反転入力端子との間に接続
された容量とを備えるものである。
（作用） 上記の手段により、反転増幅器の反転入力端子と出力
端子間に積分容量が接続されているために出力側の電位
変化が直接得られダイナミック・レンジを広く得られ
る。
端子間に積分容量が接続されているために出力側の電位
変化が直接得られダイナミック・レンジを広く得られ
る。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例である。入力端子11a,11
b間には例えばピーク検波回路からの検波出力Vinが供給
され、電圧電流変換器12に導入される。この電圧電流変
換器12の電流出力は、次段の反転増幅器13の反転入力端
子に供給される。反転増幅器13の出力端子15と、反転入
力端子間には、積分容量14が接続されている。反転増幅
器13の非反転入力端子は、接地されている。積分容量14
は帰還路を形成することにより、反転増幅器13部は入力
の積分作用を得る。
b間には例えばピーク検波回路からの検波出力Vinが供給
され、電圧電流変換器12に導入される。この電圧電流変
換器12の電流出力は、次段の反転増幅器13の反転入力端
子に供給される。反転増幅器13の出力端子15と、反転入
力端子間には、積分容量14が接続されている。反転増幅
器13の非反転入力端子は、接地されている。積分容量14
は帰還路を形成することにより、反転増幅器13部は入力
の積分作用を得る。
上記の回路において、反転入力端子は仮想接地点を形
成しているために、入力端子では電圧は振れずに出力端
子15側において振れる。つまり積分値の変化が得られ
る。電圧電流変換器12からの電流Iinは全て積分容量Ｃ
を介して流れるので、このIinによる変化電圧をVoutと
すれば、次の（２）式で示す積分出力を得ることができ
る。
成しているために、入力端子では電圧は振れずに出力端
子15側において振れる。つまり積分値の変化が得られ
る。電圧電流変換器12からの電流Iinは全て積分容量Ｃ
を介して流れるので、このIinによる変化電圧をVoutと
すれば、次の（２）式で示す積分出力を得ることができ
る。
Vout＝−（1/c）∫Iin dt …（２） ただしこの実施例では、電流Iinが供給される容量端
子の反対側が、出力端子となるために、積分容量Ｃが充
電中であるときは、出力電流が流れることになる。
子の反対側が、出力端子となるために、積分容量Ｃが充
電中であるときは、出力電流が流れることになる。
第２図は、第１図の回路を具体的に示しており、第１
図と同一部分には同一符号を付している。
図と同一部分には同一符号を付している。
即ち、電圧電流変換器12は、カレントミラー回路を構
成するpnp型トランジスタQ11、Q12と、差動増幅器を形
成するnpn型トランジスタQ13、Q14により構成されてい
る。トランジスタQ13、Q14のベースには入力端子11a、1
1bが接続されこの間に入力電圧Vinが供給される。トラ
ンジスタQ13、Q14の共通エミッタは、スイッチング可能
な電流源Irefを介して接地されており、トランジスタQ1
3のコレクタは、トランジスタQ11のコレクタ及びトラン
ジスタQ11とQ12のベースに接続されている。またトラン
ジスタQ14のコレクタはトランジスタQ12のコレクタに接
続されるとともにトランジスタQ16のベースに接続され
ている。トランジスタQ11、Q12のエミッタは電源ライン
に接続されている。
成するpnp型トランジスタQ11、Q12と、差動増幅器を形
成するnpn型トランジスタQ13、Q14により構成されてい
る。トランジスタQ13、Q14のベースには入力端子11a、1
1bが接続されこの間に入力電圧Vinが供給される。トラ
ンジスタQ13、Q14の共通エミッタは、スイッチング可能
な電流源Irefを介して接地されており、トランジスタQ1
3のコレクタは、トランジスタQ11のコレクタ及びトラン
ジスタQ11とQ12のベースに接続されている。またトラン
ジスタQ14のコレクタはトランジスタQ12のコレクタに接
続されるとともにトランジスタQ16のベースに接続され
ている。トランジスタQ11、Q12のエミッタは電源ライン
に接続されている。
反転増幅器13は、npn型トランジスタQ15〜Q18により
構成され、トランジスタQ15のベースはトランジスタQ1
1、Q12のベースと共通接続され、コレクタは電源ライン
へ、またエミッタはトランジスタQ16のコレクタへ接続
されている。トランジスタQ16、Q17、Q18はダーリント
ン接続されており、トランジスタQ18のエミッタは抵抗
Ｒを介して接地されている。そしてトランジスタQ17の
コレクタは電源ラインに接続され、トランジスタQ18の
コレクタは出力端子15に接続されるとともに、定電流源
I0を介して電源ラインに接続されている。
構成され、トランジスタQ15のベースはトランジスタQ1
1、Q12のベースと共通接続され、コレクタは電源ライン
へ、またエミッタはトランジスタQ16のコレクタへ接続
されている。トランジスタQ16、Q17、Q18はダーリント
ン接続されており、トランジスタQ18のエミッタは抵抗
Ｒを介して接地されている。そしてトランジスタQ17の
コレクタは電源ラインに接続され、トランジスタQ18の
コレクタは出力端子15に接続されるとともに、定電流源
I0を介して電源ラインに接続されている。
ここで積分容量14は、出力端子とトランジスタQ16の
ベース、つまり電流入力部間に接続されている。
ベース、つまり電流入力部間に接続されている。
この回路において電流源Irefがオンしているときは、
入力端子11a,11b間に供給された電圧Vinに比例する差動
電流IinがトランジスタQ16のベースに入力する。この差
動電流Iin入力部20は、反転増幅器13の仮想接地点に対
応するので差動電流Iinは、積分容量14を介してトラン
ジスタQ18に全て流れ込むことになる。つまりトランジ
スタQ12のコレクタ電流ＩCQ2、トランジスタQ16のベー
ス電流ＩBQ16、トランジスタQ14のコレクタ電流ICQ14、
積分容量14の充電電流ic間には次の（３）式が成立す
る。
入力端子11a,11b間に供給された電圧Vinに比例する差動
電流IinがトランジスタQ16のベースに入力する。この差
動電流Iin入力部20は、反転増幅器13の仮想接地点に対
応するので差動電流Iinは、積分容量14を介してトラン
ジスタQ18に全て流れ込むことになる。つまりトランジ
スタQ12のコレクタ電流ＩCQ2、トランジスタQ16のベー
ス電流ＩBQ16、トランジスタQ14のコレクタ電流ICQ14、
積分容量14の充電電流ic間には次の（３）式が成立す
る。
ic＝ＩCQ12−（ＩBQ16＋ＩCQ14） …（３） 次に、差動増幅器における電流源Irefの基準電流Iref
がオフのとき、つまり電圧保持期間では以下のことが言
える。
がオフのとき、つまり電圧保持期間では以下のことが言
える。
トランジスタQ11、Q12で構成されるカレントミラー回
路が理想的な動作をするとすれば、 ＩCQ11＝ＩCQ12＝ＩBQ15 …（４） ＩCQ14＝０ ……（５） ＩCQ11：トランジスタQ11のコレクタ電流 ＩBQ15：トランジスタQ15のベース電流 ここでトランジスタQ15とQ16のベース電流が等しいも
のとすれば、（３）、（４）、（５）式より積分容量14
に流れ込む電流icは零となり、充電は行われないことに
なる。
路が理想的な動作をするとすれば、 ＩCQ11＝ＩCQ12＝ＩBQ15 …（４） ＩCQ14＝０ ……（５） ＩCQ11：トランジスタQ11のコレクタ電流 ＩBQ15：トランジスタQ15のベース電流 ここでトランジスタQ15とQ16のベース電流が等しいも
のとすれば、（３）、（４）、（５）式より積分容量14
に流れ込む電流icは零となり、充電は行われないことに
なる。
このとき電流ＩCQ12は、（４）式のようにＩBQ15分の
電流を有し、これがトランジスタQ16のベースに流れ込
む。よって積分容量14の漏れ放電電流は、相殺されて流
れず、このときの出力電圧の値を仮にＶとすればこの値
を精度良く保持することができる。
電流を有し、これがトランジスタQ16のベースに流れ込
む。よって積分容量14の漏れ放電電流は、相殺されて流
れず、このときの出力電圧の値を仮にＶとすればこの値
を精度良く保持することができる。
よって、反転増幅器13部で構成される積分回路によっ
てもベース電流補償用の電流を流すことができる。すな
わち、トランジスタQ15は、そのベースで反転増幅器の
入力バイアス電流ＩCQ12をモニターし、カレントミラー
回路の電流入力端子に供給している。
てもベース電流補償用の電流を流すことができる。すな
わち、トランジスタQ15は、そのベースで反転増幅器の
入力バイアス電流ＩCQ12をモニターし、カレントミラー
回路の電流入力端子に供給している。
次に、トランジスタQ16のベースに差動電流Iinが与え
られる積分期間についてさらに説明する。トランジスタ
Q11、Q12で構成されるカレントミラー回路が理想的な動
作をするとすれば、以下の式が成立する。
られる積分期間についてさらに説明する。トランジスタ
Q11、Q12で構成されるカレントミラー回路が理想的な動
作をするとすれば、以下の式が成立する。
ＩCQ11＝ＩCQ12＝（1/2）Iref＋ＩBQ15＋Iin …（６） ＩCQ14＝（1/2）Iref−Iin …（７） またトランジスタQ15とQ19のベース電流が等しいもの
とすれば、（３）、（６）、（７）式より、積分容量14
に流れる電流icは、2Iinとなり、2Iinは、積分容量14を
介して流れることにより積分容量を充放電することにな
る。この場合、出力は先の電圧Ｖと（２）式で求めた積
分出力Voutの分の形で現される。
とすれば、（３）、（６）、（７）式より、積分容量14
に流れる電流icは、2Iinとなり、2Iinは、積分容量14を
介して流れることにより積分容量を充放電することにな
る。この場合、出力は先の電圧Ｖと（２）式で求めた積
分出力Voutの分の形で現される。
例えば第３図（ａ）に示すような電流波形が反転増幅
器13に供給された場合、出力としては同図（ｂ）に示す
ような積分波形出力を得ることができる。
器13に供給された場合、出力としては同図（ｂ）に示す
ような積分波形出力を得ることができる。
第２図の積分回路のダイナミックレンジDrangを求め
てみると、次の（８）式のようになる。
てみると、次の（８）式のようになる。
Drang＝Vcc−2VCE(sat) …（８） ここでVCE(sat)は、電流源I0（実際にこの電流源を構
成するにはPNPトランジスタを用いることになる）とト
ランジスタQ15の飽和コレクタ・エミッタ間電圧を等し
いとしたものである。
成するにはPNPトランジスタを用いることになる）とト
ランジスタQ15の飽和コレクタ・エミッタ間電圧を等し
いとしたものである。
（１）式と（８）式とを較べると、4VF分（＝約3V）
という極めて大きな値のダイナミックレンジの拡大がは
かれることがわかる。
という極めて大きな値のダイナミックレンジの拡大がは
かれることがわかる。
Drang＝Vcc−（4VF＋2VCE(sat)） …（１） 例えばVccが4Vのとき第２図のダイナミックレンジは
3.8V、従来の回路では0.6Vであり、この発明の効果はこ
の例をみても絶大であることがわかる。
3.8V、従来の回路では0.6Vであり、この発明の効果はこ
の例をみても絶大であることがわかる。
この発明は上記の実施例に限定されるものではなく、
反転増幅器部としては各種の実施例が可能である。
反転増幅器部としては各種の実施例が可能である。
第４図乃至第８図はその各実施例を示している。
第４図の回路は、第２図の回路に加えて定電流源I1、
トランジスタQ24、定電流源Ioからなるエミッタフォロ
ア回路を設けた回路である。即ち、トランジスタQ18の
コレクタにトランジスタQ24のベースが接続され、この
トランジスタQ24コレクタは電源ラインに接続され、エ
ミッタは出力端子15に接続されるとともに定電流源I0に
接続されている。トランジスタQ18のコレクタは先の定
電流源I1を介して電源ラインに接続されている。
トランジスタQ24、定電流源Ioからなるエミッタフォロ
ア回路を設けた回路である。即ち、トランジスタQ18の
コレクタにトランジスタQ24のベースが接続され、この
トランジスタQ24コレクタは電源ラインに接続され、エ
ミッタは出力端子15に接続されるとともに定電流源I0に
接続されている。トランジスタQ18のコレクタは先の定
電流源I1を介して電源ラインに接続されている。
このような構成にすると、第２図の回路においてドラ
イブ電流が必要な場合に有利である。
イブ電流が必要な場合に有利である。
第５図の回路は、トランジスタQ15のエミッタがトラ
ンジスタQ21のコレクタに接続され、コレクタがトラン
ジスタQ22のベースに接続される。トランジスタQ21のベ
ースには積分電流が入力する。トランジスタQ21のエミ
ッタは、トランジスタQ23のベースに接続されるととも
にトランジスタQ22のコレクタに接続される。トランジ
スタQ23のエミッタは抵抗Ｒを介して接地され、コレク
タは出力端子15に接続されるとともに定電流源I0を介し
て電源ラインに接続される。
ンジスタQ21のコレクタに接続され、コレクタがトラン
ジスタQ22のベースに接続される。トランジスタQ21のベ
ースには積分電流が入力する。トランジスタQ21のエミ
ッタは、トランジスタQ23のベースに接続されるととも
にトランジスタQ22のコレクタに接続される。トランジ
スタQ23のエミッタは抵抗Ｒを介して接地され、コレク
タは出力端子15に接続されるとともに定電流源I0を介し
て電源ラインに接続される。
この回路は、トランジスタQ21、Q22、Q23により等価
的にPNPトランジスタを構成し、トリプルダーリントン
接続により実現していた複合トランジスタの代わりとし
ている。この構成であると、第２図の実施例では最低動
作Vccが4VF＋2VCE(sat)であったものが、3VF＋2V
CE(sat)になりＶFだけ低電圧動作が可能となる。この値
は約2.7Vであることから3Vの電源でも動作させることが
できる。
的にPNPトランジスタを構成し、トリプルダーリントン
接続により実現していた複合トランジスタの代わりとし
ている。この構成であると、第２図の実施例では最低動
作Vccが4VF＋2VCE(sat)であったものが、3VF＋2V
CE(sat)になりＶFだけ低電圧動作が可能となる。この値
は約2.7Vであることから3Vの電源でも動作させることが
できる。
第６図の回路は、第５図の回路に類似しておりこの回
路と較べると、トランジスタQ21のエミッタの接続箇所
がトランジスタQ23のエミッタに代わっている。この回
路でもトランジスタQ21、Q22、Q23は等価的にPNPトラン
ジスタＱを構成している。この接続であると、最低動作
Vccが2VF＋2VCE(sat)となりさらにVFだけ低電圧化を得
ることができ、約1.9Vとなる。
路と較べると、トランジスタQ21のエミッタの接続箇所
がトランジスタQ23のエミッタに代わっている。この回
路でもトランジスタQ21、Q22、Q23は等価的にPNPトラン
ジスタＱを構成している。この接続であると、最低動作
Vccが2VF＋2VCE(sat)となりさらにVFだけ低電圧化を得
ることができ、約1.9Vとなる。
第５図、第６図の回路のいずれもダイナミックレンジ
はVcc−2VCE(sat)であり、Vccに対する利用効率は高
い。
はVcc−2VCE(sat)であり、Vccに対する利用効率は高
い。
第７図の回路は、第２図の回路にさらに反転入力部を
加えた回路構成となっている。即ち、トランジスタQ18
のエミッタにトランジスタQ19のエミッタを接続して、
このトランジスタQ19のベースには直流電源ＶBを接続し
ている。トランジスタQ18のコレクタはトランジスタQ20
aのコレクタに接続され、トランジスタQ19のコレクタは
トランジスタQ20bのコレクタおよびベース、トランジス
タQ20aのベースに接続されている。トランジスタQ20a、
Q20bのエミッタは電源ラインに接続されている。他の部
分は第２図の回路と同じである。トランジスタQ19は１
つだけ示されているが、複数段であってもよい。
加えた回路構成となっている。即ち、トランジスタQ18
のエミッタにトランジスタQ19のエミッタを接続して、
このトランジスタQ19のベースには直流電源ＶBを接続し
ている。トランジスタQ18のコレクタはトランジスタQ20
aのコレクタに接続され、トランジスタQ19のコレクタは
トランジスタQ20bのコレクタおよびベース、トランジス
タQ20aのベースに接続されている。トランジスタQ20a、
Q20bのエミッタは電源ラインに接続されている。他の部
分は第２図の回路と同じである。トランジスタQ19は１
つだけ示されているが、複数段であってもよい。
トランジスタQ18とQ19のこう電流がトランジスタQ20a
とQ20bで構成されるカレントミラー回路により折り返さ
れ、アクティブロードとなる。反転入力端子であるトラ
ンジスタQ16のベースは、仮想接地であるという着目点
からみると、ＶBから2VFの範囲の電圧となる。積分電流
入力端子の電圧がこの電圧であるから、前段の電圧電流
変換器の出力電位に何等かの制約があるような場合。Ｖ
Bを適宜選定することにより、容易に整合をとることが
できる。例えば前段にダーリントン接続したい場合、ト
ランジスタQ16のベース電位が高いほうがよい場合に便
利である。
とQ20bで構成されるカレントミラー回路により折り返さ
れ、アクティブロードとなる。反転入力端子であるトラ
ンジスタQ16のベースは、仮想接地であるという着目点
からみると、ＶBから2VFの範囲の電圧となる。積分電流
入力端子の電圧がこの電圧であるから、前段の電圧電流
変換器の出力電位に何等かの制約があるような場合。Ｖ
Bを適宜選定することにより、容易に整合をとることが
できる。例えば前段にダーリントン接続したい場合、ト
ランジスタQ16のベース電位が高いほうがよい場合に便
利である。
第８図の回路は、第７図の回路に加えて、トランジス
タQ24、定電流源I1で形成されるエミッタフォロア回路
を設けた例である。なおエミッタったフォロア回路を付
加することは、第５図、第６図の回路のいずれであって
も可能である。また、図面に示したトランジスタの極性
を逆にした回路も実現してもこの発明の内容を損なうも
のではない。
タQ24、定電流源I1で形成されるエミッタフォロア回路
を設けた例である。なおエミッタったフォロア回路を付
加することは、第５図、第６図の回路のいずれであって
も可能である。また、図面に示したトランジスタの極性
を逆にした回路も実現してもこの発明の内容を損なうも
のではない。
［発明の効果］ 以上説明したようにこの発明によれば、反転増幅器の
仮想接地点と出力端子間に積分容量を接続し、反転増幅
器の出力端子から直接積分出力を導出することによりダ
イナミックレンジを拡大でき、低電圧電源でも良好な動
作を得ることができ、加えてベース電流による積分容量
の漏れ放電を抑圧することにより電圧保持性能がすぐれ
た積分回路を得ることができる。
仮想接地点と出力端子間に積分容量を接続し、反転増幅
器の出力端子から直接積分出力を導出することによりダ
イナミックレンジを拡大でき、低電圧電源でも良好な動
作を得ることができ、加えてベース電流による積分容量
の漏れ放電を抑圧することにより電圧保持性能がすぐれ
た積分回路を得ることができる。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の具体例を示す回路図、第３図はこの発明の
回路の動作を説明するために示した波形図、第４図乃至
第８図はこの発明の要部の他の実施例をそれぞれ示す回
路図、第９図はACC回路部に採用される積分回路の説明
図、第10図は第９図の回路をさらに詳しく示した回路図
である。 12……電圧電流変換器、13……反転増幅器、14……積分
容量。
１図の回路の具体例を示す回路図、第３図はこの発明の
回路の動作を説明するために示した波形図、第４図乃至
第８図はこの発明の要部の他の実施例をそれぞれ示す回
路図、第９図はACC回路部に採用される積分回路の説明
図、第10図は第９図の回路をさらに詳しく示した回路図
である。 12……電圧電流変換器、13……反転増幅器、14……積分
容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村山 明宏 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝横浜事業所家電技術研究所 内 (56)参考文献 特開 昭60−206316（ＪＰ，Ａ) 特開 平３−70204（ＪＰ，Ａ) 特開 昭60−107184（ＪＰ，Ａ)
Claims (1)
- 【請求項１】エミッタが共通に接続され、ベース相互間
に入力電圧が供給される第１極性の第１及び第２のトラ
ンジスタからなる差動増幅器と、 コレクタ及びベースが前記第１のトランジスタのコレク
タに接続され、エミッタが電源ラインに接続された第２
極性の第３のトランジスタ及びコレクタが前記第２のト
ランジスタのコレクタに共通に接続され、ベースが前記
第３のトランジスタのベースに共通に接続され、エミッ
タが前記電源ラインに接続された第２極性の第４のトラ
ンジスタからなるカレントミラー回路と、 前記第２及び第４のトランジスタのコレクタ共通接続点
に接続された反転入力端子と、出力端子を有し、ベース
が前記反転入力端子に接続された第１極性の第５のトラ
ンジスタ並びに前記第３及び第４のトランジスタのベー
ス共通接続点にベースが接続され、エミッタが前記第５
のトランジスタのコレクタに接続され、コレクタが前記
電源ラインに接続された第１極性の第６のトランジスタ
を含んで構成された反転増幅器と、 前記反転増幅器の出力端子と反転入力端子との間に接続
された容量とを具備したことを特徴とする積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136705A JP3034275B2 (ja) | 1990-05-25 | 1990-05-25 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136705A JP3034275B2 (ja) | 1990-05-25 | 1990-05-25 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435294A JPH0435294A (ja) | 1992-02-06 |
| JP3034275B2 true JP3034275B2 (ja) | 2000-04-17 |
Family
ID=15181559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136705A Expired - Lifetime JP3034275B2 (ja) | 1990-05-25 | 1990-05-25 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034275B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940001436B1 (ko) * | 1991-08-20 | 1994-02-23 | 삼성전자 주식회사 | 색상조절회로 |
| KR101110335B1 (ko) * | 2009-10-13 | 2012-02-15 | 경북대학교 산학협력단 | 글루쿠론산 올리고머를 함유하는 배지를 이용한 미생물 셀룰로오스의 제조방법 |
-
1990
- 1990-05-25 JP JP2136705A patent/JP3034275B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435294A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445054A (en) | Full-wave rectifying circuit | |
| JPS6375572A (ja) | 電圧比較回路 | |
| JP3034275B2 (ja) | 積分回路 | |
| US4005371A (en) | Bias circuit for differential amplifier | |
| JPH03788B2 (ja) | ||
| US5412559A (en) | Full wave rectifying circuit | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3127878B2 (ja) | クランプ回路 | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| JP2931701B2 (ja) | クランプ回路 | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| JPH06232663A (ja) | 可変利得増幅器 | |
| US4933578A (en) | Voltage follower circuit | |
| CA2055858C (en) | Holding circuit | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0124645Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| KR930006078Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| KR940001478Y1 (ko) | 연산 증폭기 | |
| JPH0161247B2 (ja) | ||
| JP3226105B2 (ja) | 演算整流回路 | |
| KR930006077Y1 (ko) | 히스테리시스 특성을 갖는 전압비교회로 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |