JP2902741B2 - 積分回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばテレビジョン受像機における垂直
同期信号を発生させるときなどある一定の幅を持ったパ
ルス信号を発生させるときに適した積分回路に関する。

（従来の技術） 第４図は複合映像信号により垂直同期信号を得るため
のテレビジョン受像機に用いられていた従来の同期処理
回路の一部で示すものである。入力端子１から供給され
る複合映像信号は同期分離回路２により同期信号成分を
分離する。第５図（ａ）は同期信号における垂直同期部
分を示したものであり、この信号を垂直同期信号積分回
路３に供給する。垂直同期信号積分回路３に供給された
同期信号は、前記垂直同期信号積分回路３に含まれてい
る積分回路４によって積分され、第５図（ｂ）に示すよ
うな山形波形の積分出力に変換される。積分回路４の出
力はパルス発生回路５によってスライスレベルVrefとレ
ベル比較され第５図（ｃ）に示す垂直同期信号が生成さ
れる。

第６図は、第４図の垂直同期積分回路３の積分回路４
およびパルス発生回路５の具体的な回路例を示したもの
である。積分回路４において、NPNトランジスタQ₁のエ
ミッタ端子は、NPNトランジスタQ₂のベースに接続され
てダーリントン接続を構成している。トランジスタQ₁の
ベースにはベースには電流i₁を発生する定電流源I₁がト
ランジスタQ₂のコレクタには電流i₂を発生する定電流源
I₂がそれぞれ接続されている。トランジスタQ₁のベース
とトランジスタQ₂のコレクタ間にはクランプ用のダイオ
ードD₁、積分容量C₁が接続され、トランジスタQ₂のエミ
ッタは抵抗R₁を介して接地されている。前述の同期信号
は入力電流i₃の形でトランジスタQ₁のベースに供給さ
れ、積分出力をトランジスタQ₂のコレクタと定電流源I₂
の接続点からV_Oとして得る。

またパルス発生回路５は積分出力V_Oと基準電位Vrefの
レベル比較を差動対のトランジスタQ₃、Q₄およびカレン
トミラーを構成するPNPトランジスタQ₅、Q₆、基準電流I
refから構成される差動増幅器で行い、基準電位Vrefの
電位を調整することによって、所望の幅を有する一定幅
パルスを出力V_Dに発生する。

垂直同期期間が始まる以前、つまり第５図（ａ）にお
ける垂直同期パルス3H期間以前において、電流i₁は、ダ
イオードD₁、トランジスタQ₂、抵抗R₁を介して流れ、電
流i₂は、トランジスタQ₂、抵抗R₁を介して流れる。この
状況では、積分容量C₁に電流が供給されることはなく、
C₁の両端の電圧V_Cは、順方向にバイアスされたダイオー
ドD₁の両端の電圧V_Dにクランプされている。よって、ト
ランジスタQ₂のコレクタに現われる積分回路４の出力電
圧V_Oは、（１）式で求める値になる。

V_O＝（i₁＋i₂）・R₁＋V_BEQ1＋V_BEQ2 −V_D ………（１） ただし、V_BEQ1はQ₁におけるベース・エミッタ間電
圧、V_BEQ2はQ₂におけるベース・エミッタ間電圧であ
る。

垂直同期期間が始まると、つまり第５図（ａ）におけ
る垂直同期パルス3H期間内において、入力電流i₃と定電
流源I₁の電流i₁の関係をi₃＞i₁に設定すれば、入力電流
i₃は定電流源I₁の全電流i₁を引き込み、さらに、電流i₁
の入力電流i₃に対する不足分（i₃−i₁）を、定電流源I₂
より積分容量C₁を介して引き込む。この、電流（i₃−
i₁）により積分容量C₁は垂直同期期間内、第６図のよう
な符号の向きに充電され、第５図（ｂ）に示すような積
分波形を生成する。また、前記電流（i₃−i₁）と電流i₂
との差電流（i₂−（i₃−i₁））は、トランジスタQ₂、抵
抗R₁を介して流れるため、垂直同期期間内におけるトラ
ンジスタQ₂のコレクタに現われる積分回路４の出力電圧
V_Oは、 V_O＝（i₂−（i₃−i₁））・R₁ ＋V_BEQ1＋V_BEQ2−V_C ……（２） ただし、V_Cは第６図のような向きで充電されている積
分容量C₁の両端の電圧である。

第５図（ａ）における垂直同期パルス3H期間以降の垂
直同期期間が終了した時点においては、積分容量C₁の充
電電圧V_Cのために、ダイオードD₁は逆バイアスがかか
り、遮断されている。そこで、電流i₁は、積分容量C₁、
トランジスタQ₂、抵抗R₁を介して流れるため、積分容量
C₁の放電を促す。この状態は、V_Cが放電によりダイオー
ドD₁に逆バイアス印加されなくなるまで続き、順バイア
スとなった時点で（１）式の状態に戻る。また、電流i₂
はQ₂、R₁を介して流れることから、積分容量C₁の放電時
における積分回路４の出力電圧V_Oは、（３）式となる。

V_O＝（i₁＋i₂）・R₁＋V_BEQ1 ＋V_BEQ2-V_C ……（３） 以上からわかるように、第６図のような従来の積分回
路４においては、垂直同期期間内と垂直同期期間外にお
いて、抵抗R₁に流れる電流が垂直同期期間では（i₁＋
i₂）、非垂直同期期間では（i₂−（i₃−i₁））、のよう
に変わることになる。このことは、抵抗R₁の電圧降下に
よって現われる電圧が変位する事を示しており、これは
積分回路４の出力電圧V_Oの変位を引き起こしてしまうこ
とになる。

いま、第５図の垂直同期信号の立ち上がり部分につい
て考えてみると、立ち上がりの瞬間においては電流路の
みが変わり、積分容量C₁の両端の電圧V_Cは変化せずに、
V_C＝V_Dである。よって、V_C＝V_Dとして、（１）式と
（２）式の差をとることによって出力電圧V_Oの変位分△
V_Oを（４）式のように求められる。

△V_O＝i₃・R₁ ……（４） また、第５図の垂直同期信号の立ち下がり部分におい
ても、立ち下がりの瞬間においては積分容量C₁の両端の
電圧V_Cに変化がないので、（２）式と（３）式の差をと
ることによって、（４）式と同様の結果を得る。

以上のように、従来の積分回路では、△V_O分の出力変
動があることがわかる。この値は、第５図（ｂ）に示す
ような積分波形において、点線の波形のようにレベルが
変動するのを意味する。これにより、後段のパルス発生
回路において基準電圧Vrefと比較される際に、Vrefと積
分波形の交点がずれることになり、第５図（ｃ）に示す
ように、生成される垂直同期用パルス信号は時間軸に対
し、△φの位相ずれを生ずることになる。このことは、
テレビジョン受像機における垂直同期性能を劣化させる
ことになる。

（発明が解決しようとする課題） このように、従来例の垂直同期信号積分回路では、垂
直同期期間において、積分回路出力V_Oに、△V_O分の差電
圧が発生する。そのため、スライスレベルVrefと比較し
てパルスを発生させる際に、パルスの位相ずれを生じ、
分離した垂直同期の位相ずれを引き起こすことになる。

本発明は、位相ずれのないパルスを発生させることに
より、安定した垂直同期性能を得ることのできる積分回
路を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明の積分回路は第１および第２の基準電位間に
直列的に接続された第１および第２の電流源と、この第
１および第２の電流源の接続点からベースに電流が供給
されるトランジスタと、このトランジスタのエミッタと
前記第２の基準電位間に接続された第１の抵抗と、前記
第１および第２の電流源の接続点を前記トランジスタの
コレクタとの間に直列接続されたコンデンサおよび第２
抵抗と、このコンデンサおよび第２の抵抗の接続点と前
記第１の基準電位間に接続された第３の電流源と、前記
トランジスタのコレクタから取り出した出力端子とから
なるものである。

（作用） 上記手段により積分出力端子となるトランジスタの出
力とコンデンサ間に新たに設けた第２の抵抗は垂直同期
期間内において生ずる差電圧分を相殺することができ
る。このため、垂直同期信号の立ち上がりと立ち下がり
部分の影響を受けることなく出力を得ることができるた
め、垂直同期ずれのない安定した垂直同期性能を得るこ
とができる。

（実施例） 以下、本発明の一実施例について図面を参照して詳細
に説明する。第１図は、本発明の一実施例であり、第４
図中の垂直同期信号積分回路３の一部を示している。な
お、同図において、第６図と同一部分は同一の符号を付
してある。

NPNトランジスタQ₂のコレクタと、積分容量C₁と定電
流源I₂の接続ノードとの間に抵抗R₂を接続し、積分回路
の出力V_Oを得るトランジスタQ₂のコレクタは、後段のパ
ルス発生回路の入力端子となるNPNトランジスタQ₆のベ
ースに接続されている。

第６図と同様、同期分離回路によって映像複合信号か
ら分離された同期信号は、入力電流としてIinに与えら
れ、垂直同期期間において積分容量C₁により第５図
（ｂ）のような積分波形を得ることができる。

垂直同期期間の始まる前では、定電流源I₁の供給する
電流i₁が、ダイオードD₁、抵抗R₂、トランジスタQ₂、抵
抗R₁といった電流路を、定電流源I₂の供給する電流i
₂が、抵抗R₂、トランジスタQ₂、抵抗R₁を介して電流路
を構成する。この状況では、積分容量C₁に電流が供給さ
れることなく、積分容量C₁の両端の電圧V_Cは順方向にバ
イアスされたダイオードD₁の両端の電圧V_Dにクランプさ
れている。よって積分回路の出力電圧V_Oは（５）式の値
になる。

V_O＝（i₁＋i₂）・R₁＋V_BEQ1＋V_BEQ2 −V_D−（i₁＋i₂）・R₂ ……（５） 垂直同期期間内では、定電流源I₃が供給する電流i₃は
定電流源I₁の電流i₁を引き込み、電流i₃の電流i₁に対す
る差電流分（i₃−i₁）を、定電流源I₂より積分容量C₁を
介して引き込むことにより、積分容量C₁は第１図に示す
極性で電圧V_Cに充電される。また、差電流分（i₃−i₁）
に対するi₂の余剰電流分（i₂−（i₃−i₁））は、抵抗
R₂、トランジスタQ₂、抵抗R₁を介する電流路を形成する
ことにより、積分回路の出力電圧V_Oは（６）式の値にな
る。

V_O＝（i₂−（i₃＋i₁））・R₁ ＋V_BEQ1＋V_BEQ2−V_C −（i₂−（i₃−i₁））・R₁ …（６） また、垂直同期期間が終了すると、電流i₁はコンデン
サC₁、抵抗R₂、トランジスタQ₂、抵抗R₁を介して流れ、
電流i₂は抵抗R₂、トランジスタQ₂、抵抗R₁を介して流れ
るため、積分回路の出力電圧V_Oは（７）式の値になる。

V_O＝（i₁−i₂）・R₁＋V_BEQ1＋V_BEQ2 −V_C−（i₁＋i₂）・R₂ …（７） （５）〜（７）式を見ればわかるように、抵抗R₂をつ
け加えることによって、抵抗R₁による電圧降下分と抵抗
R₂による電圧降下分が相殺されることがわかる。そこ
で、（４）式を求めたように、第５図の垂直同期信号の
立ち上がりの瞬間においては、V_D＝V_Cとなることを利用
して、 （５）式と（６）式の差をとり、垂直同期信号の立ち上
がり部分における△V_Oを求めると、（８）式が得られ
る。

△V_O＝i₃・R₁−i₃・R₂ …（８） また、立ち下がりの瞬間においては、Ｖは不変である
ことを利用して、（６）式と（７）式の差をとっても同
様の結果が得られる。

この実施例のように、（８）式においてR₁とR₂を同値
にとって回路を構成すれば、差電圧△V_OはR₁、R₂によっ
て相殺され、ゼロとなることがわかる。すなわち、本発
明の一実施例の積分回路においては、第６図（ｂ）の実
線のような、レベル変動のない積分波形を、ひいては、
同図（ｃ）のように△φの位相ずれも生じない垂直同期
用パルスを得ることができる。

また、この発明はIC内蔵の際に問題となる時定数（C
R）のばらつきに対する、生成パルスの位相ずれをも改
善するという利点を有している。第２図（ａ）は、時定
数τ（＝1/RC）のばらつきにより積分波形の傾きが変動
してしまった例であり、同図（ｂ）、（ｃ）は、その積
分波形より得られるパルス波形である。なお、第２図で
は、この発明によって得られる波形を実線で、従来例で
得られる波形を点線で示してあり、τのばらつきに起因
する生成パルスの位相ずれを、この発明における△φR
C、従来例における△φRC′として記している。

第２図を見れば明らかなように、τのばらつきによ
り、パルス発生回路から得られるパルス波形は、（ｂ）
の実線で示される正規のパルスに較べ、位相、パルス幅
の２点において誤差を生じていることがわかる。これを
定量的に説明するために第３図のような、縦軸を電圧、
横軸を時間にとったｖ−ｔ座標軸上で説明する。第３図
において、グラフ１〜４は、それぞれ第２図の積分波形
の上り傾斜部分に対応している。このような座標系をと
った場合、グラフの傾きαは、容量Ｃと容量に流れる電
流ｉによって、α＝i/Cのように与えられる。ここでｉ
は、一般的に電圧源Vccを任意の抵抗分Ｒで電流変換し
たものであるから、αは（９）式の形で与えられる。

α＝V/（Ｒ・Ｃ）＝Ｖ・τ …（９） すなわち、グラフの傾きαは、時定数τの関数である
ことがわかる。これを、α（τ）と表記し、さらに、時
定数のばらつき分を△τとすれば、グラフ１〜４の関数
式を次の（10）〜（13）式のように得ることができる。

Ｖ＝α（τ）・ｔ …（10） Ｖ＝α（τ＋△τ）・ｔ …（11） Ｖ＝α（τ）・ｔ−△V_O …（12） Ｖ＝α（τ＋△τ）・ｔ−△V_O …（13） ここで、（10）〜（13）式における、Ｖ＝Vrefのとき
のｔ値を求め、（10）式と（11）式、（12）式と（13）
式について、それぞれ差をとることによって、本発明の
一実施例での時定数τのばらつきによる位相差△φRC
と、従来例での同位相差△φRC′を（14）式、及び（1
5）式で知ることができる。

△φRC＝Vref・β …（14） △φRC′＝（Vref＋△V_O）・β …（15） ただし、β＝｛1/α（τ＋△τ）−1/α（τ）｝ （14）式、及び（15）式のように本発明では、回路内
の時定数τに対するばらつきによる位相差について、△
V_O・βの改善が達成でき、すなわち回路内の時定数のば
らつきによる影響を軽減できる。

［発明の効果］ 以上のように本発明では、入力垂直同期信号の立ち上
がり、及び立ち下がり部分で、位相ずれの原因となる積
分誤差電圧が発生しない。回路内時定数のばらつきの影
響を軽減できるため、安定した垂直同期用パルスを発生
し得る、極めて良好な垂直同期信号積分回路を供給する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図およ
び第３図はそれぞれ第１図の動作を説明するための波形
図、第４図は従来のテレビジョン受像機における垂直同
期分離回路を示す構成図、第５図は第４図の要部の波形
図、第６図は第４図の要部の具体的な回路図である。 I₁、I₂、I₃……電流源 Q₁、Q₂……トランジスタ R₁、R₂……抵抗 Ｃ……トランジスタ

フロントページの続き (56)参考文献 特開 昭57−50176（ＪＰ，Ａ) 特開 昭58−31666（ＪＰ，Ａ) 実開 昭55−82872（ＪＰ，Ｕ) 特表 昭59−502050（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/10

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１および第２の基準電位間に直列的に接
   続された第１および第２の電流源と、この第１および第
   ２の電流源の接続点からベースに電流が供給されるトラ
   ンジスタと、このトランジスタのエミッタと前記第２の
   基準電位間に接続される第１の抵抗と、前記第１および
   第２の電流源の接続点と、前記トランジスタのコレクタ
   との間に直列接続されたコンデンサおよび第２の抵抗
   と、このコンデンサおよび第２の抵抗の接続点と前記第
   １の基準電位間に接続された第３の電流源と、前記トラ
   ンジスタのコレクタから取り出した出力端子とからなる
   ことを特徴とする積分回路。