JPS584278Y2 - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPS584278Y2 JPS584278Y2 JP10728978U JP10728978U JPS584278Y2 JP S584278 Y2 JPS584278 Y2 JP S584278Y2 JP 10728978 U JP10728978 U JP 10728978U JP 10728978 U JP10728978 U JP 10728978U JP S584278 Y2 JPS584278 Y2 JP S584278Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- switching circuit
- current
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は高速動作と集積回路化に適した電流切換回路に
関する。
関する。
従来Ａ／Ｄ変換器等に必要となるような電流切換回路は
第１図に回路図を示すようになっている。
第１図に回路図を示すようになっている。
入力信号Ｖｉは例えばＴＴＬ回路出力電位であり、Ｖｒ
ｌ 、Ｖｒ２はレファレンス電位である。
ｌ 、Ｖｒ２はレファレンス電位である。
ＰＮＰＮＰＮスイッチングトランジスタを介して入力信
号ＶｉがトランジスタＱ３のベース電極に印加される。
号ＶｉがトランジスタＱ３のベース電極に印加される。
またレファレンス電位Ｖｒ２が他のトランジスタＱ４の
ベース電極に印加される。
ベース電極に印加される。
Ｖｒ２は他の装置との関係で電圧設定範囲が定められる
が、電源電圧等による変動原因があるものとする。
が、電源電圧等による変動原因があるものとする。
トランジスタＱ３．Ｑ４のエミッタ電極は互いに接続さ
れている。
れている。
定電流源Ｃ１１、ＣＩ２がトランジスタＱｌ、Ｑ２の回
路にそれぞれ含まれている。
路にそれぞれ含まれている。
入力信号Ｖｉとレファレンス電位Ｖｒ２との比較により
トランジスタＱ３．Ｑ４の内一方が導通、他方が非導通
となるので電流切換回路となっている。
トランジスタＱ３．Ｑ４の内一方が導通、他方が非導通
となるので電流切換回路となっている。
ＰＮＰＮＰＮトランジスタは通常の個別回路構成におい
ては、個別部品として垂直型が使用され、動作は高速の
ものが得られるが、集積回路化するときトランジスタＱ
１はラテラル型となりオンオフモードで動作させるため
周波数特性が悪くしたがって動作も遅くなる。
ては、個別部品として垂直型が使用され、動作は高速の
ものが得られるが、集積回路化するときトランジスタＱ
１はラテラル型となりオンオフモードで動作させるため
周波数特性が悪くしたがって動作も遅くなる。
このためにトランジスタＱ１にＮＰＮ型トランジスタを
用いることも行なわれているが、Ｖｒ２が変動した時に
電流切換回路が動作しなくなることがあった。
用いることも行なわれているが、Ｖｒ２が変動した時に
電流切換回路が動作しなくなることがあった。
本考案の目的は前述の欠点を改善するため高速動作が可
能で且つレファレンス電圧が変動しても切換動作可能な
電流切換回路を提供することにある。
能で且つレファレンス電圧が変動しても切換動作可能な
電流切換回路を提供することにある。
第２図に示す本考案実施例の回路図において、Ｖｉ、Ｑ
３．Ｑ４は第１図と同様のものを示す。
３．Ｑ４は第１図と同様のものを示す。
Ｑ５はＮＰＮ型トランジスタ、ＤＤｌ 、ＤＤ２はダイ
オードを直列接続したアレイで後述するように複数個同
一向きのものと、単数側の反対向きのものを接続するな
として使用する。
オードを直列接続したアレイで後述するように複数個同
一向きのものと、単数側の反対向きのものを接続するな
として使用する。
Ｖｒはレファレンス電位で第１図のＶｒ２と対応する。
Ｔｒ１とＴｒ２はＮＰＮ型トランジスタでＴｒｌのコレ
クタ・ベース間を直接接続しダイオードとして動作させ
、ＴｒｌのコレクタとＴｒ２のベースとの接続すること
によりカレントミラー回路を構成させる。
クタ・ベース間を直接接続しダイオードとして動作させ
、ＴｒｌのコレクタとＴｒ２のベースとの接続すること
によりカレントミラー回路を構成させる。
またダイオードアレイＤＤ１ 、ＤＤ２と抵抗素子Ｒ１
，Ｒ２とでそれぞれレベルシフト回路を構成する。
，Ｒ２とでそれぞれレベルシフト回路を構成する。
レファレンス電位を−Ｖｒとし、入力電位Ｖｉが零■（
論理ｔｔ ０ｊｊ）と１．４Ｖ（論理ｔｔ １７Ｆ）と
に変化する場合、抵抗素子Ｒ１を流れる電流■１はダイ
オードアレイのＤＤＩ一方端が接地されているため１１
＝（Ｖｒ ＶＤ＋ ０．７）／Ｒ１・・・（１）とな
る。
論理ｔｔ ０ｊｊ）と１．４Ｖ（論理ｔｔ １７Ｆ）と
に変化する場合、抵抗素子Ｒ１を流れる電流■１はダイ
オードアレイのＤＤＩ一方端が接地されているため１１
＝（Ｖｒ ＶＤ＋ ０．７）／Ｒ１・・・（１）とな
る。
たゾしＶＤ、はダイオードアレイＤＤＩのみによるレベ
ルシフト量、０．７はＰＮＰＮＰＮトランジスタのベー
ス・エミッタ間電圧降下量（ボルト）である。
ルシフト量、０．７はＰＮＰＮＰＮトランジスタのベー
ス・エミッタ間電圧降下量（ボルト）である。
このとき入力信号側の回路について ■Ｄ２＝■Ｄ１＋
０．７・・・・・（２）Ｉ２・Ｒ２＝１１・Ｒ１・・・
・・（３）の両式を満足するように設計する。
０．７・・・・・（２）Ｉ２・Ｒ２＝１１・Ｒ１・・・
・・（３）の両式を満足するように設計する。
即ちダイオードアレイによるレベルシフト量について（
２）式を満足させるようにダイオードの個数、反対向き
に接続する個数等を調整する。
２）式を満足させるようにダイオードの個数、反対向き
に接続する個数等を調整する。
また（３）式についてはトランジスタＴｒ１ 、Ｔｒ２
の各エミッタ面積の比を１：ｎとすれば第２図の接続に
より■２二ｎ１１が保証される。
の各エミッタ面積の比を１：ｎとすれば第２図の接続に
より■２二ｎ１１が保証される。
したがってＲ１：Ｒ２＝ｎ：１のように抵抗素子の値を
選定する。
選定する。
このときトランジスタＱ３のベース電極に印加される電
圧即ち入力電圧Ｖｉのレベルシフト後の電圧は入力信号
が１ ”のとき １．４−ＶＤ２−Ｉ２ ・Ｒ２−０，７ ＝１．４−（ＶＤ１＋０．７ ）−ＩＩ・Ｒ１−０，７
＝−ＶＤＩ−Ｉ １−Ｒ１＝−ＶＤｌ−（Ｖｒ−ＶＤ、
−０，７）ニーＶｒ＋０．７ 当初の式の０．７はトランジスタＱ５のベース・エミッ
タ間電圧降下を示す。
圧即ち入力電圧Ｖｉのレベルシフト後の電圧は入力信号
が１ ”のとき １．４−ＶＤ２−Ｉ２ ・Ｒ２−０，７ ＝１．４−（ＶＤ１＋０．７ ）−ＩＩ・Ｒ１−０，７
＝−ＶＤＩ−Ｉ １−Ｒ１＝−ＶＤｌ−（Ｖｒ−ＶＤ、
−０，７）ニーＶｒ＋０．７ 当初の式の０．７はトランジスタＱ５のベース・エミッ
タ間電圧降下を示す。
入力信号が”Ｏ”のとき
０−ＶＤ２−Ｉ２・Ｒ２−０，７
＝−Ｖｒ−０，７
したがって−ＶｒＯ値の如何に拘らずトランジスタＱ３
のベース電圧は−Ｖｒを中心にして±Ｏ１７ボルトの変
化をすることになるから例えばトランジスタＱ３のコレ
クタ電流について導通・非導通のスイッチングが正確に
できる。
のベース電圧は−Ｖｒを中心にして±Ｏ１７ボルトの変
化をすることになるから例えばトランジスタＱ３のコレ
クタ電流について導通・非導通のスイッチングが正確に
できる。
このようにして本考案によると入力信号の印加されるト
ランジスタＮＰＮ２１とし且つカレントミラー回路を用
いる様にしているため動作の遅くなることはなく、レフ
ァレンス電圧の変動に対シて安定に動作することが可能
である。
ランジスタＮＰＮ２１とし且つカレントミラー回路を用
いる様にしているため動作の遅くなることはなく、レフ
ァレンス電圧の変動に対シて安定に動作することが可能
である。
第１図は従来の電流切換回路の例を示す回路図、第２図
は本考案実施例を示す回路図である。 Ｖｉ・・・・・・入力信号、Ｑｌ乃至Ｑ６．Ｔｒｌ。 Ｔｒ ２− トランジスタ、Ｖｒ １ 、Ｖｒ２ 、Ｖ
ｒ・・・・・・レファレンス電Ｌ ＣＩ １ 、ＣＩ２
、ＣＩ・・・・・・定電流源、ＤＤｌ 、ＤＤ２・・
・・・・ダイオードアレイ。
は本考案実施例を示す回路図である。 Ｖｉ・・・・・・入力信号、Ｑｌ乃至Ｑ６．Ｔｒｌ。 Ｔｒ ２− トランジスタ、Ｖｒ １ 、Ｖｒ２ 、Ｖ
ｒ・・・・・・レファレンス電Ｌ ＣＩ １ 、ＣＩ２
、ＣＩ・・・・・・定電流源、ＤＤｌ 、ＤＤ２・・
・・・・ダイオードアレイ。
Claims (1)
- 入力信号が、スイッチングトランジスタを介してベース
電極に印加されるトランジスタと、レファレンス電位が
ベース電極に印加される他のトランジスタのエミッタ電
極を互いに結合し、入力信号とレファレンス電位とを比
較し、電流の流れるトランジスタを決定する電流切換回
路において、入力信号が印加されるＮＰＮ型スイッチン
グトランジスタと電流切換回路を構成するトランジスタ
との間及びレファレンス電位と固定電位との間にそれぞ
れ抵抗素子を含むレベルシフト回路を設け、各レベルシ
フト回路間をカレントミラー回路で結合したことを特徴
とする電流切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728978U JPS584278Y2 (ja) | 1978-08-04 | 1978-08-04 | 電流切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10728978U JPS584278Y2 (ja) | 1978-08-04 | 1978-08-04 | 電流切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5524863U JPS5524863U (ja) | 1980-02-18 |
| JPS584278Y2 true JPS584278Y2 (ja) | 1983-01-25 |
Family
ID=29051261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10728978U Expired JPS584278Y2 (ja) | 1978-08-04 | 1978-08-04 | 電流切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584278Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140794A (ja) * | 1987-11-27 | 1989-06-01 | Toshin Kogyo Kk | プリント配線用基板のスクリーン印刷機 |
| JPH0184467U (ja) * | 1987-11-27 | 1989-06-05 |
-
1978
- 1978-08-04 JP JP10728978U patent/JPS584278Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5524863U (ja) | 1980-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS584278Y2 (ja) | 電流切換回路 | |
| JPH01502468A (ja) | Ｔｔｌコンパチブルｃｍｏｓ入力回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| US5994962A (en) | Differential amplifier device | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| JPH0413692Y2 (ja) | ||
| JPH0622325B2 (ja) | レベル変換回路 | |
| JPS595890Y2 (ja) | 表示管の輝度切換回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JPS635297Y2 (ja) | ||
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JPH0360514A (ja) | 電圧制御発振回路 | |
| JPH0230786Y2 (ja) | ||
| JPS6243367B2 (ja) | ||
| KR0183297B1 (ko) | 전기신호 최대 및 최저전압 제한회로 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JPH0542486Y2 (ja) | ||
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPH049615Y2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP2591320B2 (ja) | 半導体集積回路 |