JPS6098771A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPS6098771A JPS6098771A JP58207274A JP20727483A JPS6098771A JP S6098771 A JPS6098771 A JP S6098771A JP 58207274 A JP58207274 A JP 58207274A JP 20727483 A JP20727483 A JP 20727483A JP S6098771 A JPS6098771 A JP S6098771A
- Authority
- JP
- Japan
- Prior art keywords
- input
- potential
- resistor
- capacitor
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
蛮業上の利用分野〕
本発明はテレビ受像機などの同期信号分離回路り関し更
に詳しくは同期分離回路に能動素子としてＣ−ＭＯＳを
用いた同期分離回路に関する。
に詳しくは同期分離回路に能動素子としてＣ−ＭＯＳを
用いた同期分離回路に関する。
賠明の背景〕
近年テレビ装置ηは小型化が可能となり携帯用液１テレ
ども出現するに至った。従来のＣＲＴを使うテレビ装置
では同期回路に能動素子としてバイポーラトランジスタ
ーを用いていた。
ども出現するに至った。従来のＣＲＴを使うテレビ装置
では同期回路に能動素子としてバイポーラトランジスタ
ーを用いていた。
しかし携帯１［１液晶テレビ等の小型でかつ携帯型つ情
報を取り扱５ ’ｒＬ子機器が部品の小型化や部品数の
減少のためまた消費電流の低減のために情報６理にＣ−
ＭＯＳのＬＳＩを用いるのが好ましくＣ−、ＭＯ５回路
によりアナログ信号である合成映像信号から同期信号を
取り出し−デジタル化している。そのため同期分離回路
も同様にＣ〜［＼・１０Ｓにより構成する必要が生じて
きた。本発明はＣ−ＭＯＳによる同期分離回路の改良に
関する。
報を取り扱５ ’ｒＬ子機器が部品の小型化や部品数の
減少のためまた消費電流の低減のために情報６理にＣ−
ＭＯＳのＬＳＩを用いるのが好ましくＣ−、ＭＯ５回路
によりアナログ信号である合成映像信号から同期信号を
取り出し−デジタル化している。そのため同期分離回路
も同様にＣ〜［＼・１０Ｓにより構成する必要が生じて
きた。本発明はＣ−ＭＯＳによる同期分離回路の改良に
関する。
従来（、ＭＯＳを用いた同期分離回路は第１図のように
なっている。第１図（ａｌは一従来の能動素子として（
、ＭＯＳインパークを用いた同期分離回路の１実施例で
あり、第１図（ｂｌは一合成映像信号入力時のＣ−ＭＯ
Ｓインバータの入力端波形である一第１図（ｃｌはその
出力された同期信号の図である。第１図において、Ｃ１
は合成映像信号に対する直流阻止用の０１μＦ程度のコ
ンデンサー−１１は合成映像信号中の同期信号を増幅す
るためのＣ−ｉＶＩ ＯＳインバーター Ｒ１は５ＭΩ
程度の抵抗−Ｒ２はＩＭ、Ｑ程度の抵抗、Ｒ３はＩＯＫ
り程度の抵抗−０２は平滑用の１００ ｐ Ｆ”程度の
コンデンサー、Ｄｌはダイオードである。
なっている。第１図（ａｌは一従来の能動素子として（
、ＭＯＳインパークを用いた同期分離回路の１実施例で
あり、第１図（ｂｌは一合成映像信号入力時のＣ−ＭＯ
Ｓインバータの入力端波形である一第１図（ｃｌはその
出力された同期信号の図である。第１図において、Ｃ１
は合成映像信号に対する直流阻止用の０１μＦ程度のコ
ンデンサー−１１は合成映像信号中の同期信号を増幅す
るためのＣ−ｉＶＩ ＯＳインバーター Ｒ１は５ＭΩ
程度の抵抗−Ｒ２はＩＭ、Ｑ程度の抵抗、Ｒ３はＩＯＫ
り程度の抵抗−０２は平滑用の１００ ｐ Ｆ”程度の
コンデンサー、Ｄｌはダイオードである。
第１図（ｂ）の縦軸はＣ−ＭＯＳインバータの切り換り
電位ＶＦを基準と１７だ電位を示し一横軸は時間に対応
し−グラフはＣ−ＭＯＳインバータの人力波形であって
合成映像信号と一抵抗Ｒ１〜Ｉｉ−コンデンサーＣ１〜
Ｃ２−ダイオードＤ１によって与えられる直流バイアス
電圧との和の波形である。
電位ＶＦを基準と１７だ電位を示し一横軸は時間に対応
し−グラフはＣ−ＭＯＳインバータの人力波形であって
合成映像信号と一抵抗Ｒ１〜Ｉｉ−コンデンサーＣ１〜
Ｃ２−ダイオードＤ１によって与えられる直流バイアス
電圧との和の波形である。
第１図（ｃｌは、第１図（ａｌの回路に合成映像信号を
入力した場合に得られる出力波形を示し、横１１１１は
時間に対応し第１図（ｂｌの横軸と一致する。ここで−
抵抗Ｒ１はＣ−ＭＯＳインバータの入力端と出力端の電
位を等しくさせようとする作用を持ち一抵抗＋ｔ ２と
抵抗１（３とコンデンサー０１とダイオードＤ１で構成
された回路はＣ−八４（ＪＳインバータの入力端の電位
を出力端の電位よりもダイオード１） １の電圧降下分
仔度低くする作用な掲つ。そこで、第１図（ａ）の回路
に合成映像信号を人力ずろと、前記の２つの作用が平衡
に達し一第１図（１））に示すように合成映像信号中の
同期信号のノ氏の電位Ｖ Ｌ ｉが−Ｃ−ＭＯＳインバ
ータ■１の切り換り電位ＶＦからダイオードの電圧降下
の半分程度低いところに固定される。その結果−第１図
（Ｃ１に示す同期分離信号が得られる、 しかし−第１図（ａｌに示す回路構成ではｃ−Ｍｏｓイ
ンバータ１１の出力電圧がたえず変動し一安定した直流
バイアスを得るには長い時定数の回路構成が必要となり
、直流阻止用コンデンサー０１の容量を大きくせざるを
得ず−それにともないコンデンサーＣ１の体積も大きく
なるため、実装に際（７電子器の小型化およびコストの
低下の障害となる。
入力した場合に得られる出力波形を示し、横１１１１は
時間に対応し第１図（ｂｌの横軸と一致する。ここで−
抵抗Ｒ１はＣ−ＭＯＳインバータの入力端と出力端の電
位を等しくさせようとする作用を持ち一抵抗＋ｔ ２と
抵抗１（３とコンデンサー０１とダイオードＤ１で構成
された回路はＣ−八４（ＪＳインバータの入力端の電位
を出力端の電位よりもダイオード１） １の電圧降下分
仔度低くする作用な掲つ。そこで、第１図（ａ）の回路
に合成映像信号を人力ずろと、前記の２つの作用が平衡
に達し一第１図（１））に示すように合成映像信号中の
同期信号のノ氏の電位Ｖ Ｌ ｉが−Ｃ−ＭＯＳインバ
ータ■１の切り換り電位ＶＦからダイオードの電圧降下
の半分程度低いところに固定される。その結果−第１図
（Ｃ１に示す同期分離信号が得られる、 しかし−第１図（ａｌに示す回路構成ではｃ−Ｍｏｓイ
ンバータ１１の出力電圧がたえず変動し一安定した直流
バイアスを得るには長い時定数の回路構成が必要となり
、直流阻止用コンデンサー０１の容量を大きくせざるを
得ず−それにともないコンデンサーＣ１の体積も大きく
なるため、実装に際（７電子器の小型化およびコストの
低下の障害となる。
本発明の目的は上記欠点を改良し２体積が小さく低コス
トで責品安定性と汎用性のある同期分離回路を提供する
ことにある。
トで責品安定性と汎用性のある同期分離回路を提供する
ことにある。
本発明の基本的構成は、 コンデンサーの一端を合成映
像信号の入力端子とし、該コンデンサーの他端に第１の
Ｃ−ＭＯＳインバータの入力端と第１の抵抗とダイオー
ドを接続し一該ダイオードの他端を第２のＣ−ＩＶＩ
ＯＳインバータの入力端に接続し、さらに第２のＣ−Ｍ
ＯＳインバータの出力端を直接あるいは第２の抵抗を介
して第２のＣ−ＭＯＳインバ〜りの入力端に接続し一正
特性の合成映像信号の場合には前記第１の抵抗の他端を
第２のＣ−ＭＯＳインバータの入力端の電位以下に設定
し一負特性の合成映像信号の場合には前記第１の抵抗の
他喘を第２のＣ−ＭＯＳインバータの入力端の電位以上
に設定し直流バイアス電圧を与えた同期分離回路である
。
像信号の入力端子とし、該コンデンサーの他端に第１の
Ｃ−ＭＯＳインバータの入力端と第１の抵抗とダイオー
ドを接続し一該ダイオードの他端を第２のＣ−ＩＶＩ
ＯＳインバータの入力端に接続し、さらに第２のＣ−Ｍ
ＯＳインバータの出力端を直接あるいは第２の抵抗を介
して第２のＣ−ＭＯＳインバ〜りの入力端に接続し一正
特性の合成映像信号の場合には前記第１の抵抗の他端を
第２のＣ−ＭＯＳインバータの入力端の電位以下に設定
し一負特性の合成映像信号の場合には前記第１の抵抗の
他喘を第２のＣ−ＭＯＳインバータの入力端の電位以上
に設定し直流バイアス電圧を与えた同期分離回路である
。
本発明の作用を実施例を使って説明する、舅２図は本発
明に基づく一実施例である。第２図（ａ）は同期分離回
路の要部回路図であり、第２図（ｂｌは、合成映像信号
入力時の第１のＣ−Ｍ （Ｊ Ｓインバータの入力波形
であり、第２図（ｃｌはその出力図である。第２図にお
いて−Ｃ６は合成映像信号に対する直流阻止用コンデン
サー＝ｉ２は合成映像信号中の同期信号を増幅するため
の第１のＣ−Ｍ ＯＳインバーター Ｉ３はＣ−Ｍ Ｏ
Ｓインバータの切り換り電圧を発生するための第２のＣ
−Ｍ（ＪＳインバーク、１ｔ４はコンデンサーＣ３の放
電用の抵抗、１） ２は第１０Ｃ１０Ｃ−インバータ■
２の入力端の最低電位を固定するためのダイオードであ
る。
明に基づく一実施例である。第２図（ａ）は同期分離回
路の要部回路図であり、第２図（ｂｌは、合成映像信号
入力時の第１のＣ−Ｍ （Ｊ Ｓインバータの入力波形
であり、第２図（ｃｌはその出力図である。第２図にお
いて−Ｃ６は合成映像信号に対する直流阻止用コンデン
サー＝ｉ２は合成映像信号中の同期信号を増幅するため
の第１のＣ−Ｍ ＯＳインバーター Ｉ３はＣ−Ｍ Ｏ
Ｓインバータの切り換り電圧を発生するための第２のＣ
−Ｍ（ＪＳインバーク、１ｔ４はコンデンサーＣ３の放
電用の抵抗、１） ２は第１０Ｃ１０Ｃ−インバータ■
２の入力端の最低電位を固定するためのダイオードであ
る。
第２図（ｂｌの縦軸はＣ−ＭＯＳインバータの切り換り
電位ＶＦを基準にした電位を示し、横軸は時間に対応し
一波形は第１のＣ−〜１０８インバータＩ２０入力波形
であり、合成映像信号と、ダイオードＤ２と抵抗Ｒ４と
第２のＣ−ＭＯＳインバータによって与えられる直流バ
イアス′ｔＥ圧との和である。
電位ＶＦを基準にした電位を示し、横軸は時間に対応し
一波形は第１のＣ−〜１０８インバータＩ２０入力波形
であり、合成映像信号と、ダイオードＤ２と抵抗Ｒ４と
第２のＣ−ＭＯＳインバータによって与えられる直流バ
イアス′ｔＥ圧との和である。
入力した場合に得られる出力波形を示し、横軸は時間に
対応し第２図（ｂ）の横軸と一致する。ここで第２のＣ
−ＭＯＳインバータＩ６の入力端の電位は−その出力端
の電位と等しくしていなので、常にＣ−ＭＯＳインバー
タの切り換り電位になっている。コンデンサーＣ６を介
して、正特性でかつ同期信号の深さがダイオードＤ２の
電圧降下よりも大きい合成映像信号を入力すると一年１
０Ｃ，−ＭＯＳインバータ■２０入力端において合成映
像信号の最低の部分である同期信号の底の電位ＶＬ１が
一第２図（ｂ）によって示されるように一年２のＣ−Ｍ
ＯＳインバータＩ乙により与えられるＣ−Ｍ ＯＳの切
り換り電位ＶＦからダイオードＤ２の電圧降下分だけ低
い値になるまでダイオードＤ２を通ってコンデンサー０
３を充電し−そしてその値の電位に固定する、 このとき抵抗＋ｔ４は、算２のＣ−ＭＣＪＳインバータ
Ｉ６とダイオードＤ２がコンデンサー０６を充電する抵
抗に比べて充分大きいために、第１Ｃ−Ｍ ＯＳインバ
ータの入力端の上昇し２固定された同期信号の底の７Ｌ
位をほとんど下降さぜないが一外来雑音など何らかの原
因でコンデンサー０３か充電され過ぎた場合には抵抗Ｒ
４を通じて直流バイアス電圧を下げろ作用がある。第１
のＣ−１’ＶＩ ＯＳインバータＩ２０入力波形が與２
図（ｂｌに示すようになると、第１のＣ−ＭＯＳインバ
ータの切り換り電位附近の増幅率が非常に大きいので一
結局（ｃｌのごとき波形を得ることができる。
対応し第２図（ｂ）の横軸と一致する。ここで第２のＣ
−ＭＯＳインバータＩ６の入力端の電位は−その出力端
の電位と等しくしていなので、常にＣ−ＭＯＳインバー
タの切り換り電位になっている。コンデンサーＣ６を介
して、正特性でかつ同期信号の深さがダイオードＤ２の
電圧降下よりも大きい合成映像信号を入力すると一年１
０Ｃ，−ＭＯＳインバータ■２０入力端において合成映
像信号の最低の部分である同期信号の底の電位ＶＬ１が
一第２図（ｂ）によって示されるように一年２のＣ−Ｍ
ＯＳインバータＩ乙により与えられるＣ−Ｍ ＯＳの切
り換り電位ＶＦからダイオードＤ２の電圧降下分だけ低
い値になるまでダイオードＤ２を通ってコンデンサー０
３を充電し−そしてその値の電位に固定する、 このとき抵抗＋ｔ４は、算２のＣ−ＭＣＪＳインバータ
Ｉ６とダイオードＤ２がコンデンサー０６を充電する抵
抗に比べて充分大きいために、第１Ｃ−Ｍ ＯＳインバ
ータの入力端の上昇し２固定された同期信号の底の７Ｌ
位をほとんど下降さぜないが一外来雑音など何らかの原
因でコンデンサー０３か充電され過ぎた場合には抵抗Ｒ
４を通じて直流バイアス電圧を下げろ作用がある。第１
のＣ−１’ＶＩ ＯＳインバータＩ２０入力波形が與２
図（ｂｌに示すようになると、第１のＣ−ＭＯＳインバ
ータの切り換り電位附近の増幅率が非常に大きいので一
結局（ｃｌのごとき波形を得ることができる。
ちなみに−第２のＣ−ＭＯＳインバータ１６から得られ
る直流バイアス電圧用の電圧が安定しているために、コ
ンデンサーＣ３は１０〜ｉ ｏ ｏ ｏ ｏ ｐ Ｆと
いう小容量でよく一抵抗Ｒ４の作用も主に放電をするた
めだけなので、抵抗Ｒ４の値は５００に〜１０ＭΩと広
い。本実施例ではダイオードＤ２は８１ダイオードを用
いた。電源電圧は、巣２０Ｃ−ＭＯＳインバータ■６の
出力で直流バイアス電圧の基準となるＣ−ＭＯＳインバ
ータの切り換り電位ＶＦが電源電圧と連動して変化する
ので一３〜１５Ｖと広い。入力インピーダンスは、はと
んど抵抗Ｒ４によって決まり＋ ５０ＯＫΩ以上と高い
。これまでは正特性の合成映像信号について述べてきた
が負特性の合成映像信号では、ダイオードＤ２の極性を
反転するだけでよい。
る直流バイアス電圧用の電圧が安定しているために、コ
ンデンサーＣ３は１０〜ｉ ｏ ｏ ｏ ｏ ｐ Ｆと
いう小容量でよく一抵抗Ｒ４の作用も主に放電をするた
めだけなので、抵抗Ｒ４の値は５００に〜１０ＭΩと広
い。本実施例ではダイオードＤ２は８１ダイオードを用
いた。電源電圧は、巣２０Ｃ−ＭＯＳインバータ■６の
出力で直流バイアス電圧の基準となるＣ−ＭＯＳインバ
ータの切り換り電位ＶＦが電源電圧と連動して変化する
ので一３〜１５Ｖと広い。入力インピーダンスは、はと
んど抵抗Ｒ４によって決まり＋ ５０ＯＫΩ以上と高い
。これまでは正特性の合成映像信号について述べてきた
が負特性の合成映像信号では、ダイオードＤ２の極性を
反転するだけでよい。
第３図（ａｌ〜（ｄｉは他の実施例を示す回路図である
、第３図において第２図と同一番号は同一部品を示して
いる。第３図において、Ｒ’ ５〜Ｒ７は抵抗−Ｃ４〜
Ｃ５はコンデンサー、Ｄ３はダイオードであり、第２図
（ａ）と比較１２て説明をする。第３図（ａｔの回路で
抵抗Ｒ５をつけ加えると− ＩＣ検査時に第２のＣ−Ｍ
ＯＳインバータ■６０入力端をハイレベルかローレベル
に固定することで一第２のＣ−ＭＯＳインバータの消費
電流が減り一漏れ電流測定に都合がよい。
、第３図において第２図と同一番号は同一部品を示して
いる。第３図において、Ｒ’ ５〜Ｒ７は抵抗−Ｃ４〜
Ｃ５はコンデンサー、Ｄ３はダイオードであり、第２図
（ａ）と比較１２て説明をする。第３図（ａｔの回路で
抵抗Ｒ５をつけ加えると− ＩＣ検査時に第２のＣ−Ｍ
ＯＳインバータ■６０入力端をハイレベルかローレベル
に固定することで一第２のＣ−ＭＯＳインバータの消費
電流が減り一漏れ電流測定に都合がよい。
算３図（ｂ）でコンデンサーＣ４を加えると直流バイア
ス電圧の安定度がまし−さらに第２ ｏ） Ｃ−ＭＯＳ
インバータを小型し消費電流を減らずことが可能である
。
ス電圧の安定度がまし−さらに第２ ｏ） Ｃ−ＭＯＳ
インバータを小型し消費電流を減らずことが可能である
。
る抵抗Ｒ４と同じく放電の作用を持つ。正特性の合成映
像信号を人力した場合には第３図（ｃ）における抵抗Ｉ
ｔ ６はＣ−ＭＯＳインバータのＮチャンネルトランジ
スターのソースの電位に接続してし・る。
像信号を人力した場合には第３図（ｃ）における抵抗Ｉ
ｔ ６はＣ−ＭＯＳインバータのＮチャンネルトランジ
スターのソースの電位に接続してし・る。
負特性の合成映像信号の入力時にはダイオード１）２の
向きを反転するとともに、抵抗ｔｔ ６をＣ−ＭＯＳイ
ンバータのＰチャンネルのソース電位に接続すればよい
。
向きを反転するとともに、抵抗ｔｔ ６をＣ−ＭＯＳイ
ンバータのＰチャンネルのソース電位に接続すればよい
。
第３図（ｄｉは正極性の映像信号の振幅が小さい場合の
回路図である。負極性の映像信号に対してはダイオード
Ｄ２−１）３の極性を反転させればよい。
回路図である。負極性の映像信号に対してはダイオード
Ｄ２−１）３の極性を反転させればよい。
尚、本実施例においては一液晶テレビ等小型で携帯型の
電子機器について示して来たが−ＣＲ’Ｉ’を持つテレ
ビやマイクロコンピュータなど据え置き型の電子機器に
も応用できる。
電子機器について示して来たが−ＣＲ’Ｉ’を持つテレ
ビやマイクロコンピュータなど据え置き型の電子機器に
も応用できる。
上記のごとく本発明は、第２の（、ＭＯＳインバータの
作る直流バイアス電圧の基準が安定しているので、合成
映像信号の直流阻止用コンデンサーの容量を小さくする
ことができる。このため、部品の小型化と低価格化が可
能となる。さしに−小容量のコンデンサーは一電子部品
を実装する回路基板の内部やＬＳＩの内部にも股引する
ことが可能であるため一電子機器の小型化や低コスト化
に有力である。また−放電用の抵抗の精度が低くてよい
ということはＬＳＩ内部にその抵抗を設計することに非
常に有利であり一製品の性能の安定化に寄与する。その
上−有効な電源電圧の範囲が広く、入力インピーダンス
も高いことから一合成映像信号を出力する回路との結合
に際し一電源電圧およびインピーダンス整合の考慮“が
軽減される。
作る直流バイアス電圧の基準が安定しているので、合成
映像信号の直流阻止用コンデンサーの容量を小さくする
ことができる。このため、部品の小型化と低価格化が可
能となる。さしに−小容量のコンデンサーは一電子部品
を実装する回路基板の内部やＬＳＩの内部にも股引する
ことが可能であるため一電子機器の小型化や低コスト化
に有力である。また−放電用の抵抗の精度が低くてよい
ということはＬＳＩ内部にその抵抗を設計することに非
常に有利であり一製品の性能の安定化に寄与する。その
上−有効な電源電圧の範囲が広く、入力インピーダンス
も高いことから一合成映像信号を出力する回路との結合
に際し一電源電圧およびインピーダンス整合の考慮“が
軽減される。
また−負特性の合成映像信号を入力した場合にはダイオ
ードの向きを反転させ、放電用の抵抗の配置を変化させ
ないか、または若干変化させるだけで済むため部品の共
通化が可能となり一汎用性が高い、 以上のように本発明は一体積が小さく低コストで質品安
定性と汎用性のある同期分離回路を提供することが可能
となる。
ードの向きを反転させ、放電用の抵抗の配置を変化させ
ないか、または若干変化させるだけで済むため部品の共
通化が可能となり一汎用性が高い、 以上のように本発明は一体積が小さく低コストで質品安
定性と汎用性のある同期分離回路を提供することが可能
となる。
第１図は従来の同期分離回路であり一第１図（／＋１は
従来の同期分離回路の回路図、第１図（ｂｌは第１図（
ａｌの回路の入力端の波形図−第１図（ｃｌはその出力
図、第２図は本発明の実施例であり一第２図（ａ）は実
施例の回路図−第２図（ｂ）は第２図（ａｌの回路の入
力端の波形図、第２図ＦＣＩはその出力図、第３図（ａ
ｔ〜（ｄｉは他の実施例の回路図である。 Ｃ１〜Ｃ５・・・・・・コンデンサー、■１〜Ｉ４・・
・・・ｃ＝Ｍｏｓインバータ、１（１〜Ｒ７・・・・抵
抗− Ｄ１〜Ｄ３・・・・・ダイオード。 第３図 第３図 手続補正書（方式） １．事件の表示 昭和５８年特許願第２０７２７４号 ２、発明の名称 同期分離回路 ３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ４、補正命令の日付 昭和５９年１ 月３１日（発送日） 明細書の「図面の簡単な説明」の欄及び図面６、補正の
内容 （１）明細書第１２頁１１行目乃至第１３頁１行目「第
１図は・・・・Ｄ１〜Ｄ６・・ダイオード。」を下記の
とおり補正する。 ［第１図は従来の同期分離回路の図、第２図（Ａ）は第
１図の合成映像信号入力波形図、第２図（Ｂ）は第１図
の同期信号出力波形図、第３図は本発明の同期分離回路
の一実施例を示す回路図、第４回向は第３図の合成映像
信号入力波形図、第４図（Ｂ）は第３図の同期出力信号
波形図、第５図（Ａ）、第５図ＬＢ）、第５図（Ｃ）、
第５図ＣＤ）、はそれぞれ本発明の同期分離回路の他の
実施例を示す回路図でるる。」（２）図面を別紙の如く
補正する。 ７、添付書類の目録 図面 １通 第１図 第３図 （Ｂ） −１−・介 イ［１； 正 １月 １．事件の表示 昭和５８年特許願第２０７２７４号 ２、発明の名称 同期分離回路 ３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ５、補正によシ増加する発明の数 ｎ’＆ ”ｉ’−□
ｌな し ６、 補 」巳 ５′〜 大寸 象 明＃Ｉ書の１発明の詳細な説明」のノＩＪ／ｊ゛７．補
正の内容 （１）明細書第３貞８行目 「第１図（ａ）ｊｋｒ第１図」と補正する。 （２）明細書第３頁１０行目 ［第１図（ｂ）Ｊｆｆ：ｒ第２図（Ａ）」と補正する。 （３）明Ｉｌ＋１１］薔第３頁１２行目［第１図（０月
を「第２図（Ｂ）」と補正する。 （４）明、１ＪＪｉ書第３頁２０行目 ｌ第１図（ｂ）」を「第２図（Ａ）」と補正する。 （５）明細書記４頁７行目 「第１図（Ｃ）は、第１図（ａ月を［第２図（Ｂ）は、
第１図」と補正する。 （６）明細書第４貞９行目 「第１図（ｂ）」を１第２図（〜」と補正する。 （７）明ＩＹ＋ｌＩＩ書第４頁１６行目１−第１図（ａ
）」を「第１図」と補正する。 （８）明細書第４頁１７行目 ［第１図（ｂ月を「第２図（Ａ）」と補正する。 （９）明Ｓ曹第５頁１行目 ［第１図（Ｃ）Ｊ ’ｋ ｒ第２図（Ｂ月と補正する。 （ト）明ｍｓ第５頁３行目 ［第１図（ａ）ｊ’ｔｒ第１図」と補正する。 ０明細書第６頁１２行目 「第２図（ｄ）」を「第３図」と補正する。 （２）明細誓第６頁１３行目 「第２図（ｂ）」を「第４図（Ａ）」と補正する。 （至）明細書第９貞１５行目 「第２図（ｄ）」を「第４図（Ｂ）」と補正する。 α４明細書第７頁４行目 「第２図（ｂ）」を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１１行目 １第２図（ご）は、第２図（己）」を「第４図（Ｂ）は
、第３図」と補正する。 （至）明細書第９貞１３行目 ［第２図（ｌｊ） Ｊを「第４図（〜」と補正する。 ０明細書第８頁２行目 「第２図（功」を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１６行目 「第２図（６月を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１８行目 ［結局（ｃ）Ｊ ｋ 「結局第４図（Ｂ）」と補正する
。 の明細書第９貞１５行目 「第３図（瞬〜（７）」を［第５図（〜および第５図（
ＢＪ、第５図（Ｃ）、第５図（Ｄ）」と補正する。 （イ）明細書筒９頁１６行目 ｒ第３図において第２図」を「第５図において第３図」
と補止する。 （支）明細書第９貞１７行目 「第３図」を１第５図」と補正する。 ■明細書第９貞１９行目 ［第２図（ａ）と比較して説明する。第３図（噂」を［
第３図と比較して説明する。第５図（Ａ）」と補正する
。 （至）明細書第９貞１５行目 「第３図（功」を「第５図（Ｂ）」と補正する。 （ト）明細書第１０頁９行目 「第３図（つ」を「第５図（Ｃ）」と補正する。 ω明細誉第１０頁９行目 ［第２図（ａ’ｌ Ｊを「第３図」と補正する。 ＠明細書第９貞１１行目 「第３図（つ」全１第５図（Ｃ）」と補正する。。 （イ）明細書第９貞１８行目 「第３図−」を１第５図（Ｄ）」と補正する。
従来の同期分離回路の回路図、第１図（ｂｌは第１図（
ａｌの回路の入力端の波形図−第１図（ｃｌはその出力
図、第２図は本発明の実施例であり一第２図（ａ）は実
施例の回路図−第２図（ｂ）は第２図（ａｌの回路の入
力端の波形図、第２図ＦＣＩはその出力図、第３図（ａ
ｔ〜（ｄｉは他の実施例の回路図である。 Ｃ１〜Ｃ５・・・・・・コンデンサー、■１〜Ｉ４・・
・・・ｃ＝Ｍｏｓインバータ、１（１〜Ｒ７・・・・抵
抗− Ｄ１〜Ｄ３・・・・・ダイオード。 第３図 第３図 手続補正書（方式） １．事件の表示 昭和５８年特許願第２０７２７４号 ２、発明の名称 同期分離回路 ３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ４、補正命令の日付 昭和５９年１ 月３１日（発送日） 明細書の「図面の簡単な説明」の欄及び図面６、補正の
内容 （１）明細書第１２頁１１行目乃至第１３頁１行目「第
１図は・・・・Ｄ１〜Ｄ６・・ダイオード。」を下記の
とおり補正する。 ［第１図は従来の同期分離回路の図、第２図（Ａ）は第
１図の合成映像信号入力波形図、第２図（Ｂ）は第１図
の同期信号出力波形図、第３図は本発明の同期分離回路
の一実施例を示す回路図、第４回向は第３図の合成映像
信号入力波形図、第４図（Ｂ）は第３図の同期出力信号
波形図、第５図（Ａ）、第５図ＬＢ）、第５図（Ｃ）、
第５図ＣＤ）、はそれぞれ本発明の同期分離回路の他の
実施例を示す回路図でるる。」（２）図面を別紙の如く
補正する。 ７、添付書類の目録 図面 １通 第１図 第３図 （Ｂ） −１−・介 イ［１； 正 １月 １．事件の表示 昭和５８年特許願第２０７２７４号 ２、発明の名称 同期分離回路 ３、補正をする者 事件との関係 特許出願人 電話（東京）３４２−１２３１ ５、補正によシ増加する発明の数 ｎ’＆ ”ｉ’−□
ｌな し ６、 補 」巳 ５′〜 大寸 象 明＃Ｉ書の１発明の詳細な説明」のノＩＪ／ｊ゛７．補
正の内容 （１）明細書第３貞８行目 「第１図（ａ）ｊｋｒ第１図」と補正する。 （２）明細書第３頁１０行目 ［第１図（ｂ）Ｊｆｆ：ｒ第２図（Ａ）」と補正する。 （３）明Ｉｌ＋１１］薔第３頁１２行目［第１図（０月
を「第２図（Ｂ）」と補正する。 （４）明、１ＪＪｉ書第３頁２０行目 ｌ第１図（ｂ）」を「第２図（Ａ）」と補正する。 （５）明細書記４頁７行目 「第１図（Ｃ）は、第１図（ａ月を［第２図（Ｂ）は、
第１図」と補正する。 （６）明細書第４貞９行目 「第１図（ｂ）」を１第２図（〜」と補正する。 （７）明ＩＹ＋ｌＩＩ書第４頁１６行目１−第１図（ａ
）」を「第１図」と補正する。 （８）明細書第４頁１７行目 ［第１図（ｂ月を「第２図（Ａ）」と補正する。 （９）明Ｓ曹第５頁１行目 ［第１図（Ｃ）Ｊ ’ｋ ｒ第２図（Ｂ月と補正する。 （ト）明ｍｓ第５頁３行目 ［第１図（ａ）ｊ’ｔｒ第１図」と補正する。 ０明細書第６頁１２行目 「第２図（ｄ）」を「第３図」と補正する。 （２）明細誓第６頁１３行目 「第２図（ｂ）」を「第４図（Ａ）」と補正する。 （至）明細書第９貞１５行目 「第２図（ｄ）」を「第４図（Ｂ）」と補正する。 α４明細書第７頁４行目 「第２図（ｂ）」を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１１行目 １第２図（ご）は、第２図（己）」を「第４図（Ｂ）は
、第３図」と補正する。 （至）明細書第９貞１３行目 ［第２図（ｌｊ） Ｊを「第４図（〜」と補正する。 ０明細書第８頁２行目 「第２図（功」を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１６行目 「第２図（６月を「第４図（Ａ）」と補正する。 （ト）明細書第９貞１８行目 ［結局（ｃ）Ｊ ｋ 「結局第４図（Ｂ）」と補正する
。 の明細書第９貞１５行目 「第３図（瞬〜（７）」を［第５図（〜および第５図（
ＢＪ、第５図（Ｃ）、第５図（Ｄ）」と補正する。 （イ）明細書筒９頁１６行目 ｒ第３図において第２図」を「第５図において第３図」
と補止する。 （支）明細書第９貞１７行目 「第３図」を１第５図」と補正する。 ■明細書第９貞１９行目 ［第２図（ａ）と比較して説明する。第３図（噂」を［
第３図と比較して説明する。第５図（Ａ）」と補正する
。 （至）明細書第９貞１５行目 「第３図（功」を「第５図（Ｂ）」と補正する。 （ト）明細書第１０頁９行目 「第３図（つ」を「第５図（Ｃ）」と補正する。 ω明細誉第１０頁９行目 ［第２図（ａ’ｌ Ｊを「第３図」と補正する。 ＠明細書第９貞１１行目 「第３図（つ」全１第５図（Ｃ）」と補正する。。 （イ）明細書第９貞１８行目 「第３図−」を１第５図（Ｄ）」と補正する。
Claims (2)
- （１）テレビ受像機等の同期分離回路に於いて、合成映
像信号を入力するコンデンサーと該コンデンサーノ他端
に第１のＣ−ＭＯＳインバータの入力 ３端と第１の抵
抗とダイオードを接続し、該ダイオ 〔−ドの他端を第
２のＣ−Ｍ ＯＳインパークの入力端と接続し、さらに
第２のＣ−ＭＯＳインバータの出力端を直接あるいは菓
２の抵抗を介して算２のＣ−ＭＯＳインバータの入力端
と接続したこと 〔を特徴とする同期分離回路。 - （２） ダイオードは正極端をコンデンサー側に接続し
前記コンデンサーに入力する合成映像信号が正特性の場
合には第１の抵抗のコンデンサーに接続した端子以外の
端子の電位を第２の（、ＭＯ３’インバータの入力端の
電位と同−又はそれ以下としたことを特徴とする特許請
求の範囲第１項記載の同期分離回路。 ：３）ダイオードは負極端をコンデンサー側に接続し前
記コンデンサーに入力する合成映像信号が負特性の場合
には第１の抵抗のコンデンサーに接続した端子以外の端
子の電位を同−又はそれ以上としたことを特徴とする特
許請求の範囲第１項記載つ同期分離回路、
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207274A JPS6098771A (ja) | 1983-11-04 | 1983-11-04 | 同期分離回路 |
| GB08427675A GB2149609B (en) | 1983-11-04 | 1984-11-01 | Synchronizing signal separation circuit |
| US06/667,801 US4635115A (en) | 1983-11-04 | 1984-11-02 | Synchronous separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58207274A JPS6098771A (ja) | 1983-11-04 | 1983-11-04 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6098771A true JPS6098771A (ja) | 1985-06-01 |
| JPH0510871B2 JPH0510871B2 (ja) | 1993-02-10 |
Family
ID=16537076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58207274A Granted JPS6098771A (ja) | 1983-11-04 | 1983-11-04 | 同期分離回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4635115A (ja) |
| JP (1) | JPS6098771A (ja) |
| GB (1) | GB2149609B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720205B2 (ja) * | 1985-02-28 | 1995-03-06 | キヤノン株式会社 | 同期分離回路 |
| US4723165A (en) * | 1986-11-26 | 1988-02-02 | Zenith Electronics Corporation | AC coupled sync separator system with filter DC feedback |
| US5198703A (en) * | 1989-04-03 | 1993-03-30 | Brooktree Corporation | System for detecting voltage pulses of a particular magnitude |
| US5485220A (en) * | 1992-11-23 | 1996-01-16 | Eastman Kodak Company | Sync stripper circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860880A (ja) * | 1981-10-06 | 1983-04-11 | Citizen Watch Co Ltd | テレビジヨン信号の同期信号分離回路 |
| JPS58186270A (ja) * | 1982-04-23 | 1983-10-31 | Victor Co Of Japan Ltd | 同期分離回路 |
-
1983
- 1983-11-04 JP JP58207274A patent/JPS6098771A/ja active Granted
-
1984
- 1984-11-01 GB GB08427675A patent/GB2149609B/en not_active Expired
- 1984-11-02 US US06/667,801 patent/US4635115A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB8427675D0 (en) | 1984-12-05 |
| US4635115A (en) | 1987-01-06 |
| GB2149609A (en) | 1985-06-12 |
| GB2149609B (en) | 1987-06-17 |
| JPH0510871B2 (ja) | 1993-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200410495A (en) | Low voltage differential signal transmission device | |
| AU599296B2 (en) | Temperature stabilized rf detector | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| JPH08262407A (ja) | 薄膜トランジスタ液晶表示装置の駆動装置 | |
| CN107993628B (zh) | 公共电压补偿电路、其补偿方法、显示面板及显示装置 | |
| US7619479B2 (en) | Semiconductor integrated circuit | |
| JPS6098771A (ja) | 同期分離回路 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| TW439258B (en) | Oscillation circuit | |
| CN102148006A (zh) | 显示装置和电子设备 | |
| CN109256104A (zh) | 显示装置、显示面板电源系统及其电路 | |
| US8816760B2 (en) | Capacitor amplifying circuit and operating method thereof | |
| US11494024B2 (en) | Signal processing apparatus and touch display apparatus thereof | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| TW307955B (ja) | ||
| US7368982B2 (en) | Balanced output circuit and electronic apparatus utilizing the same | |
| TW437139B (en) | Audio differential bus receiver for audio/video interconnection | |
| JPH0158893B2 (ja) | ||
| US20190219855A1 (en) | Amplifier for lcd and lcd | |
| JP2581388B2 (ja) | データ反転回路 | |
| US4591808A (en) | High efficiency oscillator output stage and method of operation | |
| JPH04172004A (ja) | 差動回路 | |
| CN113238603B (zh) | 一种线性稳压器、soc芯片及电子设备 | |
| JPH0254316A (ja) | 基準電圧源 | |
| TW200849199A (en) | Liquid crystal display device |