JPS5836530B2 - トランジスタカイロ - Google Patents
トランジスタカイロInfo
- Publication number
- JPS5836530B2 JPS5836530B2 JP13266975A JP13266975A JPS5836530B2 JP S5836530 B2 JPS5836530 B2 JP S5836530B2 JP 13266975 A JP13266975 A JP 13266975A JP 13266975 A JP13266975 A JP 13266975A JP S5836530 B2 JPS5836530 B2 JP S5836530B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- stage
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、利得制御回路、乗算回路、スイッチ回路等と
して使用できるトランジスタ回路において、ダイナミッ
クレンジが広くなるようにしたものである。
して使用できるトランジスタ回路において、ダイナミッ
クレンジが広くなるようにしたものである。
以下、図面を参照しながら本発明の一例について説明し
よう。
よう。
第１図は利得制御回路を構成した場合で、１１，１３は
ｎｐｎ形のトランジスタ、１２，１４はｐｎｐ形トラン
ジスタで、このトランジスタ１１のエミツタが、トラン
ジスタ１２のベースに接続され、トランジスタ１２のエ
ミツタが、トランジスタ１３のベースに接続され、トラ
ンジスタ１３のエミツタが、トランジスタ１４のベース
に接続される。
ｎｐｎ形のトランジスタ、１２，１４はｐｎｐ形トラン
ジスタで、このトランジスタ１１のエミツタが、トラン
ジスタ１２のベースに接続され、トランジスタ１２のエ
ミツタが、トランジスタ１３のベースに接続され、トラ
ンジスタ１３のエミツタが、トランジスタ１４のベース
に接続される。
また、トランジスタ１１，１３のコレクタが電圧Ｖｃｃ
の電源端子２１に接続され、トランジスタ１２のエミツ
タが定電流源用のｐｎｐ形のトランジスタ３１を通じて
電源端子２１に接続され、このトランジスタ３１のベー
スが直流電源３２を通じて接地され、トランジスタ１１
のベースと、トランジスタ１４のエミツタとが電圧Ｅ１
の電圧源２２に接続される。
の電源端子２１に接続され、トランジスタ１２のエミツ
タが定電流源用のｐｎｐ形のトランジスタ３１を通じて
電源端子２１に接続され、このトランジスタ３１のベー
スが直流電源３２を通じて接地され、トランジスタ１１
のベースと、トランジスタ１４のエミツタとが電圧Ｅ１
の電圧源２２に接続される。
さらに、トランジスタ１１のエミツタが、ｎｐｎ形のト
ランジスタ４１コレクタ、エミツタおよび抵抗器４２の
直列回路を通じて接地され、このトランジスタ４１のベ
ースが、信号源４３および直流電源４４の直列回路を通
じて接地され、トランジスタ１２のコレクタが接地され
、トランジスタ１３のエミツタが、定電流源用のｎｐｎ
形のトランジスタ５１のコレクタ、エミツタおよび抵抗
器５２の直列回路を通じて接地され、このトランジスタ
５１のベースが、直流電源５３を通じて接地され、トラ
ンジスタ１４のコレクタが抵抗器６１を通じて接地され
、このコレクタより出力端子６２が導出される。
ランジスタ４１コレクタ、エミツタおよび抵抗器４２の
直列回路を通じて接地され、このトランジスタ４１のベ
ースが、信号源４３および直流電源４４の直列回路を通
じて接地され、トランジスタ１２のコレクタが接地され
、トランジスタ１３のエミツタが、定電流源用のｎｐｎ
形のトランジスタ５１のコレクタ、エミツタおよび抵抗
器５２の直列回路を通じて接地され、このトランジスタ
５１のベースが、直流電源５３を通じて接地され、トラ
ンジスタ１４のコレクタが抵抗器６１を通じて接地され
、このコレクタより出力端子６２が導出される。
このような構成によれば、信号源４３よりの信号は、ト
ランジスタ４１において定電流信号に変換され、これが
トランジスタ１２，１３．１４を通じて抵抗器６１に流
れ、端子６２に電圧出力が取り出される。
ランジスタ４１において定電流信号に変換され、これが
トランジスタ１２，１３．１４を通じて抵抗器６１に流
れ、端子６２に電圧出力が取り出される。
そしてこの回路において、トランジスタ１１と４１，３
１と１２，１３と５１を流れる電流はそれぞれ等しく、
それぞれ図のように置くことができる。
１と１２，１３と５１を流れる電流はそれぞれ等しく、
それぞれ図のように置くことができる。
なお、Ａｉ１は信号源、４３よりの信号による変化分、
ざらにＩ４＋Ｊｌ４はトランジスタ１４を流れる電流で
ある。
ざらにＩ４＋Ｊｌ４はトランジスタ１４を流れる電流で
ある。
一方、トランジスタ１１〜１４のペースエミツタ間順方
向降下電圧を、それぞれＶｌｌ〜Ｖ１４とすれば、以下
のような式が成立する。
向降下電圧を、それぞれＶｌｌ〜Ｖ１４とすれば、以下
のような式が成立する。
従って、この回路において、電圧源３２または５３の電
圧を変えて、トランジスタ３１または５１を流れる電流
を変えれば、これにより、入力電圧ｅ１に対する出力電
圧ｅ２の利得を制御することができる。
圧を変えて、トランジスタ３１または５１を流れる電流
を変えれば、これにより、入力電圧ｅ１に対する出力電
圧ｅ２の利得を制御することができる。
そして、この場合の出力端子６２の電圧値は、ＯからＥ
Ｉ Ｖ１４まで変化できるので、ダイナミックレンジ
は、 の広い範囲となる。
Ｉ Ｖ１４まで変化できるので、ダイナミックレンジ
は、 の広い範囲となる。
さらに、第２図は本発明の他の例であって、これは乗算
回路を構成した場合である。
回路を構成した場合である。
この第２図においては、第１図の直流電源５３に代えて
、信号源５４と直流電源５５との直列回路を接続するも
ので、他は第１図の例と同様とする。
、信号源５４と直流電源５５との直列回路を接続するも
ので、他は第１図の例と同様とする。
となる。
こうして、信号源４３ ，５４よりの信号の積に対応し
た信号が取り出されるわけであるが、この場合も、第１
図と同様、ダイナミックレンジをＯ〜（ ＥＩ Ｖ１
４ ）の広い範囲に取ることができる。
た信号が取り出されるわけであるが、この場合も、第１
図と同様、ダイナミックレンジをＯ〜（ ＥＩ Ｖ１
４ ）の広い範囲に取ることができる。
さらに、第３図は第２図の回路をペアにして差動型とし
たもので、この回路では、対となるトランジスタ４１，
４１’のエミツタを、定電流源４０を通じて接地し、ト
ランジスタ４１．４１’のベースをそれぞれ信号源４３
の一端および他端に接続し、対となるトランジスタ５
１ ， ５ １’のエミツタを、定電流源５０を通じて
接地し、トランジスタ５１．５１’のベースをそれぞれ
信号源５４の一端および他端に接続し、トランジスタ１
４．１４’のコレクタを互いに接続して、この接続点よ
り出力端子６２を導出する。
たもので、この回路では、対となるトランジスタ４１，
４１’のエミツタを、定電流源４０を通じて接地し、ト
ランジスタ４１．４１’のベースをそれぞれ信号源４３
の一端および他端に接続し、対となるトランジスタ５
１ ， ５ １’のエミツタを、定電流源５０を通じて
接地し、トランジスタ５１．５１’のベースをそれぞれ
信号源５４の一端および他端に接続し、トランジスタ１
４．１４’のコレクタを互いに接続して、この接続点よ
り出力端子６２を導出する。
この構成によれば、各トランジスタにはそれぞれ図のよ
うな電流が流される。
うな電流が流される。
従って、トランジスタ１４を流れる電流を■ａ１トラン
ジスタ１４′を流れる電流をＩｂとすれば、こうして、
この回路においても、信号源４３，５４よりの信号の積
の信号が取り出さ札この場合も、ダイナミックレンジを
広く取ることができる。
ジスタ１４′を流れる電流をＩｂとすれば、こうして、
この回路においても、信号源４３，５４よりの信号の積
の信号が取り出さ札この場合も、ダイナミックレンジを
広く取ることができる。
さらに、第４図は本発明によるトランジスタ回路を、３
段に接続した場合の例であって、この場合も上述の各例
と同様の作用効果がある。
段に接続した場合の例であって、この場合も上述の各例
と同様の作用効果がある。
なお、本発明は４段以上の多段に接続してもよい。
第１図は本発明の一例の接続図、第２図〜第４図はそれ
ぞれ本発明の他の例の接続図である。 １１．１３はｎｐｎ形トランジスタ、１２，１４はｐｎ
ｐ形トランジスタ、４３は信号源、６２は出力端子であ
る。
ぞれ本発明の他の例の接続図である。 １１．１３はｎｐｎ形トランジスタ、１２，１４はｐｎ
ｐ形トランジスタ、４３は信号源、６２は出力端子であ
る。
Claims (1)
- １ ２つ以上の第１の極性のトランジスタと、それと同
数の第２の極性のトランジスタとが交互に直列に接続さ
れると共に、このとき、最終段のトランジスタを除いて
各段のトランジスタのエミツタがそれぞれ次段のトラン
ジスタのベースに接続され、各奇数段目のトランジスタ
のコレクタおよび各偶数段目のトランジスタのコレクタ
がそれぞれ第１の直流電源の一端および他端に接続され
、各段のトランジスタのエミツタがそれぞれ電流源に接
続され、上記最終段のトランジスタのエミツタおよび初
段のトランジスタのベースが第２の直流電源の一端に接
続され、上記電流源のいずれかの電流値を変化させるこ
とにより、上記最終段のトランジスタのコレクタより、
上記電流変化による信号が取り出されるトランジスタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13266975A JPS5836530B2 (ja) | 1975-11-05 | 1975-11-05 | トランジスタカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13266975A JPS5836530B2 (ja) | 1975-11-05 | 1975-11-05 | トランジスタカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5256842A JPS5256842A (en) | 1977-05-10 |
| JPS5836530B2 true JPS5836530B2 (ja) | 1983-08-10 |
Family
ID=15086716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13266975A Expired JPS5836530B2 (ja) | 1975-11-05 | 1975-11-05 | トランジスタカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836530B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183110A (en) * | 1981-05-07 | 1982-11-11 | Nippon Telegr & Teleph Corp <Ntt> | Bipolar gain control circuit |
-
1975
- 1975-11-05 JP JP13266975A patent/JPS5836530B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5256842A (en) | 1977-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452645B2 (ja) | ||
| JPH0561994A (ja) | 指数関数回路 | |
| JPS5836530B2 (ja) | トランジスタカイロ | |
| JPS61214808A (ja) | 増幅回路 | |
| JPS6028403B2 (ja) | 差動増巾回路 | |
| JPS5917885B2 (ja) | 電界効果トランジスタ増巾回路 | |
| JPH0452654B2 (ja) | ||
| JPH0527282B2 (ja) | ||
| SU469207A1 (ru) | Дифференциальный усилитель | |
| JPH0328581Y2 (ja) | ||
| JP3022594B2 (ja) | 調整可能な遅延を有する遅延回路 | |
| US5606271A (en) | Extreme level circuit | |
| JPS5941321B2 (ja) | 電圧比較回路 | |
| JPH10126171A (ja) | 低オフセットを有する増幅器 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| SU1350818A1 (ru) | Усилитель мощности | |
| SU1084960A1 (ru) | Операционный усилитель | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| SU463221A1 (ru) | Выходной каскад усилител посто нного тока | |
| SU652683A1 (ru) | Балансный транзисторный перемножитель | |
| SU1626327A1 (ru) | Дифференциальный усилитель | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPS6130325Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS59135929A (ja) | 信号選択回路 |