JPH0561994A - 指数関数回路 - Google Patents
指数関数回路Info
- Publication number
- JPH0561994A JPH0561994A JP3029979A JP2997991A JPH0561994A JP H0561994 A JPH0561994 A JP H0561994A JP 3029979 A JP3029979 A JP 3029979A JP 2997991 A JP2997991 A JP 2997991A JP H0561994 A JPH0561994 A JP H0561994A
- Authority
- JP
- Japan
- Prior art keywords
- input
- diode
- chain
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入力電流の指数関数を表すような電流発生回
路の作成。 【構成】 この回路は、入力ダイオードチェーン、出力
ダイオードチェーン及び、電圧駆動回路を備えいる。入
力ダイオードチェーンの各ダイオードは、それを通過す
る入力電流を持ち、前記入力ダイオードチェーンの両端
に第１の電圧降下を作り出す。前記電圧回路は、前記出
力ダイオードチェーンの両端に、前記第１の電圧降下と
所定関係を有するような第２の電圧降下を生じ、そうし
て前記出力ダイオードチェーンを通じる電流を生じる。
この出力ダイオードチェーンを通じる前記電流は、前記
入力電流の指数関数を表す。
路の作成。 【構成】 この回路は、入力ダイオードチェーン、出力
ダイオードチェーン及び、電圧駆動回路を備えいる。入
力ダイオードチェーンの各ダイオードは、それを通過す
る入力電流を持ち、前記入力ダイオードチェーンの両端
に第１の電圧降下を作り出す。前記電圧回路は、前記出
力ダイオードチェーンの両端に、前記第１の電圧降下と
所定関係を有するような第２の電圧降下を生じ、そうし
て前記出力ダイオードチェーンを通じる電流を生じる。
この出力ダイオードチェーンを通じる前記電流は、前記
入力電流の指数関数を表す。
Description
【０００１】
【産業上の利用分野】本発明は、１つまたはそれ以上の
入力電流の指数関数に比例する電流を発生するような回
路に関する。
入力電流の指数関数に比例する電流を発生するような回
路に関する。
【０００２】
【従来の技術】Ｉd を、ダイオードを通る電流とした場
合、ダイオードの両端の電圧は、Ｖt ・In〔（Ｉd ＋Ｉ
S ）／ＩS 〕であり、ここでＩS はダイオードの飽和電
流である。またＶt ＝ＫB Ｔ／ｑであり、ここでＫBは
ボルツマン定数であり、Ｔは温度、そしてｑは電子の電
荷である。ＩS は一般に10-18 から10-16 アンペアの範
囲にあり、そしてＩd >>ＩS の時、ダイオードの両端の
電圧はほぼＶt ・In（Ｉ d ／ＩS）である。同様に、ト
ランジスタのベースエミッタ接合の両端の電圧はほぼＶ
t ・In（ＩC ／ＩS ）であり、ここでＩC はトランジス
タのコレクタ中に流れ込む電流のことである。
合、ダイオードの両端の電圧は、Ｖt ・In〔（Ｉd ＋Ｉ
S ）／ＩS 〕であり、ここでＩS はダイオードの飽和電
流である。またＶt ＝ＫB Ｔ／ｑであり、ここでＫBは
ボルツマン定数であり、Ｔは温度、そしてｑは電子の電
荷である。ＩS は一般に10-18 から10-16 アンペアの範
囲にあり、そしてＩd >>ＩS の時、ダイオードの両端の
電圧はほぼＶt ・In（Ｉ d ／ＩS）である。同様に、ト
ランジスタのベースエミッタ接合の両端の電圧はほぼＶ
t ・In（ＩC ／ＩS ）であり、ここでＩC はトランジス
タのコレクタ中に流れ込む電流のことである。
【０００３】図１には、電流Ｉ1 とＩ2 の積の平方根に
等しい出力電流ＩO を作り出す回路100 が示されてい
る。飽和電流ＩS は、回路の全てのトランジスタについ
て同じである。電流源102 は電流Ｉ1 を作り、電流源10
4 は電流Ｉ2 を作る。電流源102 は電圧源106 とトラン
ジスタ108 のコレクタとの間に接続されている。トラン
ジスタ108 のエミッタはグランドに接続されている。そ
れゆえ、トランジスタ108 のベースにおける電圧は、Ｖ
t ・In（Ｉ1 ／ＩS ）である。トランジスタ108のベー
スはトランジスタ110 のエミッタに接続されている。電
流源104 はトランジスタ110 のエミッタとグランドとの
間に接続されている。トランジスタ110 のコレクタは電
圧源106 に接続されている。それゆえ、トランジタ110
のベースにおける電圧は、Ｖt ・In（Ｉ1 ／ＩS ）＋Ｖ
t ・In（Ｉ2 ／ＩS）である。トランジスタ110 のベー
スは、電流源102 及びトランジスタ112 のベースに接続
されている。トランジスタ112 のエミッタは、トランジ
スタ114 のコレクタ及びベースに接続されており、トラ
ンジスタ114 はーイオードとして機能する。トランジス
タ114 のエミッタはグランドに接続されている。それ
故、トランジスタ112 のベースにおける電圧は、２Ｖt
・In（ＩO ／ＩS ）である。以上より、In（Ｉ1 ／
ＩS ）＋In（Ｉ2 ／ＩS ）＝２In（ＩO ／ＩS ）、即
ち、ＩO ＝（Ｉ1 ・Ｉ2 ）1/2 となる。
等しい出力電流ＩO を作り出す回路100 が示されてい
る。飽和電流ＩS は、回路の全てのトランジスタについ
て同じである。電流源102 は電流Ｉ1 を作り、電流源10
4 は電流Ｉ2 を作る。電流源102 は電圧源106 とトラン
ジスタ108 のコレクタとの間に接続されている。トラン
ジスタ108 のエミッタはグランドに接続されている。そ
れゆえ、トランジスタ108 のベースにおける電圧は、Ｖ
t ・In（Ｉ1 ／ＩS ）である。トランジスタ108のベー
スはトランジスタ110 のエミッタに接続されている。電
流源104 はトランジスタ110 のエミッタとグランドとの
間に接続されている。トランジスタ110 のコレクタは電
圧源106 に接続されている。それゆえ、トランジタ110
のベースにおける電圧は、Ｖt ・In（Ｉ1 ／ＩS ）＋Ｖ
t ・In（Ｉ2 ／ＩS）である。トランジスタ110 のベー
スは、電流源102 及びトランジスタ112 のベースに接続
されている。トランジスタ112 のエミッタは、トランジ
スタ114 のコレクタ及びベースに接続されており、トラ
ンジスタ114 はーイオードとして機能する。トランジス
タ114 のエミッタはグランドに接続されている。それ
故、トランジスタ112 のベースにおける電圧は、２Ｖt
・In（ＩO ／ＩS ）である。以上より、In（Ｉ1 ／
ＩS ）＋In（Ｉ2 ／ＩS ）＝２In（ＩO ／ＩS ）、即
ち、ＩO ＝（Ｉ1 ・Ｉ2 ）1/2 となる。
【０００４】ある回路は、入力電圧の平方根と等しい出
力電圧を作る。例えば、演算増幅器はそのフィードバッ
クループ中に、ダイオードを接続することが出来、そう
して演算増幅器は、入力電圧の対数に比例する出力を作
る。その対数出力は分圧器への入力電圧の１／２に等し
い出力電圧を作る分圧器に接続されている。その分圧器
の出力は、ダイオードを通じて、第２の演算増幅器の反
転入力に接続され、そうしてその第２演算増幅器は分圧
器の出力の真数に比例する出力を作る。したがって、lo
g(Ｖout ）＝１／２〔log(Ｖin) 〕、即ち、Ｖout ＝Ｖ
in 1/2 となる。
力電圧を作る。例えば、演算増幅器はそのフィードバッ
クループ中に、ダイオードを接続することが出来、そう
して演算増幅器は、入力電圧の対数に比例する出力を作
る。その対数出力は分圧器への入力電圧の１／２に等し
い出力電圧を作る分圧器に接続されている。その分圧器
の出力は、ダイオードを通じて、第２の演算増幅器の反
転入力に接続され、そうしてその第２演算増幅器は分圧
器の出力の真数に比例する出力を作る。したがって、lo
g(Ｖout ）＝１／２〔log(Ｖin) 〕、即ち、Ｖout ＝Ｖ
in 1/2 となる。
【０００５】またある回路では、入力電圧Ｖinは、抵抗
を通じて、演算増幅器の反転入力に接続されている。演
算増幅器の出力、Ｖout は、その出力が−（Ｖout ）
1/2 であるマルチプライヤ回路に接続されている。マル
チプライヤ回路の出力は、抵抗を通じて、演算増幅器の
反復入力に接続されている。Ｖout はＶin 1/2 である。
を通じて、演算増幅器の反転入力に接続されている。演
算増幅器の出力、Ｖout は、その出力が−（Ｖout ）
1/2 であるマルチプライヤ回路に接続されている。マル
チプライヤ回路の出力は、抵抗を通じて、演算増幅器の
反復入力に接続されている。Ｖout はＶin 1/2 である。
【０００６】
【発明の概要】本発明の特徴の１つは、入力電流の指数
関数を表す電流を発生するような回路、ということであ
る。その回路は、入力ダイオードチェーン及び出力ダイ
オードチェーンを含む。入力ダイオードチェーンの各々
のダイオードは、それを通過する入力電流を有してお
り、入力ダイオードチェーンの両端に電圧降下を作り出
す。回路を駆動する電圧は、入力ダイオードチェーンの
両端の電圧降下と所定の関係を有するような出力ダイオ
ードチェーンの両端に電圧降下を生じる。出力ダイオー
ドチェーンの両端の電圧降下により、入力電流、即ちそ
れらの電流の指数関数に比例するような出力ダイオード
チェーンを通過する電流が作り出される。
関数を表す電流を発生するような回路、ということであ
る。その回路は、入力ダイオードチェーン及び出力ダイ
オードチェーンを含む。入力ダイオードチェーンの各々
のダイオードは、それを通過する入力電流を有してお
り、入力ダイオードチェーンの両端に電圧降下を作り出
す。回路を駆動する電圧は、入力ダイオードチェーンの
両端の電圧降下と所定の関係を有するような出力ダイオ
ードチェーンの両端に電圧降下を生じる。出力ダイオー
ドチェーンの両端の電圧降下により、入力電流、即ちそ
れらの電流の指数関数に比例するような出力ダイオード
チェーンを通過する電流が作り出される。
【０００７】他の特徴は、本発明が、入力電流の指数関
数を表す電流を発生するための回路だということであ
る。この回路において、入力ダイオードチェーン内の各
ダイオードは、入力電流源と直列に接続されている。入
力電流源は、ダイオードのカソードの下方で接続されて
いる。出力ダイオードチェーンは、入力ダイオードチェ
ーン両端の電圧降下に比例するような電圧降下をそれ自
身の両端に有している。
数を表す電流を発生するための回路だということであ
る。この回路において、入力ダイオードチェーン内の各
ダイオードは、入力電流源と直列に接続されている。入
力電流源は、ダイオードのカソードの下方で接続されて
いる。出力ダイオードチェーンは、入力ダイオードチェ
ーン両端の電圧降下に比例するような電圧降下をそれ自
身の両端に有している。
【０００８】本発明の１実施例において入力ダイオード
チェーンは、第１及び第２入力サブチェーンを有してい
る。第１電流源は第１及び第２入力サブチェーンを通じ
て第１入力電流を引き出す。第２電流源は第２入力サブ
チェーンだけを通じて第２入力電流を引き出す。入力ダ
イオードチェーンの第１及び第２サブチェーンの各々
は、出力ダイオードチェーンのダイオードの、半数のダ
イオードを有している。出力ダイオードチェーンを通過
する電流は、第１入力電流と第１及び第２入力電流の総
計との積の平方根に等しい。
チェーンは、第１及び第２入力サブチェーンを有してい
る。第１電流源は第１及び第２入力サブチェーンを通じ
て第１入力電流を引き出す。第２電流源は第２入力サブ
チェーンだけを通じて第２入力電流を引き出す。入力ダ
イオードチェーンの第１及び第２サブチェーンの各々
は、出力ダイオードチェーンのダイオードの、半数のダ
イオードを有している。出力ダイオードチェーンを通過
する電流は、第１入力電流と第１及び第２入力電流の総
計との積の平方根に等しい。
【０００９】本発明の他の実施例において、第１電流源
は、第１入力サブチェーンだけを通じて第１入力電流を
引き出し、第２電流源は、第２入力サブチェーンだけを
通じて第２入力電流を引き出す。出力ダイオードチェー
ンを通じる電流は、第１電流と第２電流の積の平方根に
等しい。より好ましい実施例において、回路を駆動する
電圧は、第１及び第２ｎｐｎトランジスタを有する差動
増幅器である。この差動増幅器は、第２トランジスタの
ベースにおける電圧を、第１トランジスタのベースにお
ける電圧に等しくするように形成されている。第１トラ
ンジスタのベースは、入力ダイオードチェーンの最も底
のダイオードのカソードに結合されており、第２トラン
ジスタのベースは、出力ダイオードチェーンの最も底の
ダイオードのカソードに結合されている。入力ダイオー
ドチェーンの最も上のダイオードのアノードは、出力ダ
イオードチェーンの最も上のダイオードのアノードと結
合されている。
は、第１入力サブチェーンだけを通じて第１入力電流を
引き出し、第２電流源は、第２入力サブチェーンだけを
通じて第２入力電流を引き出す。出力ダイオードチェー
ンを通じる電流は、第１電流と第２電流の積の平方根に
等しい。より好ましい実施例において、回路を駆動する
電圧は、第１及び第２ｎｐｎトランジスタを有する差動
増幅器である。この差動増幅器は、第２トランジスタの
ベースにおける電圧を、第１トランジスタのベースにお
ける電圧に等しくするように形成されている。第１トラ
ンジスタのベースは、入力ダイオードチェーンの最も底
のダイオードのカソードに結合されており、第２トラン
ジスタのベースは、出力ダイオードチェーンの最も底の
ダイオードのカソードに結合されている。入力ダイオー
ドチェーンの最も上のダイオードのアノードは、出力ダ
イオードチェーンの最も上のダイオードのアノードと結
合されている。
【００１０】本発明による回路は、高精度のものであ
る。この精度は、入力及び出力ダイオードチェーンのダ
イオードの数を増やすことによってさらに高いものとな
る。入力電流を引き出す入力電流源が、ダイオードのカ
ソード下方に結合されているので、入力電流源は、高ス
ピードｐｎｐトランジスタあるいは高スピード増幅器を
利用するようなより高価な電流源ではなく、ｎｐｎ型ト
ランジスタから成ることが出来るからである。また、差
動増幅器はｎｐｎ型トランジスタから成るので、本発明
による回路は、入力電流の変化に応じて高スピードとな
るのである。出力電流が流れ込むトランジスタは、とて
も小さなヘッドルームしか必要としない。ヘッドルーム
は、0.２ｖと同じ位小さくすることが出来るのである。
る。この精度は、入力及び出力ダイオードチェーンのダ
イオードの数を増やすことによってさらに高いものとな
る。入力電流を引き出す入力電流源が、ダイオードのカ
ソード下方に結合されているので、入力電流源は、高ス
ピードｐｎｐトランジスタあるいは高スピード増幅器を
利用するようなより高価な電流源ではなく、ｎｐｎ型ト
ランジスタから成ることが出来るからである。また、差
動増幅器はｎｐｎ型トランジスタから成るので、本発明
による回路は、入力電流の変化に応じて高スピードとな
るのである。出力電流が流れ込むトランジスタは、とて
も小さなヘッドルームしか必要としない。ヘッドルーム
は、0.２ｖと同じ位小さくすることが出来るのである。
【００１１】
【実施例】図２は本発明によるマルチプライヤ出力平方
根回路の回路図である。この回路は入力ダイオードチェ
ーン14及び出力ダイオードチェーン18を含む。それらの
ダイオードはｎｐｎ型トランジスタのベースエミッタ接
合になっており、各トランジスタのベースは、それらの
トランジスタのコレクタに接続されている。ダイオード
チェーン14は２つの入力サブチェーン20及び22を持ち、
各チェーン14はＮ個のダイオードを有する。Ｎは１に等
しいかあるいはそれよりも大きい数である。出力ダイオ
ードチェーン18は２Ｎ個のダイオードを有する。入力ダ
イオードチェーン14の頂部における電圧は、出力ダイオ
ードチェーン18の頂部における電圧に等しい。差動増幅
器24の形態をした電圧駆動回路により、ダイオードチェ
ーン18の底における電圧は、以下詳細に述べるように、
ダイオードチェーン14の底における電圧と等しくされ
る。
根回路の回路図である。この回路は入力ダイオードチェ
ーン14及び出力ダイオードチェーン18を含む。それらの
ダイオードはｎｐｎ型トランジスタのベースエミッタ接
合になっており、各トランジスタのベースは、それらの
トランジスタのコレクタに接続されている。ダイオード
チェーン14は２つの入力サブチェーン20及び22を持ち、
各チェーン14はＮ個のダイオードを有する。Ｎは１に等
しいかあるいはそれよりも大きい数である。出力ダイオ
ードチェーン18は２Ｎ個のダイオードを有する。入力ダ
イオードチェーン14の頂部における電圧は、出力ダイオ
ードチェーン18の頂部における電圧に等しい。差動増幅
器24の形態をした電圧駆動回路により、ダイオードチェ
ーン18の底における電圧は、以下詳細に述べるように、
ダイオードチェーン14の底における電圧と等しくされ
る。
【００１２】第１入力電流Ｉin1 は、入力ダイオードチ
ェーン14の全長を通過するが、第２入力電流Ｉin2 は、
入力サブチェーン20だけを通過する。したがって入力サ
ブチェーン20を通過する電流は、Ｉin1 ＋Ｉin2 に等し
く、入力サブチェーン22を通過する電流は、Ｉin1 に等
しい。トランジスタへの小さなベース電流は、入力電流
Ｉin1 及びＩin2 と比較するとごく僅かなものなので、
無視することが出来る。電流Ｉin1 及びＩin2 を作る電
流源は、エミッタとグランドとの間に接続された抵抗を
有するようなｎｐｎ型トランジスタに成りうるものであ
り、ベースに与えられた固定電圧を有する。
ェーン14の全長を通過するが、第２入力電流Ｉin2 は、
入力サブチェーン20だけを通過する。したがって入力サ
ブチェーン20を通過する電流は、Ｉin1 ＋Ｉin2 に等し
く、入力サブチェーン22を通過する電流は、Ｉin1 に等
しい。トランジスタへの小さなベース電流は、入力電流
Ｉin1 及びＩin2 と比較するとごく僅かなものなので、
無視することが出来る。電流Ｉin1 及びＩin2 を作る電
流源は、エミッタとグランドとの間に接続された抵抗を
有するようなｎｐｎ型トランジスタに成りうるものであ
り、ベースに与えられた固定電圧を有する。
【００１３】各ダイオードの両端の電圧は、Ｖt ・In
〔（Ｉd ＋ＩS ）／ＩS 〕に等しい。またＶt ＝ｋB Ｔ
／ｑであり、ここでｋB はボルツマン定数であり、Ｔは
温度、そしてｑは電子の電荷のことである。Ｉd はダイ
オードを通過する電流であり、ＩS はダイオードの飽和
電流である。各ダイオードのＩS は、ダイオード領域に
比例する。
〔（Ｉd ＋ＩS ）／ＩS 〕に等しい。またＶt ＝ｋB Ｔ
／ｑであり、ここでｋB はボルツマン定数であり、Ｔは
温度、そしてｑは電子の電荷のことである。Ｉd はダイ
オードを通過する電流であり、ＩS はダイオードの飽和
電流である。各ダイオードのＩS は、ダイオード領域に
比例する。
【００１４】ＩS は一般に10-18 から10-16 アンペアの
範囲にあり、そしてＩd >>ＩS の時、各ダイオードの両
端の電圧は、ほぼＶt ・In（Ｉd ／ＩS ）である。それ
ゆえ、ダイオードサブチェーン20の両端の電圧はＮＶt
・〔（Ｉin1 ＋Ｉ in2）／Ｉ s20 〕であり、入力チェー
ン22の両端の電圧はＮＶt ・（Ｉin1 ／Ｉs22 ）であ
る。ここでＩs20 、 Ｉs22 というのはそれぞれ、ダイ
オードサブチェーン20内の各ダイオードの飽和電流、ダ
イオードサブチェーン22内の各ダイオードの飽和電流の
ことである。ダイオードチェーン18の底における電圧
は、差動増幅器24によってダイオードチェーン14の底に
おける電圧と等しくされるため、電流ＩO は、出力ダイ
オードチェーン18を通じてトランジスタ29のコレクタに
流れる。それゆえ、出力ダイオードチェーン18の両端の
電圧18は、２ＮＶt ・In（ＩO ／Ｉs1 8 ）に等しい。こ
こでＩs18 というのは、出力ダイオードチェーン18の各
ダイオードの飽和電流のことである。トランジスタ28へ
の小さなベース電流は無視出来る。
範囲にあり、そしてＩd >>ＩS の時、各ダイオードの両
端の電圧は、ほぼＶt ・In（Ｉd ／ＩS ）である。それ
ゆえ、ダイオードサブチェーン20の両端の電圧はＮＶt
・〔（Ｉin1 ＋Ｉ in2）／Ｉ s20 〕であり、入力チェー
ン22の両端の電圧はＮＶt ・（Ｉin1 ／Ｉs22 ）であ
る。ここでＩs20 、 Ｉs22 というのはそれぞれ、ダイ
オードサブチェーン20内の各ダイオードの飽和電流、ダ
イオードサブチェーン22内の各ダイオードの飽和電流の
ことである。ダイオードチェーン18の底における電圧
は、差動増幅器24によってダイオードチェーン14の底に
おける電圧と等しくされるため、電流ＩO は、出力ダイ
オードチェーン18を通じてトランジスタ29のコレクタに
流れる。それゆえ、出力ダイオードチェーン18の両端の
電圧18は、２ＮＶt ・In（ＩO ／Ｉs1 8 ）に等しい。こ
こでＩs18 というのは、出力ダイオードチェーン18の各
ダイオードの飽和電流のことである。トランジスタ28へ
の小さなベース電流は無視出来る。
【００１５】差動増幅器24内のトランジスタ26のベース
とトランジスタ28のベースとの間のオフセット電圧を、
ＶOSにする。入力ダイオードチェーン14の両端の電圧と
差動増幅器のオフセット電圧ＶOSとの和は、出力ダイオ
ードチェーン18の両端の電圧に等しいので、ＮＶt ・In
〔（Ｉin1 ＋Ｉ in2）／Ｉs20 〕＋ＮＶt ・In（Ｉin1
／Ｉs22 ）＋ＶOS＝２ＮＶt ・In（ＩO ／Ｉs18 ）とな
る。したがって、0.5 ln〔（（Ｉin1 ＋Ｉ in2）・Ｉ
in1 ) ／（Ｉs20 ・Ｉs22 ）〕＋0.5 ＶOS／（ＮＶt ）
＝ln（ＩO ／Ｉs18 ）となる。ＶOS＝０の場合、ＩO ／
Ｉs18 ＝〔（（Ｉin1 ＋Ｉ in2）・Ｉin1 ) ／（Ｉs20
・Ｉs22 ）〕1/2 である。したがって、ＩO ＝（Ｉs18
／（Ｉs20 ・Ｉs22 ）1/2 ）・（（Ｉin1 ＋Ｉin2 ）・
Ｉin1 ) 1/2 である。入力サブチェーン20、22及び、出
力ダイオードチェーン18内のダイオードの全てで飽和電
流が等しい場合、ＩO ＝（（Ｉin1 ＋Ｉin2）・Ｉin1 )
1/2 である。
とトランジスタ28のベースとの間のオフセット電圧を、
ＶOSにする。入力ダイオードチェーン14の両端の電圧と
差動増幅器のオフセット電圧ＶOSとの和は、出力ダイオ
ードチェーン18の両端の電圧に等しいので、ＮＶt ・In
〔（Ｉin1 ＋Ｉ in2）／Ｉs20 〕＋ＮＶt ・In（Ｉin1
／Ｉs22 ）＋ＶOS＝２ＮＶt ・In（ＩO ／Ｉs18 ）とな
る。したがって、0.5 ln〔（（Ｉin1 ＋Ｉ in2）・Ｉ
in1 ) ／（Ｉs20 ・Ｉs22 ）〕＋0.5 ＶOS／（ＮＶt ）
＝ln（ＩO ／Ｉs18 ）となる。ＶOS＝０の場合、ＩO ／
Ｉs18 ＝〔（（Ｉin1 ＋Ｉ in2）・Ｉin1 ) ／（Ｉs20
・Ｉs22 ）〕1/2 である。したがって、ＩO ＝（Ｉs18
／（Ｉs20 ・Ｉs22 ）1/2 ）・（（Ｉin1 ＋Ｉin2 ）・
Ｉin1 ) 1/2 である。入力サブチェーン20、22及び、出
力ダイオードチェーン18内のダイオードの全てで飽和電
流が等しい場合、ＩO ＝（（Ｉin1 ＋Ｉin2）・Ｉin1 )
1/2 である。
【００１６】電流ＩO は、トランジスタ29のコレクタ中
に流れ込む。平方根回路の作動出力電流ＩO1、ＩO2は、
それらのベースがトランジスタ29のベースに接続されて
いるトランジスタ30及び32のコレクタに流れ込む。抵抗
34、36及び38はそれぞれ、トランジスタ29、30及び32の
エミッタを、グランドに接続する。抵抗34、36及び38の
全てが同じ抵抗を有する場合、そして３つのトランジス
タ29、30及び32、全てのエミッタ領域が同じである場合
には、トランジスタ30及び32のコレクタにそれぞれ入り
込む出力電流ＩO1、ＩO2は、両方ともに、トランジスタ
29のコレクタに入り込む電流ＩO と等しいであろう。抵
抗36及び38の抵抗を、抵抗34の抵抗に比べて減少させる
ことにより、あるいはトランジスタ29のエミッタ領域よ
りも大きなエミッタ領域を有するトランジスタ30あるい
は32を使用することにより、出力電流ＩO1あるいはＩO2
はそれぞれ、ＩO より大きくそしてそれに比例させるこ
とが出来る。同様に、抵抗36あるいは38の抵抗を、抵抗
34の抵抗に比べて増加させることにより、あるいはトラ
ンジスタ29のエミッタ領域よりも小さなエミッタ領域を
有するトランジスタ30あるいは32を使用することによ
り、出力電流ＩO1あるいはＩO2はそれぞれ、ＩO より小
さくそしてそれに比例させることが出来る。例えば、抵
抗36の抵抗が抵抗34の抵抗の１／ｋ倍、またトランジス
タ30のエミッタ領域がトランジスタ29のエミッタ領域の
ｋ倍である場合、ここでｋは一定であるが、出力電流Ｉ
O1はＩO のｋ倍である。抵抗36あるいは38の両端の電圧
が十分低い場合には、トランジスタ30あるいは32のコレ
クタにおける電圧は、トランジスタ30あるいは32は飽和
されることなく、0.2 ｖと同じくらい小さいものとする
ことが出来る、ということに注意してもらいたい。この
ようにトランジスタ30及び32は、低い出力電圧を引き起
こすことが出来るような出力電流源を与える。
に流れ込む。平方根回路の作動出力電流ＩO1、ＩO2は、
それらのベースがトランジスタ29のベースに接続されて
いるトランジスタ30及び32のコレクタに流れ込む。抵抗
34、36及び38はそれぞれ、トランジスタ29、30及び32の
エミッタを、グランドに接続する。抵抗34、36及び38の
全てが同じ抵抗を有する場合、そして３つのトランジス
タ29、30及び32、全てのエミッタ領域が同じである場合
には、トランジスタ30及び32のコレクタにそれぞれ入り
込む出力電流ＩO1、ＩO2は、両方ともに、トランジスタ
29のコレクタに入り込む電流ＩO と等しいであろう。抵
抗36及び38の抵抗を、抵抗34の抵抗に比べて減少させる
ことにより、あるいはトランジスタ29のエミッタ領域よ
りも大きなエミッタ領域を有するトランジスタ30あるい
は32を使用することにより、出力電流ＩO1あるいはＩO2
はそれぞれ、ＩO より大きくそしてそれに比例させるこ
とが出来る。同様に、抵抗36あるいは38の抵抗を、抵抗
34の抵抗に比べて増加させることにより、あるいはトラ
ンジスタ29のエミッタ領域よりも小さなエミッタ領域を
有するトランジスタ30あるいは32を使用することによ
り、出力電流ＩO1あるいはＩO2はそれぞれ、ＩO より小
さくそしてそれに比例させることが出来る。例えば、抵
抗36の抵抗が抵抗34の抵抗の１／ｋ倍、またトランジス
タ30のエミッタ領域がトランジスタ29のエミッタ領域の
ｋ倍である場合、ここでｋは一定であるが、出力電流Ｉ
O1はＩO のｋ倍である。抵抗36あるいは38の両端の電圧
が十分低い場合には、トランジスタ30あるいは32のコレ
クタにおける電圧は、トランジスタ30あるいは32は飽和
されることなく、0.2 ｖと同じくらい小さいものとする
ことが出来る、ということに注意してもらいたい。この
ようにトランジスタ30及び32は、低い出力電圧を引き起
こすことが出来るような出力電流源を与える。
【００１７】更に、入力ダイオードチェーン14及び出力
ダイオードチェーン18に加え、平方根回路はダイオード
チェーン12及び16を含む。ダイオードチェーン12は、以
下に述べるように、入力電流源が適当に動作するのに、
十分なヘッドルームを与えるのに用いられる。本明細書
で用いられる「ヘッドルーム」は、図に示す入力電流源
上の電圧を表す。例えば、トランジスタ26のベースにお
ける電圧や、図２の入力ダイオードサブチェーン20と22
の間における電圧である。ダイオードチェーン16は以下
に述べるように、差動増幅器24のトランジスタ26及び28
が飽和しないことを確実にし、そして差動増幅器24のオ
フセット電圧ＶOSでのエラーを減少させるために使用さ
れる。ダイオードチェーン16はＭ個のダイオードを有し
ており、ダイオードチェーン12はＭ＋２Ｎ＋２個のダイ
オードを有している。Ｍは０より大きいかあるいは０に
等しい数であればどのような数であってもよい。Ｍの値
は、トランジスタ26のベースにおける電圧及び、入力ダ
イオードチェーン20と22との間に於ける電圧を決定する
ので、Ｍの値は、入力電流源に有用なヘッドルームの量
を決定するということになる。
ダイオードチェーン18に加え、平方根回路はダイオード
チェーン12及び16を含む。ダイオードチェーン12は、以
下に述べるように、入力電流源が適当に動作するのに、
十分なヘッドルームを与えるのに用いられる。本明細書
で用いられる「ヘッドルーム」は、図に示す入力電流源
上の電圧を表す。例えば、トランジスタ26のベースにお
ける電圧や、図２の入力ダイオードサブチェーン20と22
の間における電圧である。ダイオードチェーン16は以下
に述べるように、差動増幅器24のトランジスタ26及び28
が飽和しないことを確実にし、そして差動増幅器24のオ
フセット電圧ＶOSでのエラーを減少させるために使用さ
れる。ダイオードチェーン16はＭ個のダイオードを有し
ており、ダイオードチェーン12はＭ＋２Ｎ＋２個のダイ
オードを有している。Ｍは０より大きいかあるいは０に
等しい数であればどのような数であってもよい。Ｍの値
は、トランジスタ26のベースにおける電圧及び、入力ダ
イオードチェーン20と22との間に於ける電圧を決定する
ので、Ｍの値は、入力電流源に有用なヘッドルームの量
を決定するということになる。
【００１８】電流は、電圧供給48から抵抗44を通じて、
そしてダイオードチェーン12のダイオードを通じて、グ
ランドへ流れる。ダイオードチェーン12の頂部における
電圧は、（Ｍ＋２Ｎ＋２）・Ｖbeである。Ｖbeというの
は各ダイオードの両端の電圧のことである。上で説明し
たようにＶbeは各ダイオードを通過する電流量で変化す
るのであるが、Ｖbeは電流に対数的に変化するので、Ｖ
beは、以下の分析のための回路中の各ダイオードとほぼ
同様のものであると仮定することが出来る。トランジス
タ42のエミッタにおける電圧は、（Ｍ＋２Ｎ＋１）Ｖbe
である。なぜなら、トランジスタ42のベースエミッタ接
合の両端の電圧降下がＶbeだからである。トランジスタ
26のベースにおける電圧は（Ｍ＋１）Ｖbeである。なぜ
なら、入力ダイオードチェーン14の２Ｎ個のダイオード
各々の両端の電圧は、Ｖbeだからである。このようにダ
イオードチェーン12は、ダイオードチェーン14及び18の
頂部において共通基準電圧をセットし、そして入力ダイ
オードチェーン14の底において、Ｉin1 に関連する入力
電流源が適切に動作するために十分であるヘッドルーム
を残すような電圧を与える。
そしてダイオードチェーン12のダイオードを通じて、グ
ランドへ流れる。ダイオードチェーン12の頂部における
電圧は、（Ｍ＋２Ｎ＋２）・Ｖbeである。Ｖbeというの
は各ダイオードの両端の電圧のことである。上で説明し
たようにＶbeは各ダイオードを通過する電流量で変化す
るのであるが、Ｖbeは電流に対数的に変化するので、Ｖ
beは、以下の分析のための回路中の各ダイオードとほぼ
同様のものであると仮定することが出来る。トランジス
タ42のエミッタにおける電圧は、（Ｍ＋２Ｎ＋１）Ｖbe
である。なぜなら、トランジスタ42のベースエミッタ接
合の両端の電圧降下がＶbeだからである。トランジスタ
26のベースにおける電圧は（Ｍ＋１）Ｖbeである。なぜ
なら、入力ダイオードチェーン14の２Ｎ個のダイオード
各々の両端の電圧は、Ｖbeだからである。このようにダ
イオードチェーン12は、ダイオードチェーン14及び18の
頂部において共通基準電圧をセットし、そして入力ダイ
オードチェーン14の底において、Ｉin1 に関連する入力
電流源が適切に動作するために十分であるヘッドルーム
を残すような電圧を与える。
【００１９】電流器50により、電圧供給48からトランジ
スタ46及びダイオードチェーン16を通じて電流が流れ
る。トランジスタ46のベースにおける電圧は、（Ｍ＋
２）Ｖbeと抵抗34の両端の電圧との和に等しい。なぜな
らダイオードチェーン16中の各ダイオードの両端とトラ
ンジスタ28及び46のベースエミッタ接合の両端の電圧
が、Ｖbeだからである。トランジスタ46のベースはトラ
ンジスタ54及び56のベースに接続されているので、トラ
ンジスタ54のエミッタにおける電圧及びトランジスタ56
のエミッタにおける電圧は、（Ｍ＋１）Ｖbeと抵抗34の
両端の電圧との和に等しい。このようにトランジスタ26
及び28のコレクタにおける電圧は、トランジスタ26及び
28のベースにおける電圧より決して小さいことはないで
あろう。（差動増幅器24により、トランジスタ28のベー
スにおける電圧がトランジスタ26のベースにおける電圧
にほぼ等しくされるということを思い出して欲しい。)
それ故、トランジスタ26及び28はけっして飽和しないで
あろう。さらに、トランジスタ26及び28のコレクタにお
ける電圧は同じであるので、差動増幅器24のオフセット
電圧ＶOSでのエラーが最小限にされるのである。
スタ46及びダイオードチェーン16を通じて電流が流れ
る。トランジスタ46のベースにおける電圧は、（Ｍ＋
２）Ｖbeと抵抗34の両端の電圧との和に等しい。なぜな
らダイオードチェーン16中の各ダイオードの両端とトラ
ンジスタ28及び46のベースエミッタ接合の両端の電圧
が、Ｖbeだからである。トランジスタ46のベースはトラ
ンジスタ54及び56のベースに接続されているので、トラ
ンジスタ54のエミッタにおける電圧及びトランジスタ56
のエミッタにおける電圧は、（Ｍ＋１）Ｖbeと抵抗34の
両端の電圧との和に等しい。このようにトランジスタ26
及び28のコレクタにおける電圧は、トランジスタ26及び
28のベースにおける電圧より決して小さいことはないで
あろう。（差動増幅器24により、トランジスタ28のベー
スにおける電圧がトランジスタ26のベースにおける電圧
にほぼ等しくされるということを思い出して欲しい。)
それ故、トランジスタ26及び28はけっして飽和しないで
あろう。さらに、トランジスタ26及び28のコレクタにお
ける電圧は同じであるので、差動増幅器24のオフセット
電圧ＶOSでのエラーが最小限にされるのである。
【００２０】差動増幅器24はトランジスタ26、28、54及
び56、電流源52及び58、それに補償キャパシタ60を含
む。電流源52は、電圧源48からトランジスタ54を通じて
トランジスタ26のコレクタへ電流を送る。電流源58は、
電流源52によって作られた電流の２倍の電流を作るの
で、トランジスタ26のコレクタ中へ流れる電流と等しい
電流が、トランジスタ28のコレクタ中へ流れ込む。トラ
ンジスタ26を通じて流れる電流とトランジスタ28と通じ
て流れる電流とは等しいので、トランジスタ26のベース
エミッタ電圧降下は、トランジスタ28のベースエミッタ
電圧降下と等しい。このように差動増幅器24は、トラン
ジスタ26のベースにおける電圧にほぼ等しい電圧を、ト
ランジスタ28のベースにおいて引き起こす。差動増幅器
24は、発振効果を可能にするような閉ループ系であるの
で、補償キャパシタ60は差動増幅器24を安定させるため
に使用される。
び56、電流源52及び58、それに補償キャパシタ60を含
む。電流源52は、電圧源48からトランジスタ54を通じて
トランジスタ26のコレクタへ電流を送る。電流源58は、
電流源52によって作られた電流の２倍の電流を作るの
で、トランジスタ26のコレクタ中へ流れる電流と等しい
電流が、トランジスタ28のコレクタ中へ流れ込む。トラ
ンジスタ26を通じて流れる電流とトランジスタ28と通じ
て流れる電流とは等しいので、トランジスタ26のベース
エミッタ電圧降下は、トランジスタ28のベースエミッタ
電圧降下と等しい。このように差動増幅器24は、トラン
ジスタ26のベースにおける電圧にほぼ等しい電圧を、ト
ランジスタ28のベースにおいて引き起こす。差動増幅器
24は、発振効果を可能にするような閉ループ系であるの
で、補償キャパシタ60は差動増幅器24を安定させるため
に使用される。
【００２１】平方根回路の正確さは、入力ダイオードサ
ブチェーン20及び22のダイオードの数Ｎを増加させるこ
とによって、さらに強められる。ＮＶt ・ln〔（Ｉin1
＋Ｉin2 ）／Ｉs 〕＋ＮＶt ・ln（Ｉin1 ／Ｉs）＋Ｖ
OS＝２ＮＶt ・In（ＩO ／Ｉs ）であることを思い出し
てほしい。ここでＶOSは差動増幅器24のオフセット電圧
である。ＶOSが正確に０に等しくない場合、項Ｖ OSはこ
の結果ＩO ＝（（Ｉin1 ＋Ｉin2 ）・Ｉin1 ) 1/2 に、
エラーを引き起こす。しかしながら、Ｎが増加すると、
項ＶOSによって引き起こされるエラーは最小限にされ
る。ダイオードチェーン14及び18のダイオードの最大数
は、電圧供給48によってのみ制限される。このように、
もしＮが十分に大きければ、その回路は高精度のものと
なる。さらに差動増幅器24は、その全体がｎｐｎ型トラ
ンジタからなるので、その平方根回路は入力電流Ｉin1
及びＩin2 における変化に応答して高速になる。
ブチェーン20及び22のダイオードの数Ｎを増加させるこ
とによって、さらに強められる。ＮＶt ・ln〔（Ｉin1
＋Ｉin2 ）／Ｉs 〕＋ＮＶt ・ln（Ｉin1 ／Ｉs）＋Ｖ
OS＝２ＮＶt ・In（ＩO ／Ｉs ）であることを思い出し
てほしい。ここでＶOSは差動増幅器24のオフセット電圧
である。ＶOSが正確に０に等しくない場合、項Ｖ OSはこ
の結果ＩO ＝（（Ｉin1 ＋Ｉin2 ）・Ｉin1 ) 1/2 に、
エラーを引き起こす。しかしながら、Ｎが増加すると、
項ＶOSによって引き起こされるエラーは最小限にされ
る。ダイオードチェーン14及び18のダイオードの最大数
は、電圧供給48によってのみ制限される。このように、
もしＮが十分に大きければ、その回路は高精度のものと
なる。さらに差動増幅器24は、その全体がｎｐｎ型トラ
ンジタからなるので、その平方根回路は入力電流Ｉin1
及びＩin2 における変化に応答して高速になる。
【００２２】図３には入力ダイオードチェーン14の代替
形態が示されている。入力ダイオードサブチェーン20の
底は、入力ダイオードサブチェーン22の頂部に直接的に
接続されているというよりはむしろトランジスタ62のベ
ースに接続されている。ダイオードサブチェーン22の頂
部はトランジスタ62のエミッタに接続されている。トラ
ンジスタ62のコレクタはトランジスタ42のエミッタに接
続されている。トランジスタ26及び62への小さなベース
電流を無視すれば、入力サブチェーン20を通じる電流は
Ｉin1 に等しく、入力サブチェーン22を通じる電流はＩ
in2 に等しい。電流Ｉin2 が、１つのダイオード電圧降
下として機能するトランジスタ62のベースエミッタ接合
を通過するので、入力ダイオードサブチェーン22には、
Ｎ個というよりはむしろＮ−１個のダイオードが存在す
る、ということに気をつけてもらいたい。ダイオードチ
ェーン14がこの形態を有するものでは、ダイオードチェ
ーン18を通過する電流ＩO は（Ｉin1 ・Ｉin2 ）1/2 に
等しい。
形態が示されている。入力ダイオードサブチェーン20の
底は、入力ダイオードサブチェーン22の頂部に直接的に
接続されているというよりはむしろトランジスタ62のベ
ースに接続されている。ダイオードサブチェーン22の頂
部はトランジスタ62のエミッタに接続されている。トラ
ンジスタ62のコレクタはトランジスタ42のエミッタに接
続されている。トランジスタ26及び62への小さなベース
電流を無視すれば、入力サブチェーン20を通じる電流は
Ｉin1 に等しく、入力サブチェーン22を通じる電流はＩ
in2 に等しい。電流Ｉin2 が、１つのダイオード電圧降
下として機能するトランジスタ62のベースエミッタ接合
を通過するので、入力ダイオードサブチェーン22には、
Ｎ個というよりはむしろＮ−１個のダイオードが存在す
る、ということに気をつけてもらいたい。ダイオードチ
ェーン14がこの形態を有するものでは、ダイオードチェ
ーン18を通過する電流ＩO は（Ｉin1 ・Ｉin2 ）1/2 に
等しい。
【００２３】図４には出力ダイオードチェーン18の代替
形態が示されている。この代替形態は、積や比の指数関
数に比例する出力結果を生じるものであり、ここでは指
数関数は平方根関数である必要はない。出力ダイオード
チェーン18は、サブチェーン64及びサブチェーン66を含
む。ダイオードサブチェーン64の頂部は、トランジスタ
42のエミッタとつながっている。ダイオードサブチェー
ン64の底はトランジスタ68のベースとつながっている。
トランジスタ68のコレクタはトランジスタ42のエミッタ
とつながっており、そしてトランジスタ68のベースエミ
ッタ接合はダイオードサブチェーン66において、第１の
ダイオード降下を形成する。サブチェーン66の底は差動
増幅器24のトランジスタ28のベースとつながっている。
形態が示されている。この代替形態は、積や比の指数関
数に比例する出力結果を生じるものであり、ここでは指
数関数は平方根関数である必要はない。出力ダイオード
チェーン18は、サブチェーン64及びサブチェーン66を含
む。ダイオードサブチェーン64の頂部は、トランジスタ
42のエミッタとつながっている。ダイオードサブチェー
ン64の底はトランジスタ68のベースとつながっている。
トランジスタ68のコレクタはトランジスタ42のエミッタ
とつながっており、そしてトランジスタ68のベースエミ
ッタ接合はダイオードサブチェーン66において、第１の
ダイオード降下を形成する。サブチェーン66の底は差動
増幅器24のトランジスタ28のベースとつながっている。
【００２４】入力電流Ｉin3 はダイオードサブチェーン
64を通じて進む。ダイオードサブチェーン64の各ダイオ
ードの電圧は、Ｖt ・ln（Ｉin3 ／Ｉs64 ）であり、Ｉ
s64 はサブチェーン64の各ダイオードの飽和電流のこと
である。同様に、ダイオードサブチェーン66の各ダイオ
ードの電圧は、Ｖt ・ln（ＩO ／Ｉs66 ）であり、Ｉ
s66 はサブチェーン66の各ダイオードの飽和電流のこと
である。ダイオードサブチェーン20がダイオードＡを持
ち、ダイオードサブチェーン22がダイオードＢを持ち、
ダイオードサブチェーン64がダイオードＣを持ち、ダイ
オードサブチェーン66がダイオードＤを持っている場
合、ＡＶt ・ln（Ｉin2 ／Ｉs20 ）＋ＢＶt ・ln（Ｉ
in1 ／Ｉs22 ）＝ＣＶt ・ln（Ｉin3 ／Ｉs64 ）＋ＤＶ
t ・ln（ＩO ／Ｉs66 ）これより、（Ｉin2 ）A （Ｉ
in1 ）B ／（Ｉs20 ）A （Ｉs22 ）B ＝（Ｉin3 ）
C （ＩO ）D ／（Ｉs64 ）C （Ｉs66 ）D となる。故
に、ＩO ＝〔（Ｉs64 ）C （Ｉs66 ）D ／（Ｉs20 ）A
（Ｉs22 ）B 〕〔（Ｉ in2 ）A （Ｉin1 ）B ／
（Ｉin3 ）C 〕1/D となる。飽和電流は一定なので、Ｉ
O ＝ｋ〔（Ｉin2 ）A （Ｉin1 ）B ／（Ｉin3 ）C 〕
1/D となる。ここでｋは定数である。図４の回路は電流
ＩO を作る。この電流ＩO は入力電流の積あるいは比の
指数関数に比例する。指数関数（平方根、３乗根等）の
特性は、Ａ、Ｂ、Ｃ、Ｄの値に因る。図３は、Ｉin3 ＝
３、Ｃ＝０、２Ａ＝２Ｂ＝ＤそしてＩO ＝ｋ（Ｉin1 ・
Ｉin2 ）1/2 となっている図４の特別の場合であるとい
うことに気を付けてもらいたい。
64を通じて進む。ダイオードサブチェーン64の各ダイオ
ードの電圧は、Ｖt ・ln（Ｉin3 ／Ｉs64 ）であり、Ｉ
s64 はサブチェーン64の各ダイオードの飽和電流のこと
である。同様に、ダイオードサブチェーン66の各ダイオ
ードの電圧は、Ｖt ・ln（ＩO ／Ｉs66 ）であり、Ｉ
s66 はサブチェーン66の各ダイオードの飽和電流のこと
である。ダイオードサブチェーン20がダイオードＡを持
ち、ダイオードサブチェーン22がダイオードＢを持ち、
ダイオードサブチェーン64がダイオードＣを持ち、ダイ
オードサブチェーン66がダイオードＤを持っている場
合、ＡＶt ・ln（Ｉin2 ／Ｉs20 ）＋ＢＶt ・ln（Ｉ
in1 ／Ｉs22 ）＝ＣＶt ・ln（Ｉin3 ／Ｉs64 ）＋ＤＶ
t ・ln（ＩO ／Ｉs66 ）これより、（Ｉin2 ）A （Ｉ
in1 ）B ／（Ｉs20 ）A （Ｉs22 ）B ＝（Ｉin3 ）
C （ＩO ）D ／（Ｉs64 ）C （Ｉs66 ）D となる。故
に、ＩO ＝〔（Ｉs64 ）C （Ｉs66 ）D ／（Ｉs20 ）A
（Ｉs22 ）B 〕〔（Ｉ in2 ）A （Ｉin1 ）B ／
（Ｉin3 ）C 〕1/D となる。飽和電流は一定なので、Ｉ
O ＝ｋ〔（Ｉin2 ）A （Ｉin1 ）B ／（Ｉin3 ）C 〕
1/D となる。ここでｋは定数である。図４の回路は電流
ＩO を作る。この電流ＩO は入力電流の積あるいは比の
指数関数に比例する。指数関数（平方根、３乗根等）の
特性は、Ａ、Ｂ、Ｃ、Ｄの値に因る。図３は、Ｉin3 ＝
３、Ｃ＝０、２Ａ＝２Ｂ＝ＤそしてＩO ＝ｋ（Ｉin1 ・
Ｉin2 ）1/2 となっている図４の特別の場合であるとい
うことに気を付けてもらいたい。
【図１】２つの入力電流の積の平方根に等しい出力電流
を作るような従来の回路の回路図。
を作るような従来の回路の回路図。
【図２】第１の入力電流と、第１の入力電流及び第２の
入力電流の総計との積の平方根に比例する出力電流を作
るような本発明による回路図。
入力電流の総計との積の平方根に比例する出力電流を作
るような本発明による回路図。
【図３】２つの入力電流の積の平方根に比例する出力電
流を作るような本発明による回路図。
流を作るような本発明による回路図。
【図４】入力電流の積あるいは比の指数関数に比例する
出力電流を作るような本発明による回路図。
出力電流を作るような本発明による回路図。
106 電圧源 12 ダイオードチェーン 48 電圧供給 20 ダイオードサブチェーン 22 ダイオードサブチェーン 14 ダイオードチェーン 16 ダイオードチェーン 18 ダイオードチェーン 64 ダイオードサブチェーン 66 ダイオードサブチェーン
Claims (20)
- 【請求項１】 入力電流の指数関数を表すような電流を
発生するための回路において、 入力ダイオードチェーン、 出力ダイオードチェーン、 電圧駆動回路を備え、 前記入力ダイオードチェーンにおいて、前記入力ダイオ
ードチェーンの各ダイオードは、それを通過するような
入力電流を有し、前記入力ダイオードチェーンの両端に
第１の電圧降下を作り出し、 前記電圧駆動回路は、前記出力ダイオードチェーンの両
端に、前記第１の電圧降下と所定関係を有する第２の電
圧降下を生じ、前記第２の電圧降下は前記出力ダイオー
ドチェーンを通じる電流を生じ、 前記出力ダイオードチェーンを通じる前記電流は、前記
入力電流の指数関数を表すことを特徴とするような回
路。 - 【請求項２】 請求項１記載の回路において、前記入力
ダイオードチェーンの各ダイオードは入力電流源と直列
に結合されており、前記入力電流源は前記ダイオードを
通じる前記入力電流を作り出し、前記入力電流源は、前
記ダイオードのカソードの下方から、前記ダイオードを
通じて前記入力電流を引き出すような回路。 - 【請求項３】 請求項１記載の回路において、 前記電圧駆動回路は、第１及び第２ｎｐｎトランジスタ
を有するような差動増幅器であり、 前記差動増幅器は、前記第２トランジスタのベースにお
ける電圧を前記第１トランジスタのベースにおける電圧
に等しくさせるよう形成されているような回路。 - 【請求項４】 請求項３記載の回路において、 前記差動増幅器の前記第１トランジスタのベースは、前
記入力ダイオードチェーンの最も底のダイオードのカソ
ードに結合されており、 前記差動増幅器の前記第２トランジスタのベースは、前
記出力ダイオードチェーンの最も底のダイオードのカソ
ードに結合されている回路。 - 【請求項５】 請求項４記載の回路において、前記入力
ダイオードチェーンの最も上のダイオードのアノード
は、前記出力ダイオードチェーンの最も上のダイオード
のアノードに結合されている回路。 - 【請求項６】 請求項３記載の回路において更に、前記
差動増幅器の前記第１のトランジスタのコレクタにおけ
る電圧及び前記差動増幅器の前記第２のトランジスタの
コレクタにおける電圧を、第３のダイオードチェーンの
端における電圧に関係させための回路を備えており、前
記第３のダイオードチェーンの各ダイオードはそれ自身
の両端にダイオード電圧降下を有し、前記差動増幅器の
前記第１トランジスタのコレクタにおける電圧及び前記
差動増幅器の前記第２トランジスタのコレクタにおける
電圧が、前記第１トランジスタ及び前記第２トランジス
タが飽和しないよう十分に高くなるように、前記第３の
ダイオードチェーンのダイオードの数が予め選択されて
いる回路。 - 【請求項７】 請求項１記載の回路において、前記入力
ダイオードチェーンのダイオードの数及び前記出力ダイ
オードチェーンのダイオードの数は、前記電圧駆動回路
のオフセット電圧によるエラーを十分に小さくするよう
に予め選択されている回路。 - 【請求項８】 入力電流の指数関数を表すような電流を
発生するための回路において、 入力ダイオードチェーン、 出力ダイオードチェーンを備え、 前記入力ダイオードチェーンは、それ自身の両端に第１
の電圧降下を有し、前記入力ダイオードチェーンの各ダ
イオードは、それを通じる入力電流を有し、この入力電
流は、前記ダイオードのカソードの下方で前記ダイオー
ドと直列に結合された入力電流源によって作られてお
り、 前記出力ダイオードチェーンは、前記第１の電圧降下と
所定関係にあるようなそれ自身の両端に第２の電圧降下
を有し、前記第２の電圧降下は前記出力ダイオードチェ
ーンを通じる電流を生じ、 前記出力ダイオードチェーンを通じる前記電流は、前記
入力電流の指数関数を表すことを特徴とする回路。 - 【請求項９】 請求項２あるいは８の回路において更
に、前記ダイオードのカソードの下方から前記ダイオー
ドを通じて前記入力電流を引き出すような前記入力電流
源のため、十分なヘッドルームを与えるよう、前記入力
ダイオードチェーンの各ダイオードのカソードにおける
電圧が十分に高くなることを確実にするような電圧基準
回路を備える回路。 - 【請求項１０】 請求項９記載の回路において、 前記電圧基準回路は第４のダイオードチェーンを備え、 前記第４のダイオードチェーンの各ダイオード及び前記
入力ダイオードチェーンの各ダイオードの両端の電圧
は、ダイオード電圧降下に等しく、 前記第４のダイオードチェーンの一端は第１の基準電圧
に結合されており、 前記第４のダイオードチェーンのダイオードの数は、前
記入力ダイオードチェーンの最も上のダイオードのアノ
ードにおける第２の基準電圧を与えるよう、予め選択さ
れており、 前記第２の基準電圧は、前記入力電流源にとって十分な
ヘッドルームを確実にするよう十分に高い回路。 - 【請求項１１】 請求項１あるいは８記載の回路におい
て更に、複数のトランジスタを備え、各トランジスタは
他のトランジスタのベースに結合されたベースを有し、
前記複数のトランジスタの第１のトランジスタは、前記
出力ダイオードチェーンを通じる前記電流が前記第１の
トランジスタを通じるよう、前記出力ダイオードチェー
ンに結合されたコレクタを有しており、前記第１のトラ
ンジスタ以外の各トランジスタは、出力電流が流れ込む
コレクタを有しており、前記出力電流は前記出力ダイオ
ードチェーンを通じる前記電流に比例している回路。 - 【請求項１２】 請求項１あるいは８記載の回路におい
て、 前記入力ダイオードチェーンは第１及び第２入力サブチ
ェーンを備え、 第１入力電流源は、前記第１及び第２サブチェーンを通
じるような第１入力電流を生じ、 第２入力電流源は、前記第２サブチェーンだけを通じる
ような第２入力電流を生じ、 前記入力ダイオードチェーンの前記第１及び第２入力サ
ブチェーンはそれぞれ、前記出力ダイオードチェーンの
ダイオードの半数のダイオードを有するので、前記出力
ダイオードチェーンを通じる前記電流は、前記第１入力
電流と前記第１及び第２入力電流の総計との積の平方根
に等しい回路。 - 【請求項１３】 請求項１あるいは８記載の回路におい
て、 前記入力ダイオードチェーンは第１及び第２入力サブチ
ェーンを備え、 第１入力電流源は、前記第１サブチェーンだけを通じる
ような第１入力電流を生じ、 第２入力電流源は、前記第２サブチェーンだけを通じる
ような第２入力電流を生じ、 前記入力ダイオードチェーンの前記第１及び第２入力サ
ブチェーンはそれぞれ、前記出力ダイオードチェーンの
ダイオードの半数のダイオードを有するので、前記出力
ダイオードチェーンを通じる前記電流は、前記第１入力
電流と前記第２入力電流の積の平方根に等しい回路。 - 【請求項１４】 請求項１あるいは８記載の回路におい
て、 前記出力ダイオードチェーンは第１及び第２サブチェー
ンを備え、 前記第１サブチェーンはそれを通じる電流を有してお
り、前記第１サブチェーンを通じる前記電流は前記第１
サブチェーンの両端に電圧を生じ、 前記第２サブチェーンは前記第１のサブチェーンの両端
の前記電圧と所定の関係を有する電圧をそれ自身の両端
に有しており、前記出力電圧は前記第２サブチェーンを
通じる出力電流を生じ、 前記第２サブチェーンを通じる前記出力電流によって前
記入力電流の所定の指数関数が表されるよう、前記第１
及び第２サブチェーンはそれぞれ、前記入力ダイオード
チェーンのダイオード数に関係して予め選択された数の
ダイオードを有する回路。 - 【請求項１５】 複数の入力電流の指数関数を表すよう
な電流を発生するための回路において、 入力ダイオードチェーン、 出力ダイオードチェーン、 電圧駆動回路を備え、 前記入力ダイオードチェーンは、等しい数のダイオード
を有するような複数のサブチェーンを備えており、各サ
ブチェーンはそれを通じる入力電流を有しており、前記
入力電流は、前記サブチェーンのダイオードのカソード
の下方で前記サブチェーンと直列に結合されている入力
電流源によって作り出され、 前記出力ダイオードチェーンは、前記入力ダイオードチ
ェーンのダイオードの数に等しい数のダイオードを有し
ており、前記出力ダイオードチェーンの第１端における
電圧が、前記入力ダイオードチェーンの第１端における
電圧に等しくなるよう形成されており、 前記電圧駆動回路は、前記入力ダイオードチェーンの第
２端における電圧に等しい電圧を、前記入力ダイオード
チェーンの第２端において生じさせ、前記出力ダイオー
ドチェーンを通じる電流を生じるような電圧降下を前記
出力ダイオードチェーンの両端に作り、 前記出力ダイオードチェーンを通じる前記電流は、前記
第１及び第２入力電流の関数の平方根に等しい回路。 - 【請求項１６】 ２つの入力電流の関数の平方根を表す
電流を発生するような回路において、 入力ダイオードチェーン、 出力ダイオードチェーン、 差動増幅器回路を備え、 前記入力ダイオードチェーンは、等しい数のダイオード
を有する第１及び第２入力サブチェーンを備えており、
前記第１入力サブチェーンは、それを通じる少なくとも
第１の入力電流を有し、前記第２入力サブチェーンは、
それを通じる少なくとも第２の入力電流を有し、前記第
１入力電流は、前記第１入力サブチェーンのダイオード
のカソードの下方で前記第１入力サブチェーンと直列に
結合さているような第１の入力電流源によって作られ、
前記第２入力電流は、前記第２入力サブチェーンのダイ
オードのカソードの下方で前記第２入力サブチェーンと
直列に結合さているような第２の入力電流源によって作
られており、 前記出力ダイオードチェーンは、前記第１及び第２入力
サブチェーンの各々におけるダイオードの数の２倍を有
しており、前記出力ダイオードチェーンの第１端におけ
る電圧が前記入力ダイオードチェーンの第１端における
電圧に等しくなるように形成されており、 前記差動増幅器回路は、前記入力ダイオードチェーンの
第２端における電圧に等しい電圧を、前記出力ダイオー
ドチェーンの第２端において生じ、前記出力ダイオード
チェーンを通じる電流を生じるような電圧降下を前記出
力ダイオードチェーンの両端に作り、 前記出力ダイオードチェーンを通じる前記電流は、前記
第１及び第２入力電流の関数の平方根に等しい回路。 - 【請求項１７】 入力電流の指数関数を表すような電流
を発生する方法において、 第１の電圧降下が入力ダイオードチェーンの両端に作ら
れるように、前記入力ダイオードチェーンの各ダイオー
ドに入力電流を通過させ、 前記第１の電圧降下と所定関係を有し、前記出力ダイオ
ードチェーンを通じる電流を生じさせるような第２の電
圧降下を、出力ダイオードチェーンの両端に生じさせ、 前記出力ダイオードチェーンを通じる前記電流が、前記
入力電流の指数関数を表していることを特徴とする方
法。 - 【請求項１８】 請求項１７記載の方法において、前記
入力ダイオードチェーンの各ダイオードに前記入力電流
を通過させる段階は、前記入力ダイオードチェーンの各
ダイオードを入力電流源に結合することを備えており、
前記入力電流源は、前記ダイオードを通過する前記入力
電流を作り、前記ダイオードのカソードの下方から前記
ダイオードを通じて前記入力電流を引き出すような方
法。 - 【請求項１９】 請求項１７記載の回路において、前記
出力ダイオードチェーンの両端に前記第２の電圧降下を
生じる前記段階は、差動増幅器の第２のトランジスタの
ベースにおける電圧を、差動増幅器の第１のトランジス
タのベースにおける電圧に等しくさせることを備える方
法。 - 【請求項２０】 請求項１９記載の方法において、 前記差動増幅器の第１のトランジスタのベースは、前記
入力ダイオードチェーンの最も底のダイオードのカソー
ドに結合されており、 前記差動増幅器の第２のトランジスタのベースは、前記
出力ダイオードチェーンの最も底のダイオードのカソー
ドに結合されており、 前記入力ダイオードチェーンの最も上のダイオードのア
ノードは、前記出力ダイオードチェーンの最も上のダイ
オードのアノードに結合されている方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US485089 | 1983-04-14 | ||
| US07/485,059 US5065053A (en) | 1990-02-26 | 1990-02-26 | Exponential function circuitry |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561994A true JPH0561994A (ja) | 1993-03-12 |
Family
ID=23926786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3029979A Pending JPH0561994A (ja) | 1990-02-26 | 1991-02-25 | 指数関数回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5065053A (ja) |
| EP (1) | EP0444361B1 (ja) |
| JP (1) | JPH0561994A (ja) |
| CA (1) | CA2035296A1 (ja) |
| DE (1) | DE69033030T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014157155A (ja) * | 2013-02-18 | 2014-08-28 | Lsis Co Ltd | Ｒｍｓ検出器及びそれを適用した回路遮断器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200655A (en) * | 1991-06-03 | 1993-04-06 | Motorola, Inc. | Temperature-independent exponential converter |
| JP2890381B2 (ja) * | 1991-12-28 | 1999-05-10 | シャープ株式会社 | 対数圧縮回路 |
| US5391947A (en) * | 1992-08-10 | 1995-02-21 | International Business Machines Corporation | Voltage ratio to current circuit |
| DE4300591A1 (de) * | 1993-01-13 | 1994-07-14 | Telefunken Microelectron | Schaltungsanordnung |
| US5331289A (en) * | 1993-02-08 | 1994-07-19 | Tektronix, Inc. | Translinear fT multiplier |
| US5428611A (en) * | 1993-05-28 | 1995-06-27 | Digital Equipment Corporation | Strong framing protocol for HDLC and other run-length codes |
| DE10106388C2 (de) | 2001-02-12 | 2002-12-12 | Infineon Technologies Ag | Schaltungsanordnung zur Bereitstellung einer exponentiellen Vorverzerrung für einen einstellbaren Verstärker |
| US7387198B2 (en) * | 2003-05-07 | 2008-06-17 | Vibra-Dyn, Llc | Balanced flat stroke bi-directional conveyor |
| US7546332B2 (en) * | 2004-11-09 | 2009-06-09 | Theta Microelectronics, Inc. | Apparatus and methods for implementation of mathematical functions |
| KR100730609B1 (ko) * | 2005-02-01 | 2007-06-21 | 삼성전자주식회사 | 지수 함수 발생 장치 |
| TWI345199B (en) * | 2006-11-03 | 2011-07-11 | Chimei Innolux Corp | Power switch circuit and liquid crystal display using the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3089968A (en) * | 1961-06-22 | 1963-05-14 | Gen Precision Inc | Non-linear amplifier |
| US3197626A (en) * | 1962-01-08 | 1965-07-27 | Chrysler Corp | Logarithmic multiplier-divider |
| US3417263A (en) * | 1965-03-18 | 1968-12-17 | Ansitron Inc | Logarithmic amplifier |
| US3413456A (en) * | 1965-07-20 | 1968-11-26 | Solartron Electronic Group | Quarter square multiplier |
| US3584232A (en) * | 1969-01-21 | 1971-06-08 | Bell Telephone Labor Inc | Precision logarithmic converter |
| US3599013A (en) * | 1969-02-07 | 1971-08-10 | Bendix Corp | Squaring and square-root-extracting circuits |
| US3668440A (en) * | 1970-10-16 | 1972-06-06 | Motorola Inc | Temperature stable monolithic multiplier circuit |
| US3986048A (en) * | 1973-08-10 | 1976-10-12 | Sony Corporation | Non-linear amplifier |
| US4430626A (en) * | 1979-11-28 | 1984-02-07 | Dbx, Inc. | Networks for the log domain |
| JPS57164609A (en) * | 1981-04-02 | 1982-10-09 | Sony Corp | Level detecting circuit |
| DE3124289A1 (de) * | 1981-06-19 | 1983-01-05 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur erzeugung einer von einer wechselspannung abhaengigen steuergleichspannung |
| DE3534808A1 (de) * | 1985-09-30 | 1987-04-02 | Leitz Ernst Gmbh | Schaltungsanordnung zur verringerung der einschwingzeit |
-
1990
- 1990-02-26 US US07/485,059 patent/US5065053A/en not_active Expired - Lifetime
- 1990-12-27 DE DE69033030T patent/DE69033030T2/de not_active Expired - Fee Related
- 1990-12-27 EP EP90314331A patent/EP0444361B1/en not_active Expired - Lifetime
-
1991
- 1991-01-30 CA CA002035296A patent/CA2035296A1/en not_active Abandoned
- 1991-02-25 JP JP3029979A patent/JPH0561994A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014157155A (ja) * | 2013-02-18 | 2014-08-28 | Lsis Co Ltd | Ｒｍｓ検出器及びそれを適用した回路遮断器 |
| US9194891B2 (en) | 2013-02-18 | 2015-11-24 | Lsis Co., Ltd. | Root mean square detector and circuit breaker using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69033030T2 (de) | 1999-11-11 |
| EP0444361A3 (en) | 1991-12-18 |
| EP0444361B1 (en) | 1999-03-31 |
| EP0444361A2 (en) | 1991-09-04 |
| DE69033030D1 (de) | 1999-05-06 |
| CA2035296A1 (en) | 1991-08-27 |
| US5065053A (en) | 1991-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3500220A (en) | Sense amplifier adapted for monolithic fabrication | |
| US3848139A (en) | High-gain comparator circuit | |
| JP2606599B2 (ja) | 対数増幅回路 | |
| JPH0561994A (ja) | 指数関数回路 | |
| US4119869A (en) | Constant current circuit | |
| US4760286A (en) | Comparator with input offset current elimination | |
| US5963062A (en) | Window comparator | |
| US3867685A (en) | Fractional current supply | |
| US3909628A (en) | Voltage-to-current converter and function generator | |
| US3979688A (en) | Transistor amplifier of the Darlington type with internal bias providing low offset voltage and offset current drift | |
| KR920009548B1 (ko) | 전류원 장치 | |
| US4047119A (en) | Transistor differential amplifier circuit | |
| US4928073A (en) | DC amplifier | |
| US5668750A (en) | Bipolar multiplier with wide input voltage range using multitail cell | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JP2797470B2 (ja) | アナログ乗算器 | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JP3022594B2 (ja) | 調整可能な遅延を有する遅延回路 | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| JPS59127412A (ja) | 対数圧縮増幅回路 | |
| JP2606379B2 (ja) | 電圧―電流変換回路 | |
| JPH1074230A (ja) | 電流乗算・割算回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPH0680997B2 (ja) | 掛算回路 |