JPS61214808A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、 一基準電位に結合された負荷に接続するための第１端子
に結合されたエミッタと、第１の半導体接合を経て第１
電源電圧供給用の第２端子に結合されたコレクタを有す
る第１トランジスタと、−前記第１トランジスタのコレ
クタ−エミッタ通路と直列に接続されたコレクタ−エミ
ッタ通路を有すると共に前記第１電源電圧より高い第２
電源電圧供給用の第３端子に結合されたコレクタを有す
る第２トランジスタと、 一前記第１トランジスタのベースと前記第２トランジス
タのベースとの間に配置されたダイオード回路であって
少なくとも前記第１トランジスタのベース−エミッタ接
合と同一の導通方向に配置された第２の半導体接合及び
第３の半導体接合と、前記第２トランジスタのベース−
エミッタ接合と同一の導通方向に配置された第４の半導
体接合との直列接続を含む回路と、−前記第１トランジ
スタと前記第２トランジスタのベースに結合された人力
信号受信用入力端子と を少なくとも具える増幅回路に関するものである。

本発明は斯る増幅回路を具えるプッシュプル増幅器にも
関するものである。

斯るＧ級増幅回路はオーディオ信号用の出力増幅器とし
て使用することができる。Ｇ級増軸器とは、電源電圧が
入力信号の増大に応じて段階的に増大する増幅器を意味
するものと理解されたい。

この結果、増幅器の効率が高くなる。

斯る増幅回路は米国特許第３９６１２８０号明細書に開
示されている。この既知の増幅回路では人力信号はエミ
ッタホロワとして接続配置された第３トランジスタを経
て第１トランジスタ及び第２トランジスタのベースに供
給される。低い入力電圧に対しては第２トランジスタが
カットオフして第１トランジスタが第１電源電圧に接続
される。入力電圧が第１電源電圧より高くなると、第２
トランジスタがターンオンして第１電源電圧が切離され
、第１トランジスタが第２電源電圧に結合される。

第２トランジスタが導通しないとき、このトランジスタ
のベース−エミッタ接合間の電圧は最大で第１電源電圧
に略々等しくなる。この電圧によるこのベース−エミッ
タ接合の降伏を阻止するために、第２トランジスタのベ
ースラインに１個のダイオードが配置される。第２トラ
ンジスタがまだ完全に導通してないときに第１トランジ
スタが基底状態になるのを阻止するために第１トランジ
スタのベースラインに２個の直列接続ダイオードが配置
される。

しかし、この増幅回路は出力電圧振幅が制限され、従っ
て効率が制限される欠点がある。この既知の回路では、
人力信号を第１及び第２トランジスタのベースに、第１
及び第２トランジスタと同一導電型の、エミッタホロワ
として接続配置した第３トランジスタを経て供給する。

最大出力電圧において、第３トランジスタのベース電圧
が第２電源電圧に略々等しくなる。このとき出力端子の
電圧は第２電源電圧から第１トランジスタ及び第３トラ
ンジスタのベース−エミッタ電圧と、第１トランジスタ
のベースライン内の２個のダイオードのダイオード電圧
との和を差し引いた値になる。

本発明の目的は上述した既知のＧ級増幅回路を一層高い
出力電圧増幅が得られるように、従って一層高い効率が
得られるように改善することにある。本発明は頭書に記
載した種類の増幅回路において、前記第３端子を前記第
３半導体接合と第４゛半導体接合との接続点に、第１抵
抗と第２電流源との直列接続を経て結合し、且つ前記第
１端子と、前記第１抵抗の前記第３端子に接続されてな
い側の端子との間にコンデンサを配置したことを特徴と
する。この本発明増幅回路によれば、回路の出力端子を
略々第２電源電圧まで駆動することができるため、既知
の装置に較べて著しく高い効率が得られる。

米国特許第４００１７０７号明細書に本発明増幅回路の
回路配置にいくつかの点で類似する回路構成を有するＧ
級増幅回路が開示されているが、その動作は本願発明の
ものとは相違する。この既知の増幅器では第１トランジ
スタと第２トランジスタのベース間にダイオードを配置
せず、その代わりに高い抵抗値を有する抵抗を挿入して
いる。しかし、この抵抗は第２トランジスタが飽和状態
に駆動された後に第１トランジスタが飽和するのを阻止
する。そしてこの抵抗両端間の電圧降下が装置の出力電
圧振幅を著しく制限する。

本発明の好適例においては、前記第１トランジスタと前
記第２トランジスタの各々をダーリントン対で構成し、
且つ前記第３半導体接合と前記第４半導体接合との接続
点と前記第１トランジスタのベースとの間に第５半導体
接合を前記第２半導体接合及び第３半導体接合と直列に
配置し、この第５半導体接合を前記第２半導体接合及び
第３半導体接合と同一の方向に接続した構成とする。

本発明の他の例においては、エミッタホロワとして接続
配置された第３トランジスタを具え、この第３トランジ
スタのエミッタを第１トランジスタ及び第２トランジス
タのベースに結合すると共にこの第３トランジスタのベ
ースに人力信号を供給するようにする。第２トランジス
タがターンオンすると、装置の入力抵抗値が略々半分に
なり、スイッチング歪みが生ずる。第１トランジスタと
第２トランジスタをエミッタホロワを介して駆動すると
装置の入力抵抗値が増大し、スイッチング歪みが減少す
る。本例にふいては、更に、前記第３トランジスタは第
１トランジスタ及び第２トランジスタと反対の導電型と
し、且つそのエミッタを第２電流源を経て前記第１抵抗
の第３端子に接続されてない側の端子に結合することが
できる。

本発明の増幅回路においては第１電流源により第２半導
体接合及び第３半導体接合を導通状態に駆動するので、
前記エミッタホロワトランジスタを第１トランジスタ及
び第２トランジスタと反対の導電型にすることができる
。

第１抵抗の第３端子に接続されてない側の端子電圧は入
力電圧とともに変化するので、本発明の他の例では第１
電流源と第２電流源をそれぞれ第２抵抗及び第３抵抗と
置換することができる。

本発明増幅回路はプッシュプル増幅器に用いるのに極め
て好適であり、このプッシュプル増幅器は上述の第１の
増幅回路と、該増幅回路と相補形の第２の増幅回路とを
具え、第１増幅回路と第２増幅回路の相補第１トランジ
スタのエミッタを共通の負荷を接続するための共通の第
１端子に接続し、第１増幅回路の第２端子と第３端子に
それぞれ正の第１電源電圧及び正の第２電源電圧を供給
すると共に第２増幅回路の第２端子及び第３端子にそれ
ぞれ負の第１電源電圧及び負の第２電源電圧を供給する
よう構成する。第１及び第２増幅回路の各々を各々の第
１及び第２トランジスタと反対導電型であってエミッタ
ホロワとして接続配置された各別の第３トランジスタで
駆動する場合には、第１増幅回路及び第２増幅回路の各
々の第３トランジスタのエミッタを各々の第１トランジ
スタのベースに直接接続すると共に、両者の相補第３ト
ランジスタのコレクタを共通の第１端子に結合すること
ができる。このように第１及び第２増幅回路の第３トラ
ンジスタのエミッタを各々の第１トランジスタのベース
に直接接続すると、プッシュプル増幅器のＡＢ級動作を
得るのに第１及び第２増幅回路の第３トランジスタのベ
ース間に２個のタイオードが必要とされるだけとなる。

これにより斯る動作のために必要とされるダイオードの
数が既知のプッシュプル増幅器と比較して著しく減少す
る。

本発明のプッシュプル増幅器の他の例にふいては、第１
及び第２増幅回路の相補第１トランジスタのベース間に
別のトランジスタのコレクタ−エミッタ通路を配置する
と共に、該トランジスタのベース及びエミッタ間に別の
第１抵抗を、ベース及びコレクタ間に別の第２抵抗を接
続した構成とする。この別のトランジスタは別の第１及
び第２抵抗と相まって、前記第３トランジスタのベース
間のＡＢ級動作を得るためのダイオードの代わりをする
擬似ツェナーダイオードを構成する。この結果、零入力
電流の設定の温度依存が著しく低減される。本例では第
１及び第２増幅回路の一方の第１トランジスタのベース
を当該第１トランジスタと反対導電型であって、エミッ
タホロワとじて接続配置された別の第２トランジスタの
エミッタに接続し、この別の第２トランジスタのエミッ
タを当該一方の増幅回路の前記第１抵抗の、第３端子に
接続されてない側の端子に別の第１電流源を経て接続す
ると共に、この別の第２トランジスタに接続されてない
他方の増幅回路の第１トランジスタのベースを当該他方
の増幅回路の前記第１抵抗の、第３端子に接続されてな
い側の端子に第２の別の電流源を経て接続した構成とす
る場合には一方の第３トランジスタを省略することがで
きる。

図面につき本発明を説明する。

第１図は本発明増幅回路の基本回路図である。

本回路は負荷ＲＬを接続する出力端子２に接続されたエ
ミッタを有する第１ＮＰＮ）ランジスタＴ１を具える。

このトランジスタＴ、のコレクタをダイオードＤＩを経
て第１電源電圧ｖｌの供給端子４に接続する。このトラ
ンジスタＴ、のコレクタ−エミッタ通路と直列に第２Ｎ
ＰＮ　　）ランジスタＴ２のコレクタ−エミッタ通路を
接続し、このトランジスタＴ２のコレクタを第１電源電
圧ｖＩより高い第２電源電圧ｖ２の供給端子１０に接続
する。トランジスタＴ、のベースとトランジスタＴ２の
ベースとの間にダイオード０□ｒ　Ｄ’ｌ及び口、の直
列接続を配置し、ダイオードＤ２及ヒＤ３をトランジス
タＴ１のベース−エミッタ接合と同一の導通方向に接続
すると共にダイオードＤ４をトランジスタＴ２のベース
−エミッタ接合と同一の導通方向に接続する。電源電圧
ｖ２の供給端子１０ヲ抵抗Ｒ，とＰＮＰ　　ｌ−ランジ
スタＴ、のエミッターコレクタ通路の直列接続を経てダ
イオードＤ３とダイオードＤ、の接続点４に接続する。

このトランジスタＴ４のベースを基準電圧Ｖｌｌｌに接
続して電流源を構成する。トランジスタＴ、のエミッタ
と抵抗Ｒ，トの接続点５をコンデンサＣ８を経て増幅器
の出力端子２に接続する。トランジスタＴ＋のベースを
エミッタホロワトランジスタＴ、のエミッタに接続する
。

このトランジスタＴ３のエミッタを基準電圧Ｖｌｌ＋に
ベースを接続したトランジスタＴ、から成る電流源を経
て接続点５に接続する。トランジスタＴ、のコレクタは
第１電源電圧ｖ１と第２電源電圧ｖ２に対する共通端子
１１に接続する。

この増幅回路は次のように動作する。入力電圧ｖ１　は
トランジスタＴ、のベース６に供給される。

低い入力端子ｖ１　に対してはダイオードＤ、のアノー
ド電圧が第１電源電圧ｖ１より低いためトランジスタＴ
２がカットオフする。このときトランジスタＴ、のコレ
クタがダイオードＤ、を経て第１電源電圧ｖ１に接続さ
れる。トランジスタＴ、のベース上の入力端子Ｖｒは出
力端子２にも現われ、ブートストラップコンデンサＣ４
を経て接続点５に供給される。この結果、トランジスタ
Ｔ４のエミッタ（５）及びコレクタ（４）の電圧が入力
端子Ｖｉ　とともに同一に変化する。同じことがトラン
ジスタＴ５のエミッタ及びコレクタについても言える。

この状態においては、トランジスタＴ、のベース電流を
無視すれば、電流源Ｔ、からの全電流がダイオ−トロ。

及び口、を経てトランジスタＴ３に供給される。入力端
子Ｖ１　が増大すると、ダイオードＤ、及びトランジス
タＴ２が所定の電圧以上でターンオンする。この結果、
トランジスタＴ２のエミッタ（３）の電圧も増大するた
めダイオードＤ、が所定の電圧でターンオフする。この
ときトランジスタＴ、のコレクタがトランジスタＴ２の
コレクタ−エミッタ通路を経て第２電源電圧ｖ２に接続
される。電流源Ｔ４からダイオードＤ、に流れる電流が
増大し、ダイオードＤ３及び口、を流れる電流が減少す
る。入力電圧Ｖｉが更に増大すると、トランジスタＴ２
のベース電圧が電源電圧ｖ２より高くなるため、トラン
ジスタＴ２が飽和する。トランジスタＴ４のエミッタ（
５）の電圧がブートストラップコンデンサＣＩのために
入力端子とともに変化するため、トランジスタＴ、は飽
和し得ない。次いでトランジスタＴ、が基底状態になり
、電流源Ｔ５からの全電流力トランジスタＴ１のベース
に流れトランジスタＴ３に流れない状態になるまで入力
電圧を増大し得る。この状態になると入力端子はそれ以
上増大し得ないため、最大出力電圧に到達する。このと
きの出力端子２の電圧Ｖ。は ＶｏｘＡｘ＝Ｖ２−（Ｖｃｇｓｔ２＋Ｖｃｘｓｔ＋）　
　　　（１）ここでＶｃｇｓｔｌ　＝　）ランジスタＴ
、の飽和時のコレクタ−エミッタ電圧 ＶＣＥＳ？２　＝　）ランジスタＴ２の飽和時のコレフ
ターエミッタ電圧 に等しくなる。

電圧ＶＣ［！ＳＴ２及びＶＣＥＳＴＩ　は略々１００ｍ
Ｖであるから、上式から出力端子２を略々第２電源電圧
ｖ２まで駆動し得ることがわかる。この大きな出力電圧
振幅の結果としてこの増幅回路は高い効率を有するもの
となる。

原理的には第１トランジスタＴ、と第２トランジスタＴ
２のベースを、エミッタホロワトランジスタＴ３を含ま
ない信号源から直接駆動することができる。しかし、そ
の場合にはトランジスタＴ２のターンオン時に回路の人
力抵抗値が略々半分になってスイッチング歪みが生ずる
欠点がある。

更に、エミッタホロワトランジスタＴ３によす駆動する
場合には、原理的にこのトランジスタのエミッタをダイ
オードＤ、のアノード（４）とトランジスタＴ１のベー
スとの間の任意の点に接続することができる。しかし、
トランジスタＴ、のエミッタをダイオードＤ２０カソー
ドに接続する本発明の方法は第１電源電圧ｖｌから第２
電流電圧ｖ２への切換えがトランジスタＴ、の飽和瞬時
に行なわれてトランジスタＴ＋が最適な範囲に駆動され
る利点を有する。

第１図につき説明した２電源電圧を用いる原理は任意の
数の電源電圧に拡張することができる。

第２図は３電源電圧を用いる本発明振幅回路を示し、対
応する部分には第１図と同一の符号を付しである。コレ
クタを第３電源電圧ｖ３に接続したトランジスタ７２１
　をトランジスタＴ２のコレクタ−エミッタ通路と直列
に接続する。トランジスタＴ２のコレクタをダイオード
０２１を経て第２電源電圧ｖ２に接続し、電流源トラン
ジスタＴ、及びＴ５を第３電流電圧Ｖ、に接続する。ト
ランジスタ７２１　の駆動回路をトランジスタＴ２の駆
動回路と同一の形にする。

即ち、３個のダイオードＤ、、　０２２及び０２４の直
列接続をトランジスタＴ２のベースとトランジスタＴ２
＋のベースとの間に配置し、ダイオードＤ、と０２２を
トランジスタＴ２のベース−エミッタ接合と同一の導通
方向に接続すると共にダイオ−トロ２．をトランジスタ
Ｔ２１　のベース−エミッタ接合と同一の導通方向に接
続する。

この増幅回路の動作は第１図につき述べた原理により簡
単に説明することができる。電流源Ｔ、はダイオードＤ
２２＋　０３及びＤ２を導通状態に駆動するため、入力
電圧Ｖｉはダイオード０．４のアノード及びダイオード
Ｄ４のアノードにも現われる。電源電圧Ｖ、より低い入
力電圧Ｖ＋の場合にはトランジスタＴ２＋　及びＴ２が
カットオフする。この場合トランジスタＴ、のコレクタ
がダイオードＤ１を経て電源電圧Ｖ−二接続される。出
力端子２の電圧がブートストラップコンデンサＣＩを経
て接続点５に供給されるため、トランジスタＴ、のエミ
ッタが入力電圧とともに変化する。電源電圧ｖ１より高
い入力端子ＶＩに対してはトランジスタＴ２がターンオ
ンする。所定の入力端子Ｖｌ　に対してダイオードＤ、
がカットオフし、トランジスタＴ１のコレクタが電源電
圧ｖ２に接続される。入力端子が更に増大すると、トラ
ンジスタＴ２１　がターンオンすると共に、ダイオード
０２１が所定の電圧以上でターンオフするため、トラン
ジスタＴ１のコレクタが電源電圧ｖ３に結合される。入
力電圧Ｖｔが更に増大すると、トランジスタ７２１４２
及びＴ１が順次飽和する。このときトランジスタＴ、へ
の出力電圧のブートストラップ作用によりこのトランジ
スタが飽和するのが阻止され斗このと°きの出力端子２
の最大電圧Ｖ。はＶｏｘＡｘ＝Ｖｚ−（Ｖｃｉｓｔｚ＋
＋ＶｃＥｓｔｚ　　＋Ｖｃｇｓｔ＋）　　（２）ここで
Ｖｃｅ５ｒｚ＋　＝　）ランジスタフ２１　の飽和時の
コレクタ−エミッタ電圧 に等しい。

本発明増幅回路はプッシュプル増幅器に使用するのに極
めて好適であり、その第１実施例を第３図に示す。本例
プッシュプル増幅器は、本例では差動対として接続配置
された２個のトランジスタＴ１１及びＴ１□を具え、そ
の共通エミッタ端子をベースに基準電圧ＶＲ２が供給さ
れるトランジスタＴ、。

から成る電流源を経て正の第２電源電圧＋ｖ２に接続し
て成る最も簡単な構成の入力段を具える。プッシュプル
増幅器の入力電圧Ｖ口はトランジスタＴ１．及びＴ１２
のベース間に供給される。トランジスタ７１２のコレク
タを人力段の出力端子に直接接続し、トランジスタ’Ｉ
’１１　のコレクタをトランジスタＴ、３及びＴ１４か
ら成る電流ミラーを介して前記出力端子に接続し、この
出力端子をミラ一段に接続する。本例ではこのミラ一段
はエミッタを負の電源電圧−ｖ２に接続したトランジス
タＴｔｓで構成スル。このトランジスタＴ’ｓのコレク
タとエミッタとの間に周波数補償コンデンサＣＩを配置
する。

このトランジスタＴＩＳのコレクタを抵抗Ｒ，と、ダイ
オードＤ６及びり、の直列接続と、ベースに基準電圧Ｖ
ｌｌｌが供給されるトランジスタＴ、から成る電流源を
経て正の電源電圧＋ｖ２に接続する。出力段は２個の相
補回路を具え、その各回路は第１図に示す回路配置に略
々同一である。これがため、対応する部分には第１図と
同一の符号を符してあり、且つ相補部分はダッシュを付
して示しである。本例回路配置は第１図のものと次の点
が相違する。

トランジスタＴ２をトランジスタＴ８とダーリントン対
として接続配置し、抵抗Ｒ２をトランジスタＴ２のベー
スとエミッタとの間に配置してダーリントン対の急速な
ターンオフが得られるようにしである。

尚、トランジスタＴ８のベースとエミッタとの間に保護
のために抵抗又はダイオードを配置することができ、ダ
イオードを配置する場合にはその順方向をトランジスタ
ＴＩｌのベース−エミッタ接合の順方向と逆方向にする
必要がある。同様にトランジスタＴ、をトランジスタＴ
７とダーリントン対にする。

これがため、ダイオードＤ２及びＤ３と直列に追加のダ
イオードＤ、を配置して、ダーリントン対Ｔｌｌ、Ｔ２
がまだ完全に導通しないときにこのダーリントン対Ｔ１
．Ｔ＋が飽和してしまわないようにする必要がある。相
補出力トランジスタＴ、及びＴ　／１　のエミッタを負
荷ＲＬが接続される共通出力端子に接続する。トランジ
スタＴ７及び７１丁のエミッタ間に配置された抵抗Ｒ３
は抵抗Ｒ２と同一の機能を有する。

トランジスタＴ３及び７／、のコレクタを相互接続する
と共に、出力端子２にも接続する。尚、トランジスタＴ
、及びＴ′３のコレクタをトランジスタ７／７のエミッ
タ及びトランジスタＴ、のエミッタにそれぞれ接続する
こともでき、またトランジスタＴ１及びＴ／富のエミッ
タライン内に低い抵抗値の抵抗を配置する場合にはトラ
ンジスタＴ３及び７／３のコレクタをトランジスタ７／
１のエミッタ及びトランジスタＴ、のエミッタにそれぞ
れ接続することもできる。ミラ一段（’ｒ＋ｓ）の出力
信号はトランジスタＴ３及びＴ／３０ベースに供給され
る。

トランジスタＴ３及びＴ／３のベース間のダイオードＤ
６及びり、は出力段のＡＢ級動作を与えるためのもので
ある。

ダイオードＤ２．０３及びり、が電流源Ｔ、により導通
状態に駆動されるため、エミッタホロワトランジスタＴ
、の出力端子をトランジスタＴ７のベースに接続するこ
とができると共にトランジスタＴ、ＩをＰＮＰトランジ
スタにすることができる。この結果、零入力端子の設定
のためにトランジスタＴ、及びＴ’３のベース間に２個
のダイオード（Ｄ１＋及びＤ７）が必要とされるだけに
なる。ダーリントントランジスタを用いる既知の装置で
は零入力電流の設定のためにエミッタホロワトランジス
タのベース間に１０個のダイオードが必要とされる。こ
のことは本発明装置はダイオードの個数の著しい低減を
もたらすことを意味する。プッシュプル原理自体は公知
であるため、ここでは詳細に説明しない。トランジスタ
Ｔ２はトランジスタＴ、とともにダーリントン対を構成
するので、最大出力電圧は ＶＯＭＡＸ　＝＋ｖ、−（ＶｃｇｓＴ６＋Ｖａ＋ｒｚ＋
Ｖｃｇｓｔ　＋）　　　　（３）ここでＶＢＩ！？２＝
　トランジスタＴ２のベース−エミッタ電圧 に等しくなる。

このことは最大出力電圧が第１図の場合よりベース−エ
ミッタ電圧だけ低くなるだけであることを意味する。最
小出力電圧は最大出力電圧が正の電源電圧＋ｖ２より低
くなる値と同じだけ負の電源電圧−ｖ２より高い値にな
る。

本発明のプッシュプル増幅器の第２実施例を第４図につ
き説明する。図を簡単にするために本発明に関連する出
力段のみを図示し、第３図と対応する素子には第３図と
同一の符号を付しである。

本例では電流源Ｔ、を抵抗Ｒ−，と、電流源Ｔ５を抵抗
Ｒ５とそれぞれ置換しである。プートストラップコンデ
ンサＣ，が接続点５の信号電圧をダイオードＤ。

のアノード（４）及びトランジスタＴ３のエミッタの信
号電圧と同一にするので、抵抗Ｒ４及びＲ５の両端間電
圧は一定になるため、これら抵抗も電流源として機能す
る。

本発明プッシュプル増幅器の第３実施例を第５図につき
説明する。第５図においても第４図と対応する素子には
第４図と同一の符号を付しである。

本例ではトランジスタＴ７及びＴ／７のベース間に、コ
レクタとベース間に抵抗Ｒ６が、ベースとエミッタ間に
抵抗Ｒ１が配置されたトランジスタＴ６から成る擬似ツ
ェナーダイオードを配置する。このトランジスタＴ６の
両端間電圧は Ｖｃｇｔｓ　＝　（１＋　　　　）　ＶＢＥＴ８　　　
　　　　（４）Ｒ１ ここで、Ｖｃａｒｓ＝）ランジスタＴ６のコレクタ−エ
ミッタ電圧 ＶＢｉ１丁６＝トランジスタＴ６のベース−エミッタ電
圧 になる。

抵抗Ｒ８及びＲ７を、トランジスタＴ７．　Ｔ、及びＴ
′、。

Ｔ／１の零入力電流設定用の所定数のダイオード電圧に
等しい電圧がトランジスタＴ、及び７１／７のベース間
に現われるように選択する。この擬似ツェナーダイオー
ドはその温度依存が４個の直列接続ダイオードの温度依
存よりも著しく小さいという利点を有する。更に、トラ
ンジスタＴ７及びＴ／７のベース間の擬似ツェナーダイ
オードの使用によりエミッタホロワトランジスタＴ３及
び７／、の一方を省略することができる。本例ではトラ
ンジスタＴ３を省略しである。この場合にはトランジス
タＴ、のベースを電流源として動作する抵抗Ｒ８を経て
正の電源電圧＋ｖ２に接続するだけでよム゛）。トラン
ジスタＩｌｌ／、のコレクタも正の電源電圧に接続する
。更にトランジスタＴ′、のベースをトランジスタＴ’
ｓ（第３図）のコレクタに、零入力電流設定用のダイオ
ードをコレクタライン内に配置することなく直接接続す
ることができる。トランジスタＴ′３０ベースの入力電
圧はトランジスタ７／。

のベースに現われるど共に擬似ツェナーダイオードＴｓ
、　Ｒｅ及びＲ１を経てトランジスタＴ、のベースにも
現われるため、本−ぞもトランジスタＴ７及び７／７は
同一に駆動される。

尚、トランジスタＴ３を省略しないでトランジスタＴ／
７のベースを抵抗Ｒ／８を経て負の電源電圧−ｖ２　に
接続することもできる。

本発明は図示の実施例に限定されるものではない。本発
明の範囲内において多くの変更や変形が当業者に明らか
である。例えば上述の実施例で使用するダイオードはダ
イオード接続トランジスタと置換することができる。更
に、回路内のバイポーラトランジスタの全部又はいくつ
かをＭＯＳ　　）ランジスタと置換することもでき、そ
の場合には“エミッタＩＩ　、ＩＩ　コレクタ”及び“
ベース″をパソースＩＩ　、ＩＩ　　ドレイン″及び“
ゲート”と読み換える必要がある。

最后に、第３，４及び５図に示すプッシュプル増幅器は
第２図に示す増幅回路を用いて構成することもできるこ
と勿論である。

【図面の簡単な説明】

第１図は本発明増幅回路の基本回路図、第２図は第１図
に示す増幅回路を拡張した例を示す回路図、 第３図は本発明の第１実施例のプッシュプル増幅器の回
路図、 第４図は本発明の第２実施例のプッシュプル増幅器の回
路図、 第５図は本発明の第３実施例のプッシュプル増幅器の回
路図である。 ２・・・出力端子（第１端子） ３．５・・・接続点 ４・・・第１電源電圧ｖｌの供給端子（第２端子）６・
・・入力信号供給端子 １０・・・第２電源電圧ｖ２の供給端子（第３端子）１
１・・・共通電位端子　　　ＲＬ・・・負荷Ｔ、・・・
第１トランジスタ　Ｔ２・・・第２トランジスタＤＩｌ
　０２．０３，０４・・・ダイオード（第１．第２．第
３．第４半導体接合） Ｔ３・・・エミッタホロワトランジスタ（第３トランジ
スタ） Ｔ４．ＴＳ・・・電流源トランジスタ（第１．第２電流
源）Ｒ１・・・（第１）抵抗　　　Ｃ９・・・コンデン
サＴ＋ｏ　−ＴＩ４・・・人力段 Ｒ４，Ｒ５・・・電流源抵抗 Ｔ、、　Ｒ，、Ｒ７・・・擬似ツェナーダイオードＲ８
・・・電流源抵抗 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン ＦＩＧ）、３

Claims (1)

1. 【特許請求の範囲】 １、−基準電位に結合された負荷に接続するための第１
   端子に結合されたエミッタと、第１の半導体接合を経て
   第１電源電圧供給用の第２端子に結合されたコレクタを
   有する第１トランジスタと、 −前記第１トランジスタのコレクタ−エミッタ通路と直
   列に接続されたコレクタ−エミッタ通路を有すると共に
   前記第１電源電圧より高い第２電源電圧供給用の第３端
   子に結合されたコレクタを有する第２トランジスタと、
   −前記第１トランジスタのベースと前記第２トランジス
   タのベースとの間に配置されたダイオード回路であって
   少なくとも前記第１トランジスタのベース−エミッタ接
   合と同一の導通方向に配置された第２の半導体接合及び
   第３の半導体接合と、前記第２トランジスタのベース−
   エミッタ接合と同一の導通方向に配置された第４の半導
   体接合との直列接続を含む回路と、 −前記第１トランジスタと前記第２トランジスタのベー
   スに結合された入力信号受信用入力端子と を少なくとも備える増幅回路において、 −前記第３端子を前記第３半導体接合と前記第４半導体
   接合との接続点に第１抵抗と第１電流源との直列回路を
   経て結合し、且つ −前記第１端子と、前記第１抵抗の第３端子に接続され
   てない側の端子との間にコンデンサを配置してあること を特徴とする増幅回路。 ２、特許請求の範囲第１項に記載の増幅回路において、
   前記第１トランジスタと前記第２トランジスタの各々を
   ダーリントン対で構成し、且つ前記第３半導体接合と前
   記第４半導体接合との接続点と前記第１トランジスタの
   ベースとの間に第５半導体接合を前記第２半導体接合及
   び第３半導体接合と直列に配置し、この第５半導体接合
   を前記第２半導体接合及び第３半導体接合と同一の方向
   に接続してあることを特徴とする増幅回路。 ３、特許請求の範囲第１項または第２項に記載の増幅回
   路において、前記第１電流源は第２抵抗で構成してある
   ことを特徴とする増幅回路。 ４、特許請求の範囲第１項、第２項または第３項に記載
   の増幅回路において、エミッタホロワとして接続配置さ
   れた第３トランジスタを具え、この第３トランジスタの
   エミッタを第１トランジスタ及び第２トランジスタのベ
   ースに結合すると共にこの第３トランジスタのベースに
   入力信号を供給するようにしてあることを特徴とする増
   幅回路。 ５、特許請求の範囲第４項に記載の増幅回路において、
   前記第３トランジスタは第１トランジスタ及び第２トラ
   ンジスタと反対の導電型とし、且つそのエミッタを第２
   電流源を経て前記第１抵抗の第３端子に接続されてない
   側の端子に結合してあることを特徴とする増幅回路。 ６、特許請求の範囲第５項に記載の増幅回路において、
   前記第２電流源は第３抵抗で構成してあることを特徴と
   する増幅回路。 ７、特許請求の範囲第１項〜第６項の何れかに記載され
   た構成の第１の増幅回路と、該増幅回路と相補形の第２
   の増幅回路とを具え、第１増幅回路と第２増幅回路の相
   補第１トランジスタのエミッタを共通の負荷を接続する
   ための共通の第１端子に接続し、第１増幅回路の第２端
   子と第３端子にそれぞれ正の第１電源電圧及び正の第２
   電源電圧を供給すると共に第２増幅回路の第２端子及び
   第３端子にそれぞれ負の第１電源電圧及び負の第２電源
   電圧を供給してプッシュプル増幅器として構成してある
   ことを特徴とする増幅回路。 ８、第１増幅回路及び第２増幅回路が特許請求の範囲第
   ４項又は第５項に記載された構成を有する特許請求の範
   囲第７項に記載の増幅回路において、第１増幅回路及び
   第２増幅回路の各々の第３トランジスタのエミッタを各
   々の第１トランジスタのベースに直接接続すると共に、
   両者の相補第３トランジスタのコレクタを共通の第１端
   子に結合してあることを特徴とする増幅回路。 ９、第１増幅回路及び第２増幅回路が特許請求の範囲第
   １項〜第３項の何れかに記載された構成である特許請求
   の範囲第７項に記載の増幅回路において、第１及び第２
   増幅回路の相補第１トランジスタのベース間に別のトラ
   ンジスタのコレクタ−エミッタ通路を配置すると共に、
   該トランジスタのベース及びエミッタ間に別の第１抵抗
   を、ベース及びコレクタ間に別の第２抵抗を接続してあ
   ることを特徴とする増幅回路。 １０、特許請求の範囲第９項に記載の増幅回路において
   、第１及び第２増幅回路の一方の第１トランジスタのベ
   ースを当該第１トランジスタと反対導電型であって、エ
   ミッタホロワとして接続配置された別の第２トランジス
   タのエミッタに接続し、この別の第２トランジスタのエ
   ミッタを当該一方の増幅回路の前記第１抵抗の、第３端
   子に接続されてない側の端子に別の第１電流源を経て接
   続すると共に、この別の第２トランジスタに接続されて
   ない他方の増幅回路の第１トランジスタのベースを当該
   他方の増幅回路の前記第１抵抗の、第３端子に接続され
   てない側の端子に第２の別の電流源を経て接続してある
   ことを特徴とする増幅回路。 １１、特許請求の範囲第１０項に記載の増幅回路におい
   て、前記別の第１電流源及び別の第２電流源は別の第３
   抵抗及び別の第４抵抗により構成してあることを特徴と
   する増幅回路。 １２、特許請求の範囲第１〜１１項の何れかに記載の増
   幅回路において、１個以上のバイポーラトランジスタを
   電界効果トランジスタと置換してあることを特徴とする
   増幅回路。