JPS59140707A - 増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は増幅器、特に回路を低電圧駆動する際に用い
て好適な増幅器に関する。

背景技術とその問題点 斯の種増幅器とし“ζ例えば第１図に示す様なものが従
来提案されている。即ち、第１図において、差動増幅回
路を構成するトランジスタ＋１１及び（２）が設けられ
、これらトランジスタ［１１及び（２）の各エミッタが
共通接続され、定電流源（３）を介して正の電源端子子
Ｂに接続される。また、トランジスタ（１１のコレクタ
がトランジスタ（４）のコレクターエミツタ路を介して
接地され、一方、トランジスタ（２）のコレクタがトラ
ンジスタ（４）のベースに接続されると共に、このトラ
ンジスタ（４）と共にカレントミラー回路を構成するダ
イオード（５）を介して接地される。又、トランジスタ
（１）及び（２）の各ベースは、夫々これらとダーリン
トン接続構成とされるトランジスタ（６）及び（７）の
各エミッタに接続される。またトランジスタ（６）のベ
ースが入力端子（８）に接続されると共にコレクタが接
地され、トランジスタ（７）のベースが入力端子（９）
に接続されると共にコレクタが接地される。そして、ト
ランジスタｆｉｌのコレクタ側より出力端子ＱＯＩが取
り出される。

いま、入力端子（８）及び（９）より入力された信号は
、夫々トランジスタ（６）及び（７）を介してトランジ
スタ（１）及び（２）に供給され、出力端子側より差動
出力信号として取り出される。そして、一般にＮＰＮ形
のトランジスタのベース−エミッタ間電圧は、ＰＮＰＮ
上形ンジスタのベース−エミッタ間電圧より大きいため
、ダーリントン接続のトランジスタ（６）及び（７）が
ない場合には、通常ＩＣ回路等ではＮＰＮ形のトランジ
スタのコレクタとベースを相互接続して構成されている
ダイオード（５）のベース−エミッタ間電圧によりトラ
ンジスタ（２）が飽和状態となり、動作しなくなる。従
って、トランジスタ（１１及び（２）に対してトランジ
スタ（６）及び（７）をダーリントン接続し、トランジ
スタ（２）のコレクタ、エミッタ間電圧を確保し、入力
信号が零でもトランジスタ（２）が動作できる様にして
いる。つまり、トランジスタ（１）のエミッタの電位は
入力端子（８）側又−は接地側に接続された時、トラン
ジスタ（６）のベース−エミッタ間電圧にトランジスタ
ｉｌｌのベース−エミッタ間電圧を加算した値となり、
トランジスタ（２）のコレクターエミッタ間電圧として
、上述□のトランジスタ（６）及び（１）の各ベースー
エミッタ間電圧の和からダイオード（５）のベース−エ
ミッタ間電圧を差引いた値を確保し、トランジスタ（２
）が動作できる様にしている。

ところが、第１図のごとき回路構成において、その動作
可能電圧に着目して見ると、その電圧は入力信号が零の
時においてもトランジスタ（６）及び（１）の各ベース
ーエミッタ間電圧の和に定電流源（３）における電圧を
加算した値となる。例えば、今トランジスタ（６）及び
（１）の各ベースーエミッタ間電圧を夫々０．６ｖとし
、定電流源（３）における電圧を０．２ｖとすると、１
．４ｖの動作可能電圧となる。従って、第１図の回路の
場合、この１．４ｖ以壬の電圧ではもはや動作不可能と
なる。

発明の目的 この発明は斯る点に鑑み、従来に比し、低電圧駆動が可
能な増幅器を提供するものである。

発明の概要 この発明では、電源の両端に第１の電流源、電圧降下素
子及び第１の増幅素子を直列接続すると共に、第２の電
流源、第２の増幅素子を直列接続し、上記第１及び第２
の増幅素子の制御電極を共通接続して上記第１の電流源
及び上記電圧降下素子の接続点に接続し、上記第１及び
第２の増幅器、　子の主電極側より夫々入力端子及び出
力端子を取り出すことにより低電圧駆動が可能となる。

実施例 以下、この発明の一実施例を第２図及び第３図に基づい
て詳しく説明する。

第２図はこの発明の第１実施例を示すもので、同図にお
いて、差動増幅回路を構成するトランジスタ（１１）及
び（１２）を設け、これらのトランジスタ（１１）及び
（１２）の各ベースを夫々入力端子（１３）及び（１４
）に接続すると共に、トランジスタ（１１）のコレクタ
を接地し、トランジスタ（１２）のコレクタをトランジ
スタ（１５）のコレクターエミツタ路を介して接地する
。又、トランジスタ（１５）のベースをこのトランジス
タ（１５）と共にカレントミラー回路を構成するトラン
ジスタ（１６）のベースに接続すると共に、レベルシフ
ト用の電圧降下素子例えば抵抗器（１７）を介してトラ
ンジスタ（１５）のコレクタに接続する。そして、トラ
ンジスタ（１６）のエミッタを接地し、このトランジス
タ（１６）のコレクタ側より出力端子（１８）を取り出
すようにする。又、定電流源回路を構成するダイオード
（１９）とトランジスタ（２０）　、　　（２１）及び
（２２）を設け、ダイオード（１９）のアノード側及び
トランジスタ（２０）〜（２２）の各エミッタ側を正の
電源端壬子Ｂに接続し、ダイオード（１９）のカソード
側及びトランジスタ（２０）〜（２２）の各ベース側を
共通接続した後電流源（２３）を介して接地する。また
、トランジスタ（２０）のコレクタをトランジスタ（１
１）及び（１２）の各エミッタの接続点に接続し、トラ
ンジスタ（２１）のコレクタを抵抗器（１７）及びトラ
ンジスタ（１５）　、　　（１６）のベースの接続点に
接続し、トランジスタ（２２）のコレクタをトランジス
タ（１６）のコレクタと出力端子（１８）の接続点に接
続する。

今、定電流源用のトランジスタ（２０）〜（２２）を流
れる電流を夫々Ｉｉ＋　　１２及びＩ３とする。

この状態において、入力端子（１３）及び（１４）間に
着帽入力信号Ｖｃが人力されると、この着帽入力信号Ｖ
ｃはトランジスタ（１１）及び（１２）のベースに供給
され、次式で表わされるような信号となる。

ＶＣ＝ＶＢＥ１−ＶＢＥ２　＝ＶＴ　ｌ　ｎ　、　　　
−−（１）２ タタシ、上記（１）式ニオイテ、ＶＢＥｌ　、　ＶＢＥ
２は夫々トランジスタ（１１）　、　　（１２）のベー
ス−エミッタ間電圧、ｖ、は熱電圧（−）、ｉｔ、１２
は夫々トランジスタ（１１）　、　　（１２）のコレク
タ電流である。従って、この時トランジスタ（１１）及
び（１２）の各コレクタ電流！　１＊　　、１２は夫々
次式のごとく表わされる。

７ からトランジスタ（１１）及び（１２）のコレクタ電流
ｉ１．ｉ２は上記（２）及び（３〕式より共に＋１１と
なる。

そして電流１２はトランジスタ（１５）のコレクタ側に
流れる。又、このトランジスタ（１５）には定電流源用
のトランジスタ（２１）側より電流■２が流れ込んでお
り、従ってトランジスタ（１５）にの電流が流れる。こ
の時トランジスタ（１５）のベース−エミッタ間電圧Ｖ
ＢＥ５は次式の如くなる。

ただし、上記（４）式において、ｉｇはトランジスタ（
１５）を流れる暗電流である。そしてこの電圧ｖｏｉ：
ｓがトランジスタ（１５）と共にカレントミラー回路を
構成しているトランジスタ（１６）のベース−エミッタ
間に印加されるため、トランジスタ（１６）にもトラン
ジスタ（１５）と略々同様の電流が流れることになる。

そしてこのトランジスタ（１６）には定電流源用のトラ
ンジスタ（２２）側よ、　　　　　　り電流■３が流れ
込んでいるので、トランジスタ（１６）のコレクタ側に
設けられた出力端子（１８）には次式の如き出力電流ｉ
　ｏｕｒが取り出される。

そこで、この時に定電流Ｉｆ、１２及びＩ３の電流比を
Ｉｆ　　：　Ｉ２　：　１３　＝１　：　１　：１．５
、ずなわぢ ＝Ｉｏとすれば、出力電流１０ＵＴは上記（５）式より
次式の如くなる。

７ ・・・・・・（６） 従って、出力端子（１８）には、入力端子（１３）及び
（１４）に印加される着帽入力信号が零（Ｖｃ＝０）の
時は出力電流も上記（６）式より零となって何隻出力は
得られないが、成る着帽入力信号が入ってくれば、それ
に相当した電流が増幅されて取り出され、所望の出力が
得られることになる。

次に同相人力即ち入力端子（１３）と接地間又は入力端
子（１４）と接地間について考えて見ると、今入力端子
（１３）及び（１４）が共に接地されている場合、トラ
ンジスタ（１５）のコレクターエミッタ間電圧Ｖ　ＣＥ
　６は次式の如くなる。

ＶｃＥ５＝　ＶＢＥ５−　ＲＩ２　　　　　　・・・・
・（７）　　　　□但し、上記（７）式において、Ｒは
抵抗器（１７）の抵抗値である。

また、この場合そのベースが接地され°ζいるトランジ
スタ（１２）のコレクターエミッタ間電圧Ｖ　ＣＥ　２
は次式の如くなる。

■ＣＥ２″Ｖ　ＢＥ　２　　Ｖ　ＣＥ　５−ＶＢＥ２　
　　（ＶＢＥ５　　ＲＩ２　）　　・・・・・・（８）
従って、こ−でトランジスタ（１２）及び（１５）のコ
レクタ飽和電圧を夫々Ｖ　ＣＥ　２　（Ｓ）　＋　Ｖ　
ＣＥ　５　（Ｓ）とすれば、　ＶＣＥ２　＞ＶＣＥ２　
（Ｓ＞＋　ＶＣＥ５　＞ＶＣＥ６　（Ｓ）となるように
抵抗器（１７）の抵抗値Ｒとトランジスタ（２１）を流
れる電流Ｉ２を設定すれば、この第２図の回路は、入力
端子（１３）　、　　（１４）の同相入力端子が０■で
も動作可能となる。

また、この時の動作可能電圧（電源電圧）は、トランジ
スタ（１５）のベース−エミッタ電圧とトランジスタ（
２１）のコレクターエミッタ間電圧（電流Ｉ２の動作最
低電圧）で略々決定され、例えば今前者の電圧を０．６
Ｌ後者の電圧を０．２Ｖとすれば、０．８ｖとなり、第
１図の回路に比し、０．６Ｖの低電圧化が可能となる。

このように本実施例では、カレントミラー回路を構成す
るトランジスタ（１５）及び（１６）の電流比を１　：
　１．５に設定すると共にダイオード接続構成とされる
トランジスタ（１５）のコレクターベース間に抵抗器（
１７）を挿入し、この抵抗器（１７）の電圧降下の値を
適宜設定して、同相人力信号が零でも少なくともトラン
ジスタ（１５）が飽和しないようにしたので、従来回路
に比し、低い電圧での動作が可能となる。

なお、上述した第２図の回路において、定電流Ｉｆ、１
２．１３の関係を１１＝１２＝１３とし、トランジスタ
（１５）のエミッタ面積とトランジスタ（１６）のエミ
ツタ面積比を３：２としても、同様の結果を得ることが
できる。

第３図はこの発明の第２実施例を示すもので、同図にお
いて、第２図と対応する部分には同一符号を付し、その
説明は省略する。

上述の第１実施例が差動増幅回路を構成するトランジス
タ（１１）及び（１２）のうち、一方のトランジスタ例
えばトランジスタ（１２）のコレクタより出力を取り出
し、他方のトランジスタ（１１）のコレクタを直接接地
したのに対し、本実施例では両方のトランジスタ（１１
）及び（１２）より出力を取り出そうとするものである
。

そこで、トランジスタ（１１）の出力側にカレントミラ
ー回路を構成するトランジスタ（３１）及び（３２）を
設け、トランジスタ（３１）のコレクタをトランジスタ
（１１）のコレクタに接続すると共にエミッタを接地し
、ベースをトランジスタ（３２）のベースと相互接続す
る。また、トランジスタ（３１）のコレクタをレベルシ
フト用の電圧降下素子例えば抵抗器（３３）及び定電流
源用としてのトランジスタ（３４）のコレクターエミツ
タ路を介して正の電源端子子Ｂに接続し、抵抗器（３３
）とトランジスタ（３４）のコレクタの接続点をトラン
ジスタ（３１）及び（３２）のベースに接続する。

また、トランジスタ（３２）のエミッタを接地し、コレ
クタをダイオード（３５）のカソード−アノードを介し
て正の電源端子子Ｂに接続し、トランジスタ（３２）の
コレクタとダイオード（３５）のカソードの接続点を１
−ランジスタ（２２）のベースに接続する。そして、ト
ランジスタ（３４）のベースはトランジスタ（２０）及
び（２１）のベースと共にダイオード（１９）のカソー
ド及び定電流源（２３）の接続点に接続する。その他は
、第２図の回路構成と同様である。なお、この際の電流
設定は、トランジスタ（３４）　、　　（２１）を流れ
る電流比をｌ：１とし、トランジスタ（２０）を流れる
電流は任意でよい。

この回路において、カレントミラー回路を構成するトラ
ンジスタ（３１）及び（３２）の動作は、上述した同様
のカレントミラー回路を構成するトランジスタ（１５）
及び（１６）の動作と同様であり、トランジスタ（３１
）及び（１１）が飽和しないように、抵抗器（３３）の
抵抗値と１−ランジスタ（３４）を流れる電流を設定す
ることにより、同相入力信号が零でも動作し、しかも従
来回路に比し、低い電圧での動作が可能となる。

このように、本実施例でも上述の第１実施例と略々同様
の作用効果が得られると共に、更に本実施例では、定電
流源としてのトランジスタ（２０）の電流の設定が任意
でよいので、それだけ電流設定の規制が緩和され、設計
に自由度をもたゼることができる。

なお、上述の各実施例において、電圧降下素子として抵
抗器の代りにショットキバリアダイオードの如き半導体
素子を用いてもよい。

発明の効果 上述の如くこの発明によれば、カレントミラー回路を構
成する一対のトランジスタの一方のトランジスタのコレ
クターエミッタ間にレベルシフト用の電圧降下素子を挿
入すると共にこのトランジスタのコレクタに入力信号を
供給し、他方のトランジスタのコレクタより出力信号を
取り出すようにしたので、従来回路に比し低い電圧での
動作が可能となり、ポータプル機器等に用いて極めて有
用である。

【図面の簡単な説明】

第１図は従来回路の一例を示す接続図、第２図はこの発
明の一実施例を示す接続図、第３図はこの発明の他の実
施例を示す接続図である。 （１１）　、　　（１２）　、　　（１５）　、　　（
１６）　、　　（２０）　。 （２１）　、　　（２２）　、　　（３１）　、　　（
３２）　、　　（３４）はトランジスタ、（１９）　、
　　（３５）はダイオード、（１７）　。 （３３）、は抵抗器である。 第２図 第３図 ン

Claims (1)

【特許請求の範囲】
1. 電源の両端に第１の電流源、電圧降下素子及び第１の増
   幅素子を直列接続すると共に、第２の電流源、第２の増
   幅素子を直列接続し、上記第１及び第２の増幅素子の制
   御電極を共通接続して上記第１の電流源及び上記電圧降
   下素子の接続点に接続し、上記第１及び第２の増幅素子
   の主電極側より夫々入力端子及び出力端子を取り出すよ
   うにしたことを特徴とする増幅器。