JPS63237679A

JPS63237679A - バ−ストゲ−トパルス発生回路

Info

Publication number: JPS63237679A
Application number: JP7036287A
Authority: JP
Inventors: Akihiro Murayama; 明宏村山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-26
Filing date: 1987-03-26
Publication date: 1988-10-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的１（産業上の利用分野）本発明は複合映像信号または複合同期信号から、各種信
号を分離したり、システムの基準となるバーストゲート
パルスを発生するバーストゲートパルス発生回路に関す
る。

（従来の技＃１）一般に、テレビジョン受ｅａでは、！！１１度信号、色
信号、バースト信号、同期信号からなる複合映像信号（
第２図（ａ）に示す）から、第４図に示す回路により、
バーストゲートパルスを発生させ、このパルスを基本に
して各信号を分離、あるいは機能させている。このバー
ストゲートパルスは、水平同期信号の後縁からバースト
信号を含むバックポーチの期間内に発生させるのが普通
である。

従来のバーストゲートパルス発生回路は、第４図に示す
ような構成である。まず、同期分離回路１により、水平
同期信号のみを抜き出し、（第５図の（ｂ）に示す）、
同期信号期間中積分器２に充電動作をさせ、同期信号が
終わるやいなや、放電動作を行わせる。このときの積分
動作波形は第５図の（９）の様になり、パルス発生回路
では、これとある一定の基準電圧Ｖｒｅｆとを比較し、
状態が逆転している期間だけ、パルスを発生する。

すると、出力波形は第５図（ｈ）のようになるが、これ
を同期信号によりマスクし、結局第５図（ｉ）のパルス
を得る。

積分器２の出力波形はＷＪ５図（９）のように、上の山
形、つまり正方向になる。積分に用いる容量は集積回路
（ＩＣ＞化して内蔵されている。

（発明が解決しようとする問題点）上記した回路は、積分容量をＩＣに内蔵した場合は特に
、容量がばらつく。このことは第５図の（ｇ）の波形の
山形の大きさが増減することを意味する。

このように、山形波形の大きさの増減があると、基Ｑ＝
雷電圧ｒｅｔと山形波形との交点Ａの位置は時間軸上で
左右にばらつく。これはバーストゲートパルスのパルス
幅のばらつきにつながり、他の回路ブロックが正常に機
能を果たさないことになってしまう。特に液晶テレビの
ように電源電圧の大きさの制約により、山形波形をそれ
程大きくできない場合、そのばらつぎは大きくなる方向
にある。

そこで本発明は、積分容量がばらついても、バーストゲ
ートパルスのパルス幅の変化を低減することのできるバ
ーストゲートパルス発生回路を提供することを目的とす
る。

［発明の構成１（問題点を解決するための手段）同期信号を積分する積分器を上の（正方向）の山形と下
の（負方向）の山形とを発生する碌に２つ設け、片方の
波形を従来でいう基準電圧（Ｖ、。、）として使用する
ように構成するものである。

（作　用）上の山形と下の山形の電圧波形とを比較すると、パルス
発生回路の入力端で見ると、片方の山形波形の傾きが増
加（同じ波高値ならば２倍）したことになり、傾きが等
測的に急峻になる。すると、波高値がばらついてもバー
ストゲートパルスのパルス幅はばらつきにくいというこ
とになる。

（実施例）以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、第２図はその各部
信号波形を示している。入力端子１０には複合映縁信号
（第２図（ａ））が導入され、この信号は、同期分離回
路１１に入力される。同期分離回路１１は、例えば水平
同期信号（第２図（ｂ））を分離し、これを積分器１２
．１３に供給するとともに、マスク信号としてパルス発
生回路１４にも供給する。

積分器１１および積分器１２は、それぞれ、水平同期信
号の前縁で充電を開始し、後縁でＭ雷を行なうもので、
集積化されている。また積分器１１．１２は互いに逆極
性、つまり正、負の山形電圧波形（第２図（Ｃ）、（ｄ
））を出力するように構成されている。そして積分器１
１．１２から出力される山形電圧波形は、パルス発生回
路１４に供給される。

パルス発生回路１４は、一方の山形電圧波形（第２図（
Ｃ））が、他方の山形電圧波形（第２図〈ｄ））よりも
、電位が低い場合にのみパルス（第２図（ｅ））を得る
ように、比較回路を内蔵している。更に、このパルス（
第２図（ｅ））に対して、水平同期信号によるマスクが
かかるように論理演偉処理を行ない１．結局出力端１５
には、第２図（ｆ）；に示すバーストゲートパルスを得
るように動作する。

本発明は上記のように構成される。

同一半導体基板上にサベての回路構成素子を形成した場
合、それぞれの絶対精度はあまり精度良く製造できない
が、相対精度はこれに比べかなり良い精度で製造できる
。よって第２図（Ｃ）と（ｄ）の波形は片方の波高値が
増減すれば、もう片方の波高値もそれにつれて増減する
のでバーストゲートパルスの終縁を決める＜Ｃ＞と（ｄ
＞のクロス点Ａでは必ず両波形がある傾きをもつ区間で
クロスするといってよい。ということは前述のように、
傾きが急峻になることにつながり、容量値の絶対的ばら
つき、および充放電電流の絶対的ばらつきに対して、従
来よりパルス幅のばらつきは少ないといえる。

即ち、第２図（ｃ）（ｄ）の山形電圧波形は、ＩＣ内部
の電流が温度変化などにより変動したとしても、全体的
に双方の波形が大又は小となるので、クロス点Ａの時間
軸方向への移動が少ないということである。

第３図は、積分器１１．１２及びパルス発生回路１４の
具体的な一例を示している。

容ｆｆ１ｃ１は正の山形電圧波形を光生させ、容量Ｃ２
は負の山形電圧波形を発生させる。この容量Ｃ１，Ｃ２
の端子電圧は、トランジスタＱ１４゜Ｑ１５のベースに
供給される。トランジスタＱ１４．Ｑ１５は、着初増幅
器形の電圧比較器を形成しており、共通エミッタは、定
電流源Ｉ４を介して電源ラインに接続される。また、ト
ランジスタＱ１７、ダイオードＱ１６は、コレクタ側の
負荷として機能する。トランジスタＱ１５のコレクタか
らは、第２図（ｅ）の出力波形が得られるが、この出力
波形に対しては、差動対トランジスタ０１８，０１９部
において、水平同期信号によるマスクがかけられる。よ
って、トランジスタＱ１８．Ｑ１９の共通コレクタから
は、第２図＜ｒ＞に示したバーストゲートパルスが得ら
れる。

一方、積分器１２．１３側には、水平同期信号が負極性
でトランジスタＱ１のベースに印加される。水平同期信
号の前縁で、トランジスタＱ１は、オンからオフ化なる
。これによって、トランジスタＱ４は、オフからオンと
なり、またトランジスタＱ６もオフからオンとなる。

この結果、容ｆｆ１ｃＩ側では、トランジスタＱ３がオ
ンし、抵抗Ｒ３，トランジスタＱ３を介して充電が行な
われる。抵抗Ｒ１，Ｒ２，ダイオードＱ２は、バイアス
用の素子である。一方、容量Ｃ２側では、ここに蓄積さ
れていた電荷が、トランジスタＱ６を介して放電される
。

次に、水平同期信号の後縁に至ると、トランジスタＱ１
は、オン、トランジスタＱ４．Ｑ６はオフとなる。また
トランジスタＱ３もオフとなる。

この結果、容ｆｆ１ｃＩ側では、定電流源■１を介して
放電が行なわれる。また、容ｆｆ１ｃ２側では、抵抗Ｒ
７，トランジスタＱ１３を通して充電が行なわれる。

抵抗Ｒ６，ダイオードＱ９．抵抗Ｒ８，定電流源１２に
よる直列回路及び、トランジスタＱ７は、容量Ｃ１の定
常時の端子電圧を設定している。抵抗Ｒ５，トランジス
タＱ８．ダイオードＱ５．抵抗Ｒ４は、トランジスタＱ
１のコレクタ及びトランジスタＱ４．Ｑ６のベースにド
ライブ電流を供給している。トランジスタＱ１０．ダイ
オード１１、トランジスタＱ１２．定電流源Ｉ３は、容
量Ｃ２の定常時の端子電圧を設定している。

従って、容ｆｆ１ｃ１．Ｃ２の定常時の端子電圧の差は
、トランジスタＱ７．ＱＩＯのベース間に電位差を与え
る抵抗Ｒ８を調整することで設定できる。

次に本発明を従来の回路とを比較してみる。

さらに、第４図の従来回路では、第１図の回路と同等の
効ｒＡを得ようとすると、山形波形のピーク電位を第２
図の（Ｃ）と（ｄ）のピーク値の差電圧にとる必要があ
る。積分回路のダイナミックレンジを最大限に利用し、
ピーク電圧を最大にとり、パルス幅のばらつきを抑えよ
うとすると、第４図の従来回路では基準電圧Ｖｒｅｆが
非常に低い電位になり、次段のパルス発生回路入力段の
構成に、制約を与えることになる。これに対し、本発明
の回路では１　／　２　Ｖｃｃ　（Ｖｃｃ：電源電圧）
付近の電位で積分波形を比較できるので、パルス発生回
路入力段の構成は非常に自由度が高くなる。

［発明の効果］以上説明したように本発明は、積分容量値の絶対値ばら
つきに対して、パルス幅ばらつきの少ないバーストゲー
トパルス発生回路を提供できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は第１図の回路の各部信号波形図、第３図は第１図の積
分器及びパルス発生回路の具体例を示す回路図、第４図
は従来のバーストゲートパルス発生回路のブロック図、
第５図は第４図の回路の各部信号波形図である。１１・・・同期分離回路、１２．１３・・・積分器、４
・・・パルス発生回路、Ｑｌ、Ｑ４．Ｑ５．Ｑ６゜Ｑ７
．Ｑ１０．Ｑｌ６．Ｑｌ７．Ｑｌ８．Ｑｌ９・・・ＮＰ
Ｎトランジスタ、Ｑ２．Ｑ３．Ｑ８．Ｑ９゜Ｑｌｌ、Ｑ
ｌ２．Ｑｌ３．Ｑｌ４．Ｑｌ５・・・ＰＮＰトランジス
タ。

Claims

【特許請求の範囲】

複合映像信号から同期信号を分離する同期分離手段と、
前記同期信号が供給され、その前縁から充電を開始し、
後縁から放電を開始して正方向の山形電圧波を出力する
第１の積分手段と、前記同期信号が供給され、その前縁
から放電を開始し、後縁から充電を開始して負方向の山
形電圧波を出力するも、前記正方向の山形電圧波の定常
時直流レベルよりも高くなっており、互いの山形の傾斜
部が該正方向の山形電圧波を交叉するように設定された
第２の積分手段と、前記正及び負方向の山形電圧波が入
力され、両山形電圧波を比較し前記傾斜部の最初の交点
から次の交点までの間にパルス出力を得るとともに、こ
のパルスを前記同期信号によりマスクし、バースト期間
に対応するバーストゲートパルスを得るパルス発生回路
とを具備してなるバーストゲートパルス発生回路。