JPH028350B2 - - Google Patents
Info
- Publication number
- JPH028350B2 JPH028350B2 JP13145982A JP13145982A JPH028350B2 JP H028350 B2 JPH028350 B2 JP H028350B2 JP 13145982 A JP13145982 A JP 13145982A JP 13145982 A JP13145982 A JP 13145982A JP H028350 B2 JPH028350 B2 JP H028350B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- smoothing circuit
- output
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は入力信号を逆数に変換して出力する逆
数関数発生回路に関するものである。
数関数発生回路に関するものである。
上記回路は演算装置あるいは制御装置中に組込
まれて広範囲に使用されており、自動車関係では
車速表示装置あるいはグロープラグの電力制御装
置等に使用される。従来の逆数関数発生回路とし
ては除算回路を利用するもの、あるいは鋸歯状波
をコンパレータで基準電圧と比較し、入力電圧と
コンパレータの出力パルス幅とが逆数の関係にな
ることを利用するもの等があるが、いずれも回路
構成が複雑である。
まれて広範囲に使用されており、自動車関係では
車速表示装置あるいはグロープラグの電力制御装
置等に使用される。従来の逆数関数発生回路とし
ては除算回路を利用するもの、あるいは鋸歯状波
をコンパレータで基準電圧と比較し、入力電圧と
コンパレータの出力パルス幅とが逆数の関係にな
ることを利用するもの等があるが、いずれも回路
構成が複雑である。
本発明は抵抗とコンデンサを直列に接続した第
１の平滑回路と所定のヒステリシスを有するコン
パレータと、コンパレータの出力信号にて上記第
１の平滑回路の充放電を行なうアナログスイツチ
とにより入力信号の大きさに反比例したデユーテ
イ比を有する矩形パルス信号を発生し、このパル
ス信号を第２の平滑回路で平滑することにより入
力信号の逆数信号を発生するようにしたもので、
従来回路に比して極めて簡単な回路構成で逆数関
数発生回路を実現したものである。
１の平滑回路と所定のヒステリシスを有するコン
パレータと、コンパレータの出力信号にて上記第
１の平滑回路の充放電を行なうアナログスイツチ
とにより入力信号の大きさに反比例したデユーテ
イ比を有する矩形パルス信号を発生し、このパル
ス信号を第２の平滑回路で平滑することにより入
力信号の逆数信号を発生するようにしたもので、
従来回路に比して極めて簡単な回路構成で逆数関
数発生回路を実現したものである。
以下本発明を図示の実施例により説明する。
第１図は本発明の逆数関数発生回路を車速表示
装置に利用した例を示すもので、１は所定間隔で
スリツトを形成した円板であり、車輪の回転軸に
取り付けてある。２は上記スリツトを通過した光
を検出して電気信号を出力する光式回転検出器
で、一定時間内に通過するスリツト数に等しいパ
ルス信号を出力する。３は波形整形回路、４は積
分回路、５はピーク値ホールド回路、６は本発明
の逆数関数発生回路、７はスピードメータであ
る。回転検出器２の出力パルスは波形整形回路３
で矩形パルス３ａに波形整形され（第２図Ａ）、
積分回路４にてこの矩形パルス３ａの周期T1、
T2に比例した波高V1、V2を有する三角波４ａに
交換される（第２図Ｂ）。上記三角波４ａの波高
V1、V2はピーク値ホールド回路５にて、次の新
たなパルス３ａが出力されるまでホールドされ
（第２図Ｃ）、このホールド信号５ａが逆数関数発
生回路６にて逆数信号に交換されてスピードメー
タ７に入力される。
装置に利用した例を示すもので、１は所定間隔で
スリツトを形成した円板であり、車輪の回転軸に
取り付けてある。２は上記スリツトを通過した光
を検出して電気信号を出力する光式回転検出器
で、一定時間内に通過するスリツト数に等しいパ
ルス信号を出力する。３は波形整形回路、４は積
分回路、５はピーク値ホールド回路、６は本発明
の逆数関数発生回路、７はスピードメータであ
る。回転検出器２の出力パルスは波形整形回路３
で矩形パルス３ａに波形整形され（第２図Ａ）、
積分回路４にてこの矩形パルス３ａの周期T1、
T2に比例した波高V1、V2を有する三角波４ａに
交換される（第２図Ｂ）。上記三角波４ａの波高
V1、V2はピーク値ホールド回路５にて、次の新
たなパルス３ａが出力されるまでホールドされ
（第２図Ｃ）、このホールド信号５ａが逆数関数発
生回路６にて逆数信号に交換されてスピードメー
タ７に入力される。
上記逆数信号は矩形パルス３ａの周期T1、T2
の逆数になつており、パルス３ａの周波数すなわ
ち単位時間当りのパルス３ａの発生数に比例して
いるから、車輪の回転数たる車速を示している。
の逆数になつており、パルス３ａの周波数すなわ
ち単位時間当りのパルス３ａの発生数に比例して
いるから、車輪の回転数たる車速を示している。
この方式の車速表示装置は光式回転検出器２の
出力パルスを直接カウントする従来方式と比較す
ると、単位時間毎に出力パルスをサンプルする回
路、パルスをカウントする回路、Ｄ／Ａ交換回路
等が不要で装置回路が簡単になり、さらに出力パ
ルス数が少くなる低速時に車速表示が不正確にな
るという上記従来方式における欠点もない。
出力パルスを直接カウントする従来方式と比較す
ると、単位時間毎に出力パルスをサンプルする回
路、パルスをカウントする回路、Ｄ／Ａ交換回路
等が不要で装置回路が簡単になり、さらに出力パ
ルス数が少くなる低速時に車速表示が不正確にな
るという上記従来方式における欠点もない。
さて、第３図に本発明の逆数関数発生回路６の
回路例を示す。図中R1，R2，R3は抵抗、C1，C2
はコンデンサ、６３は所定電圧△Ve1のヒステリ
シスを有するコンパレータ、６４ａ，６４ｂ，６
４ｃ，６４ｄはアナログスイツチで該スイツチ６
４ａ〜６４ｄの端子Ｇに高レベルを入力すると端
子Ｓ、Ｄ間が導通する。また６５はインバータで
ある。上記抵抗R1，R2とコンデンサC1，C2はそ
れぞれ直列に接続されて、第１の平滑回路６１、
第２の平滑回路６２を構成している。コンパレー
タ６３の一方の比較入力部たる非反転入力端子
（＋）は第１の定電圧源Vr1に接続され、他方の
比較入力部たる反転入力端子（−）は上記第１の
平滑回路６１の出力部６１ｂと接続してある。抵
抗R3はコンパレータ６３のヒステリシス電圧△
Ve1の調整用で、抵抗R3の値が大きいと上記電圧
△Ve1は小さくなる。コンパレータ６３は非反転
入力端子（＋）への入力電圧Vr1が反転入力端子
（−）への入力たる上記平滑回路６１の出力電圧
Vc1より大きい場合に高レベル信号を出力する。
回路例を示す。図中R1，R2，R3は抵抗、C1，C2
はコンデンサ、６３は所定電圧△Ve1のヒステリ
シスを有するコンパレータ、６４ａ，６４ｂ，６
４ｃ，６４ｄはアナログスイツチで該スイツチ６
４ａ〜６４ｄの端子Ｇに高レベルを入力すると端
子Ｓ、Ｄ間が導通する。また６５はインバータで
ある。上記抵抗R1，R2とコンデンサC1，C2はそ
れぞれ直列に接続されて、第１の平滑回路６１、
第２の平滑回路６２を構成している。コンパレー
タ６３の一方の比較入力部たる非反転入力端子
（＋）は第１の定電圧源Vr1に接続され、他方の
比較入力部たる反転入力端子（−）は上記第１の
平滑回路６１の出力部６１ｂと接続してある。抵
抗R3はコンパレータ６３のヒステリシス電圧△
Ve1の調整用で、抵抗R3の値が大きいと上記電圧
△Ve1は小さくなる。コンパレータ６３は非反転
入力端子（＋）への入力電圧Vr1が反転入力端子
（−）への入力たる上記平滑回路６１の出力電圧
Vc1より大きい場合に高レベル信号を出力する。
上記コンパレータ６３の出力信号はアナログス
イツチ６４ａ，６４ｃの端子Ｇに入力されるとと
もに、インバータ６５でそのレベルを反転せしめ
られてアナログスイツチ６４ｂ，６４ｄの端子Ｇ
に入力される。上記アナログスイツチ６４ａ，６
４ｂは直列に接続されて第１の平滑回路６１の入
力部６１ａを選択的に入力信号端子６５ａおよび
アースに導通せしめる第１のスイツチ回路を構成
しており、上記アナログスイツチ６４ｃ，６４ｄ
は直列に接続されて第２の平滑回路の入力部６２
ａを選択的に第２の定電圧源Vr1およびアースに
導通せしめる第２のスイツチ回路を構成してい
る。
イツチ６４ａ，６４ｃの端子Ｇに入力されるとと
もに、インバータ６５でそのレベルを反転せしめ
られてアナログスイツチ６４ｂ，６４ｄの端子Ｇ
に入力される。上記アナログスイツチ６４ａ，６
４ｂは直列に接続されて第１の平滑回路６１の入
力部６１ａを選択的に入力信号端子６５ａおよび
アースに導通せしめる第１のスイツチ回路を構成
しており、上記アナログスイツチ６４ｃ，６４ｄ
は直列に接続されて第２の平滑回路の入力部６２
ａを選択的に第２の定電圧源Vr1およびアースに
導通せしめる第２のスイツチ回路を構成してい
る。
上記の如き構成を有する逆数関数発生回路６の
作動を以下に述べる。
作動を以下に述べる。
上記発生回路６の作動初期には第１の平滑回路
６１の出力電圧Vc1より定電圧Vr1のほうが大き
いから、コンパレータ６３より高レベル信号が出
力され、第１のアナログスイツチ６４ａの端子
Ｓ、Ｄ間が導通する。入力信号端子６５ａにピー
ク値ホールド回路５（第１図参照）の出力信号５
ａ（第２図参照）が入力されると、第１の平滑回
路６１のコンデンサC1は抵抗R1を通して充電さ
れ、その両端電圧すなわち平滑回路６１の出力電
圧Vc1が定電圧Vc1が上昇する。この出力電圧
Vc1が定電圧Vr1より大きく、正確にはヒステリ
シスを考慮に入れて（Vr1＋△Ve1／２）より大きく なるとコンパレータ６３の出力は低レベル信号に
変わるから、第１のアナログスイツチ６４は非導
通となり、代わつて第２のアナログスイツチ６４
ｂの端子Ｓ、Ｄ間が導通する。この結果コンデン
サC1に蓄えられた電荷は抵抗R1を通して放電し、
コンデンサC1の両端電圧すなわち平滑回路６１
の出力電圧Vc1が低下する。この出力電圧Vc1が
定電圧Vr1より小さく、正確にはヒステリシスを
考慮に入れて（Vr1−△Ve1／２）より小さくなると コンパレータ６３の出力が再び高レベル信号に変
わり、再びコンデンサC1が充電され、その両端
電圧すなわち平滑回路６１の出力電圧Vc1が上昇
する。
６１の出力電圧Vc1より定電圧Vr1のほうが大き
いから、コンパレータ６３より高レベル信号が出
力され、第１のアナログスイツチ６４ａの端子
Ｓ、Ｄ間が導通する。入力信号端子６５ａにピー
ク値ホールド回路５（第１図参照）の出力信号５
ａ（第２図参照）が入力されると、第１の平滑回
路６１のコンデンサC1は抵抗R1を通して充電さ
れ、その両端電圧すなわち平滑回路６１の出力電
圧Vc1が定電圧Vc1が上昇する。この出力電圧
Vc1が定電圧Vr1より大きく、正確にはヒステリ
シスを考慮に入れて（Vr1＋△Ve1／２）より大きく なるとコンパレータ６３の出力は低レベル信号に
変わるから、第１のアナログスイツチ６４は非導
通となり、代わつて第２のアナログスイツチ６４
ｂの端子Ｓ、Ｄ間が導通する。この結果コンデン
サC1に蓄えられた電荷は抵抗R1を通して放電し、
コンデンサC1の両端電圧すなわち平滑回路６１
の出力電圧Vc1が低下する。この出力電圧Vc1が
定電圧Vr1より小さく、正確にはヒステリシスを
考慮に入れて（Vr1−△Ve1／２）より小さくなると コンパレータ６３の出力が再び高レベル信号に変
わり、再びコンデンサC1が充電され、その両端
電圧すなわち平滑回路６１の出力電圧Vc1が上昇
する。
以上の作動を繰り返すことにより、コンパレー
タ６３の出力信号６３ａは一定周期で発振する。
これを第４図Ｄに示す。また上記第１の平滑回路
６１の出力電圧Vc1の時間変化を同図Ｅに示す。
図に示す如く上記平滑回路６１の出力電圧Vc1は
定電圧Vr1を中心にコンパレータ６３のヒステリ
シス電圧△Ve1の幅で上昇下降を繰り返し、出力
電圧Vc1の上昇時はコンデンサC1の充電時に、下
降時はコンデンサC1の放電時にそれぞれ対応し
ている。また上記出力電圧Vc1の上昇時にはコン
パレータ６３の出力信号６３ａは高レベルであ
り、出力電圧Vc1の下降時には低レベルである。
上記コンパレータ６３の出力信号６３ａが高レベ
ルとなつている時間をTc、高レベルとなる周期
をＴとして、以下出力信号６３ａのデユーテイ比
To／Ｔを算出する。
タ６３の出力信号６３ａは一定周期で発振する。
これを第４図Ｄに示す。また上記第１の平滑回路
６１の出力電圧Vc1の時間変化を同図Ｅに示す。
図に示す如く上記平滑回路６１の出力電圧Vc1は
定電圧Vr1を中心にコンパレータ６３のヒステリ
シス電圧△Ve1の幅で上昇下降を繰り返し、出力
電圧Vc1の上昇時はコンデンサC1の充電時に、下
降時はコンデンサC1の放電時にそれぞれ対応し
ている。また上記出力電圧Vc1の上昇時にはコン
パレータ６３の出力信号６３ａは高レベルであ
り、出力電圧Vc1の下降時には低レベルである。
上記コンパレータ６３の出力信号６３ａが高レベ
ルとなつている時間をTc、高レベルとなる周期
をＴとして、以下出力信号６３ａのデユーテイ比
To／Ｔを算出する。
定電圧Vr1を逆数関数発生回路６への入力信号
すなわちピーク値ホールド回路５の出力信号５ａ
の電圧V1より低い値に設定し、かつコンパレー
タ６３のヒステリシス電圧△Ve1を充分に小さく
しておくと、コンデンサC1への充電電流i11は次
式(1)で与えられる i11＝V1−Vr1／R1 ……(1) したがつて時間To中のコンデンサC1への充電
電荷△Q11は △Q11＝i11To ……(2) または △Q11＝C1△Ve1 ……(3) で表わされる。
すなわちピーク値ホールド回路５の出力信号５ａ
の電圧V1より低い値に設定し、かつコンパレー
タ６３のヒステリシス電圧△Ve1を充分に小さく
しておくと、コンデンサC1への充電電流i11は次
式(1)で与えられる i11＝V1−Vr1／R1 ……(1) したがつて時間To中のコンデンサC1への充電
電荷△Q11は △Q11＝i11To ……(2) または △Q11＝C1△Ve1 ……(3) で表わされる。
上式(1)、(2)、(3)より
△Ve1＝To／C1R1（V1−Vr1） ……(4)
次にコンデンサC1の放電電流をi12とすると
i12B＝Vr1／R1） ……(5)
放電電荷△Q12は
△Q12＝i12（Ｔ−To） ……(6)
放電電荷△Q12と充電電荷△Q11は等しいから
上式(3)、(5)、(6)より △Ve1＝（Ｔ−To）／C1R1）Vr1 ……(7) したがつて、(4)式、(7)式より To／Ｔ＝Vr1／V1 ……(8) (8)式においてVr1は一定であるから、上記コン
パレータ６３の出力信号６３ａのデユーテイ比
To／Ｔは逆数関数発生回路６への入力信号すなわち ピーク値ホールド回路５の出力信号５ａ（第２図
参照）の電圧V1の逆数に比例している。
上式(3)、(5)、(6)より △Ve1＝（Ｔ−To）／C1R1）Vr1 ……(7) したがつて、(4)式、(7)式より To／Ｔ＝Vr1／V1 ……(8) (8)式においてVr1は一定であるから、上記コン
パレータ６３の出力信号６３ａのデユーテイ比
To／Ｔは逆数関数発生回路６への入力信号すなわち ピーク値ホールド回路５の出力信号５ａ（第２図
参照）の電圧V1の逆数に比例している。
一方、上記コンパレータ６３の出力信号６３ａ
はアナログスイツチ６４ｃ，６４ｄの各端子Ｇに
も入力されるから、上記スイツチ６４ｃはスイツ
チ６４ａと同時に作動し、スイツチ６４ｄはスイ
ツチ６４ｂと同時に作動する。スイツチ６４ｃの
導通時には定電圧源Vr2より第２の平滑回路６２
の抵抗R2を通してコンデンサC2が充電され、ス
イツチ６４ｄの導通時には反対に上記コンデンサ
C2が抵抗R2を通して放電する。そして、上記ス
イツチ６４ｃの導通時間はスイツチ６４ａと同様
Toであり、スイツチ６４ｄの導通時間はスイツ
チ６４ｂと同様（Ｔ−To）であるから、コンデ
ンサC2の両端電圧すなわち第２の平滑回路６２
の出力電圧Vc2は充電電荷△Q21と放電電荷△Q22
が等しくなるような平均電圧Voを中心に微少な
電圧幅△Voで脈動する。以下、上記平均電圧Vo
を計算する。
はアナログスイツチ６４ｃ，６４ｄの各端子Ｇに
も入力されるから、上記スイツチ６４ｃはスイツ
チ６４ａと同時に作動し、スイツチ６４ｄはスイ
ツチ６４ｂと同時に作動する。スイツチ６４ｃの
導通時には定電圧源Vr2より第２の平滑回路６２
の抵抗R2を通してコンデンサC2が充電され、ス
イツチ６４ｄの導通時には反対に上記コンデンサ
C2が抵抗R2を通して放電する。そして、上記ス
イツチ６４ｃの導通時間はスイツチ６４ａと同様
Toであり、スイツチ６４ｄの導通時間はスイツ
チ６４ｂと同様（Ｔ−To）であるから、コンデ
ンサC2の両端電圧すなわち第２の平滑回路６２
の出力電圧Vc2は充電電荷△Q21と放電電荷△Q22
が等しくなるような平均電圧Voを中心に微少な
電圧幅△Voで脈動する。以下、上記平均電圧Vo
を計算する。
コンデンサC2への充電電流i21は
i21＝Vr2−Vo／R2 ……(9)
この時の充電電荷△Q21は
△Q21＝i21To ……(10)
または
△Q21＝C2△Vo ……(11)
上式(9)、(10)、(11)より
△Vo＝Vr2−Vo／C2R2To ……(12)
次にコンデンサC2の放電電流i22は
i22＝Vo／R2） ……（13）
この時の放電電荷△Q22は
△Q22＝i22（Ｔ−To） ……（14）
放電電荷△Q22と△Q21は等しいから上式(11)、
（13）、（14）より △Vo＝Vo／C2R2（Ｔ−TO） ……（15） したがつて上式(12)、（15）より第２の平滑回路
の平均出力電圧Voは Vo＝To／ＴVr2 ……（16） (8)式を（16）式に代入すると Vo＝Vr1、Vr2／V1 ……（17） （17）式においてVr1、Vr2は一定であるから、
第２の平滑回路の平均出力電圧Voすなわち逆数
関数発生回路６の平均出力電圧はピーク値ホール
ド回路５の出力信号５ａの電圧V1すなわち逆数
関数発生回路６の入力信号電圧の逆数となる。上
記の関係式は各平滑回路６１，６２の充放電時の
時定数が等しいことを前提としている。実際のア
ナログスイツチは数百Ωの抵抗値をもつているた
め誤差の許容範囲内でアナログスイツチ６４ａ，
６４ｂおよびアナログスイツチ６４ｃ，６４ｄは
それぞれ通電抵抗のほぼ等しいものを使用する必
要がある。アナログスイツチ４個の入つたＣ−
MOS1Cたとえば東芝製To4066BPを使用すれば
同一チツプで抵抗値のバラツキが少ないため誤差
を少くすることができる。
（13）、（14）より △Vo＝Vo／C2R2（Ｔ−TO） ……（15） したがつて上式(12)、（15）より第２の平滑回路
の平均出力電圧Voは Vo＝To／ＴVr2 ……（16） (8)式を（16）式に代入すると Vo＝Vr1、Vr2／V1 ……（17） （17）式においてVr1、Vr2は一定であるから、
第２の平滑回路の平均出力電圧Voすなわち逆数
関数発生回路６の平均出力電圧はピーク値ホール
ド回路５の出力信号５ａの電圧V1すなわち逆数
関数発生回路６の入力信号電圧の逆数となる。上
記の関係式は各平滑回路６１，６２の充放電時の
時定数が等しいことを前提としている。実際のア
ナログスイツチは数百Ωの抵抗値をもつているた
め誤差の許容範囲内でアナログスイツチ６４ａ，
６４ｂおよびアナログスイツチ６４ｃ，６４ｄは
それぞれ通電抵抗のほぼ等しいものを使用する必
要がある。アナログスイツチ４個の入つたＣ−
MOS1Cたとえば東芝製To4066BPを使用すれば
同一チツプで抵抗値のバラツキが少ないため誤差
を少くすることができる。
ここで、上記第２の平滑回路の出力電圧Vc2の
脈動電圧幅△Voを小さくするには第１の平滑回
路６１のCR時定数を小さくしてコンパレータ６
３の出力信号６３ａの発振周波数を高くするとと
もに、第２の平滑回路６２の時定数を大きくする
必要がある。
脈動電圧幅△Voを小さくするには第１の平滑回
路６１のCR時定数を小さくしてコンパレータ６
３の出力信号６３ａの発振周波数を高くするとと
もに、第２の平滑回路６２の時定数を大きくする
必要がある。
発明者らの実験ではコンパレータ６３、インバ
ータ２、スイツチ６４ａ，６４ｂの遅れ時間によ
り上記発振周波数の上限は50KHz程度であり、
この状態で第２の平滑回路６２のCR時定数を適
当に大きくすることにより上記脈動電圧幅△Vo
は実用上問題のない程度に小さくできる。
ータ２、スイツチ６４ａ，６４ｂの遅れ時間によ
り上記発振周波数の上限は50KHz程度であり、
この状態で第２の平滑回路６２のCR時定数を適
当に大きくすることにより上記脈動電圧幅△Vo
は実用上問題のない程度に小さくできる。
以上の如く、本発明は平滑回路と、コンパレー
タと、アナログスイツチにより極めて簡単な構成
で、安価かつ精度の良い逆数関数発生回路を実現
したもので、演算装置、制御装置に組込んで広く
利用し得るものである。
タと、アナログスイツチにより極めて簡単な構成
で、安価かつ精度の良い逆数関数発生回路を実現
したもので、演算装置、制御装置に組込んで広く
利用し得るものである。
第１図は本発明の逆数関数発生回路を使用した
車速表示装置の構成を示す図、第２図は波形整形
回路、積分回路、ピーク値ホールド回路の出力信
号波形を示す図、第３図は本発明の逆数関数発生
回路の回路例を示す図、第４図はコンパレータ、
第１の平滑回路の出力信号波形を示す図である。 ６……逆数関数発生回路、６１……第１の平滑
回路、６２……第２の平滑回路、６３……コンパ
レータ、６４ａ，６４ｂ，６４ｃ，６４ｄ……ア
ナログスイツチ（第１のスイツチ回路および第２
のスイツチ回路）、Vr1，Vr2……定電圧源、６５
ａ……入力信号端子、６５ｂ……出力信号端子。
車速表示装置の構成を示す図、第２図は波形整形
回路、積分回路、ピーク値ホールド回路の出力信
号波形を示す図、第３図は本発明の逆数関数発生
回路の回路例を示す図、第４図はコンパレータ、
第１の平滑回路の出力信号波形を示す図である。 ６……逆数関数発生回路、６１……第１の平滑
回路、６２……第２の平滑回路、６３……コンパ
レータ、６４ａ，６４ｂ，６４ｃ，６４ｄ……ア
ナログスイツチ（第１のスイツチ回路および第２
のスイツチ回路）、Vr1，Vr2……定電圧源、６５
ａ……入力信号端子、６５ｂ……出力信号端子。
Claims (1)
- １ 入力信号端子に入力した入力信号を逆数に変
換して出力信号端子に出力する逆数関数発生回路
において、抵抗とコンデンサを直列に接続した第
１の平滑回路および第２の平滑回路と、ヒステリ
シスを有するコンパレータと、定電圧源と、上記
第１の平滑回路の入力部を上記入力信号端子およ
びアースに選択的に導通せしめる第１のスイツチ
回路と、上記第２の平滑回路の入力部を上記定電
圧源およびアースに選択的に導通せしめる第２の
スイツチ回路とを設け、上記コンパレータの一方
の比較入力部は上記定電圧源に接続するとともに
他方の比較入力部は上記第１の平滑回路の出力部
と接続し、また上記第２の平滑回路の出力部は上
記出力端子に接続して、上記第１の平滑回路の出
力電圧が上記定電圧源の電圧よりも高くなつた場
合には上記コンパレータの出力信号により上記第
１のスイツチ回路および第２のスイツチ回路を作
動せしめて上記第１の平滑回路および第２の平滑
回路の各入力部をそれぞれアースに導通せしめる
ようになしたことを特徴とする逆数関数発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13145982A JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13145982A JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922168A JPS5922168A (ja) | 1984-02-04 |
| JPH028350B2 true JPH028350B2 (ja) | 1990-02-23 |
Family
ID=15058448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13145982A Granted JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922168A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022736A (ja) * | 2008-07-24 | 2010-02-04 | Bridgestone Sports Co Ltd | キャディバッグ用芯材及びキャディバッグ |
| JP5841375B2 (ja) * | 2011-08-10 | 2016-01-13 | ローム株式会社 | 降圧ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた照明機器 |
-
1982
- 1982-07-28 JP JP13145982A patent/JPS5922168A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5922168A (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0239133B2 (ja) | ||
| JPH028350B2 (ja) | ||
| US4006417A (en) | Tachometer | |
| US4042834A (en) | Frequency doubler circuit | |
| JPH0122085Y2 (ja) | ||
| RU2190229C1 (ru) | Преобразователь переменного напряжения в цифровой код | |
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JPH0141240B2 (ja) | ||
| SU1564712A1 (ru) | Мультивибратор | |
| JPS5812140Y2 (ja) | レベル表示装置 | |
| JPH021458B2 (ja) | ||
| KR950006077Y1 (ko) | 전압/주파수 변환기 | |
| JP2653167B2 (ja) | コーヒーミル | |
| SU1132349A1 (ru) | Управл емый генератор треугольного напр жени | |
| JPS58162127A (ja) | タイマ装置 | |
| SU1473070A1 (ru) | Генератор импульсов | |
| SU830530A1 (ru) | Устройство дл записи частотно- МОдулиРОВАННыХ СигНАлОВ | |
| SU1698826A1 (ru) | Преобразователь отклонени сопротивлени в код | |
| JPS6218991Y2 (ja) | ||
| KR910005742B1 (ko) | 바테리의 급속충전 제어방식 | |
| KR920009363B1 (ko) | 캠코더용 배터리의 충전제어회로 | |
| JPS6351246B2 (ja) | ||
| JPS5834620A (ja) | 時定数回路 | |
| JPS6020004Y2 (ja) | 容量式変換器 |