JPS5922168A - 逆数関数発生回路 - Google Patents
逆数関数発生回路Info
- Publication number
- JPS5922168A JPS5922168A JP13145982A JP13145982A JPS5922168A JP S5922168 A JPS5922168 A JP S5922168A JP 13145982 A JP13145982 A JP 13145982A JP 13145982 A JP13145982 A JP 13145982A JP S5922168 A JPS5922168 A JP S5922168A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- smoothing circuit
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は人力信号を逆数に変換して１］）ツノする逆数
関数発生回路に関するものである。
関数発生回路に関するものである。
上記回路は演算装置あるいは制御装置中にもｉ込まれて
広範囲に使用されており、自動車関係では車速表示装置
あるいはグロープラク゛の電ブＪ制御装置等に使用され
る。従来の逆数１％数発生回路としては除算回路を利用
するもの、あるいは鋸歯状波をコンパレータで基準重圧
と比較し、入力端子とコンパレータの出力ノイルレス幅
とｂ：；ψ数の関係になることを利用するもの等がある
力（、いずれも回路構成が複雑である。
広範囲に使用されており、自動車関係では車速表示装置
あるいはグロープラク゛の電ブＪ制御装置等に使用され
る。従来の逆数１％数発生回路としては除算回路を利用
するもの、あるいは鋸歯状波をコンパレータで基準重圧
と比較し、入力端子とコンパレータの出力ノイルレス幅
とｂ：；ψ数の関係になることを利用するもの等がある
力（、いずれも回路構成が複雑である。
本発明は抵抗とコンデンサを直列に接Ａ洗した第１の平
滑回路と所定のビステリシスを有するコンパレータと、
コンパレータの出力信号にて」−記第１の平滑回路の充
放電を行なうアナログスイッチとにより人力信号の大き
さに反比例したチューティ比を有する矩形パルス信号を
発生し、このパルス信号を第２の平滑回路で平滑するこ
とにより人力信号の逆数信号を発生するようにしたもの
で、従来回路に比して極めて簡牟な回路構成で逆数関数
発生回路を実現したものである。
滑回路と所定のビステリシスを有するコンパレータと、
コンパレータの出力信号にて」−記第１の平滑回路の充
放電を行なうアナログスイッチとにより人力信号の大き
さに反比例したチューティ比を有する矩形パルス信号を
発生し、このパルス信号を第２の平滑回路で平滑するこ
とにより人力信号の逆数信号を発生するようにしたもの
で、従来回路に比して極めて簡牟な回路構成で逆数関数
発生回路を実現したものである。
以下本発明を図示の実施例により説明する。
第１図は本発明の逆数関Ｉ！ｉ発生回路を車速表示装置
に利用した例を示すもので、１は所定間隔でスリットを
形成した円板であり、車輪の回転軸に取り付けである。
に利用した例を示すもので、１は所定間隔でスリットを
形成した円板であり、車輪の回転軸に取り付けである。
２は上記スリットを通過した光を検出して電気信号を出
力する光弐回転検出器で、一定時間内に通過するスリッ
ト数に等しいパルス信号をｉ１ｉ力する。３は波形整形
回路、４は積分回路、５はピーク値ホールド回路、６は
本発明の逆数関数発生回路、７はスピードメータである
。回転検出器２の出力パルスは波形整形回路３で矩形？
くシス３ａに波形整形され（第２図Ａ）、積分回路４に
てこの矩ｊ杉Ｉ＜シス３ａの周期Ｔ１、Ｔ２に比例１し
た波Ｑ ｖｔ、■。
力する光弐回転検出器で、一定時間内に通過するスリッ
ト数に等しいパルス信号をｉ１ｉ力する。３は波形整形
回路、４は積分回路、５はピーク値ホールド回路、６は
本発明の逆数関数発生回路、７はスピードメータである
。回転検出器２の出力パルスは波形整形回路３で矩形？
くシス３ａに波形整形され（第２図Ａ）、積分回路４に
てこの矩ｊ杉Ｉ＜シス３ａの周期Ｔ１、Ｔ２に比例１し
た波Ｑ ｖｔ、■。
を有する三角波４ａに変換される（第２図Ｂ ）。
上記三角波４＆の波高■１、■２はピークイ直ホールド
回路５にて、次の新たな？（シス３ａ力；（ｂブ］され
るまでホールドされ（第２１１０）、このホールド信号
５ａが逆数関数発生旧１路６にて逆数信号に変換感れて
スピードメータ７に人ブノされる。
回路５にて、次の新たな？（シス３ａ力；（ｂブ］され
るまでホールドされ（第２１１０）、このホールド信号
５ａが逆数関数発生旧１路６にて逆数信号に変換感れて
スピードメータ７に人ブノされる。
上記逆数信号は矩形・くルス３ａの周期Ｔ１、Ｔ 、
ｔｖ 、Ｑ ＆になっており、ｐ＜ルス３ ａノ１ＷＪ
ｉ皮Ｍすなわち単位時間当りの？くシス３ａの発生数に
比例しているから、車輪の回％べ数たる車速を示してい
る。
ｔｖ 、Ｑ ＆になっており、ｐ＜ルス３ ａノ１ＷＪ
ｉ皮Ｍすなわち単位時間当りの？くシス３ａの発生数に
比例しているから、車輪の回％べ数たる車速を示してい
る。
この方式の車速表示装置は光式回転検１４′Ｉｌ ａａ
２の出力！くシスを直接カウントするｔＥ来方式と比
較すると、単位時間毎に出力？（ルスをづ一ンブルする
回路、パルスをカウントする１１！Ｉｔｓ１Ｄ／八変換
回路弁が不ψで装置回路が匍ｔ１’ｔになり、さらに出
力パルス数が少くなる低伸時に車速表示が不正錨になる
という上記従来方式における欠点もない。
２の出力！くシスを直接カウントするｔＥ来方式と比
較すると、単位時間毎に出力？（ルスをづ一ンブルする
回路、パルスをカウントする１１！Ｉｔｓ１Ｄ／八変換
回路弁が不ψで装置回路が匍ｔ１’ｔになり、さらに出
力パルス数が少くなる低伸時に車速表示が不正錨になる
という上記従来方式における欠点もない。
さて、第３図に本発明の逆数関数発生回路６の回路例を
示す。図中Ｒ１、Ｒ，、Ｒ，は抵抗、００、Ｃ！はコン
デンサ、６３は所定電圧Δｖｅｌのビステリシスを有す
るコンパレータ、６４へ６４ ｂ、 ６４ ｃ、
６４ ｄはアナログスイッチで該スイッチ６４ａ〜６４
ｄの端子Ｇに高レベル信号を人力すると端子Ｓ、Ｄ間が
導通する。また６５はインバータである。上記抵抗Ｒ１
５Ｒ１とコンデンサＣ１，０２はそれぞれ直列に接続さ
れて、第１の平滑回路６１、第２の平滑回路６２ヲ１１
々成シている。コンパレータ６３の一方の比較人力部１
辷る非反軟入力端子（＋）は第１の定電圧１原ＶｒＨに
接続され、他方の比較人力部たる反転入力端子（−）は
上記第１の平滑回路６１の出力部６１１）と接続しであ
る。抵抗Ｒ１はコンパレータ６３のビステリシス也圧Δ
Ｖｅｌの調整用で、抵抗Ｒ３の値が太きいと上記７１１
１上△Ｖｅｌは小さくなる。コン戸くレータ６３は非１
ｉ転人ノＪ端子（＋）への入力端子Ｖｒｌが反転入力端
子（−）への入力たる上記平滑回路６１の出力電圧Ｖｃ
＋より大きい場合に高レベル信号を出力する。
示す。図中Ｒ１、Ｒ，、Ｒ，は抵抗、００、Ｃ！はコン
デンサ、６３は所定電圧Δｖｅｌのビステリシスを有す
るコンパレータ、６４へ６４ ｂ、 ６４ ｃ、
６４ ｄはアナログスイッチで該スイッチ６４ａ〜６４
ｄの端子Ｇに高レベル信号を人力すると端子Ｓ、Ｄ間が
導通する。また６５はインバータである。上記抵抗Ｒ１
５Ｒ１とコンデンサＣ１，０２はそれぞれ直列に接続さ
れて、第１の平滑回路６１、第２の平滑回路６２ヲ１１
々成シている。コンパレータ６３の一方の比較人力部１
辷る非反軟入力端子（＋）は第１の定電圧１原ＶｒＨに
接続され、他方の比較人力部たる反転入力端子（−）は
上記第１の平滑回路６１の出力部６１１）と接続しであ
る。抵抗Ｒ１はコンパレータ６３のビステリシス也圧Δ
Ｖｅｌの調整用で、抵抗Ｒ３の値が太きいと上記７１１
１上△Ｖｅｌは小さくなる。コン戸くレータ６３は非１
ｉ転人ノＪ端子（＋）への入力端子Ｖｒｌが反転入力端
子（−）への入力たる上記平滑回路６１の出力電圧Ｖｃ
＋より大きい場合に高レベル信号を出力する。
上記コンパレータ６３の出力信号はアナログスイッチ６
４ａ、６４ｃの端子Ｇに入力されるとともに、インノく
一タ６５でそのレベルを反転せしめられてアナログスイ
ッチ６４１）、６４ｄの端子Ｇに人力される。上記アナ
ログスイッチロ４ａ、６４ｂは直列に接続されて第１の
ｓ”ｆ ＋′＋）回路６１０入力部６］−１Ｌを歳択的
Ｃ・て人力（、ｉ号’、：’ｉｉ１子６５ａおよびアー
スに導通ぜしめる第１のスイッチ回路を’：ｉｉ ＋戊
しており、上記ア°γロク゛スイツヂ６４ｃ、６４ｄは
直列に接続さｆｔ ゛Ｃ第２の平滑回路の人力部６２ａ
を選択的に第２の定電圧源Ｖ ｒ ２およＯ・アースに
４通せしめる第２のスイッチ回路を溝［戊している。
４ａ、６４ｃの端子Ｇに入力されるとともに、インノく
一タ６５でそのレベルを反転せしめられてアナログスイ
ッチ６４１）、６４ｄの端子Ｇに人力される。上記アナ
ログスイッチロ４ａ、６４ｂは直列に接続されて第１の
ｓ”ｆ ＋′＋）回路６１０入力部６］−１Ｌを歳択的
Ｃ・て人力（、ｉ号’、：’ｉｉ１子６５ａおよびアー
スに導通ぜしめる第１のスイッチ回路を’：ｉｉ ＋戊
しており、上記ア°γロク゛スイツヂ６４ｃ、６４ｄは
直列に接続さｆｔ ゛Ｃ第２の平滑回路の人力部６２ａ
を選択的に第２の定電圧源Ｖ ｒ ２およＯ・アースに
４通せしめる第２のスイッチ回路を溝［戊している。
上記の如き１成を１１する逆数関ｉｊ＆発Ｉ４三［す］
Ｃ洛６の作動を以下に述べる。
Ｃ洛６の作動を以下に述べる。
上記発生回路６の作動初期には第１のゝド？ｆｔ回路６
１の出力電圧Ｖａ１より定電圧Ｖｒ１のほうカ大キいか
ら、コンｌぐレータ６３よす高レベル信号が出力孕れ、
第１のアナログスイッチ６４ａの端子ｓ、、１）間が導
通する。入力信号端子６５ａにピーク値ホールド回路５
（第１図参照）の出力信号５ａ（第２図参照）が入力さ
れると、第１の平滑回路６１のコンデンサＯ１は抵抗Ｒ
１を通して充電され、その両端′電圧すなわち平滑回路
６１の出力電圧Ｖｆ、１が上昇する。この出力、狂Ｉｋ
Ｖ ｃ ｌが定′覗圧Ｖｒｌより大きく、正確にはビ
ステリシスを考慮に入れて（Ｖ ｒ １＋ ａ）ヨリ大
きくなるとコンパレータ６３の出力は低レベル信号に斐
わるから、第１のアナログスイッチ６４ａは非導通とな
り、代わって第２のアナログスイッチ６４ｂの端子Ｓ％
Ｄ間が導通する。この結果コンデンサ’ ｓ Ｋ 蓄え
られた電荷は抵抗Ｒ１を通して放電し、コンデパー０１
の両端電圧すなわち平滑回路６１の出力電圧Ｖｃ１が吐
下する。この出力′電圧■ｃｌが定電ＩＥ Ｖｒｌよす
小す＜、正確にはヒステリシスを考ΔＶｅｌ 、岡に入れて（ｖ ｒ ｓ ２ ）より小さくな
るとコン・ぐレータ６３の出力が丙び高レベル信号に変
わり、再びコンデンサＣ１が充′屯され、その画瑞屈庄
すなわち平滑回路６１の出力電圧Ｖｃｌが上昇する。
１の出力電圧Ｖａ１より定電圧Ｖｒ１のほうカ大キいか
ら、コンｌぐレータ６３よす高レベル信号が出力孕れ、
第１のアナログスイッチ６４ａの端子ｓ、、１）間が導
通する。入力信号端子６５ａにピーク値ホールド回路５
（第１図参照）の出力信号５ａ（第２図参照）が入力さ
れると、第１の平滑回路６１のコンデンサＯ１は抵抗Ｒ
１を通して充電され、その両端′電圧すなわち平滑回路
６１の出力電圧Ｖｆ、１が上昇する。この出力、狂Ｉｋ
Ｖ ｃ ｌが定′覗圧Ｖｒｌより大きく、正確にはビ
ステリシスを考慮に入れて（Ｖ ｒ １＋ ａ）ヨリ大
きくなるとコンパレータ６３の出力は低レベル信号に斐
わるから、第１のアナログスイッチ６４ａは非導通とな
り、代わって第２のアナログスイッチ６４ｂの端子Ｓ％
Ｄ間が導通する。この結果コンデンサ’ ｓ Ｋ 蓄え
られた電荷は抵抗Ｒ１を通して放電し、コンデパー０１
の両端電圧すなわち平滑回路６１の出力電圧Ｖｃ１が吐
下する。この出力′電圧■ｃｌが定電ＩＥ Ｖｒｌよす
小す＜、正確にはヒステリシスを考ΔＶｅｌ 、岡に入れて（ｖ ｒ ｓ ２ ）より小さくな
るとコン・ぐレータ６３の出力が丙び高レベル信号に変
わり、再びコンデンサＣ１が充′屯され、その画瑞屈庄
すなわち平滑回路６１の出力電圧Ｖｃｌが上昇する。
以上の作動を繰り返すことにより、コン・イレータ６３
の出力信号６３ａは一定同期で発振する。
の出力信号６３ａは一定同期で発振する。
これを第４図りに示す。また上記第１のλド滑回路６１
の出力電圧Ｖｃ１の時間変化を同図Ｅに示す。図に示す
如く上記平滑１輔路６１の出力電圧Ｖｃｌは定電圧Ｖｒ
、を中心にコン）＜レータ６３のビステリシス電圧Δｖ
ｅ、の幅でＬ昇下降を経り返し、出力Ｆ４． ＩｆＶ
ｃ ｔの上昇時はコンデンサＣ１の充電時に、ド降時は
コンデンサＣ１のｎ（電時にそれぞれ対応している。ま
た上記出力゛、撹圧■ｃ１の上昇時にはコンパレータ６
３の出力信号６３ａは高レベルであり、出力電圧Ｖｃ１
の下降時には低レベルである。上記コンパレータ６３の
出力信号６３ａが高レベルとなっている時間を’ｒｏｔ
＋ｎレベルとなる周期をＴとして、以下定電圧Ｖｒｌを
逆数関数発生回路６への入゛力信号すなわちピーク値ホ
ールド回路５の出力信号５ａの電圧ｖ１より低い値に設
定し、かつコンパレータ６３のヒステリシス電圧△Ｖθ
！を充分に小さくしておくと、コンデンサＣ１への充電
電流ｉｌｌは次式（１）で与えられる したがって時間Ｔｏ中のコンデンサＯ１への充電電荷Δ
１Ｑ目は △Ｑ ＩＩ＝ １１１ Ｔｏ・・−・−Φ・φ・（２）
または △Ｑ１１＝＝ ０１△■６１ ＋＋ ・ＨＨ・＋＋
（３）で表わされる。
の出力電圧Ｖｃ１の時間変化を同図Ｅに示す。図に示す
如く上記平滑１輔路６１の出力電圧Ｖｃｌは定電圧Ｖｒ
、を中心にコン）＜レータ６３のビステリシス電圧Δｖ
ｅ、の幅でＬ昇下降を経り返し、出力Ｆ４． ＩｆＶ
ｃ ｔの上昇時はコンデンサＣ１の充電時に、ド降時は
コンデンサＣ１のｎ（電時にそれぞれ対応している。ま
た上記出力゛、撹圧■ｃ１の上昇時にはコンパレータ６
３の出力信号６３ａは高レベルであり、出力電圧Ｖｃ１
の下降時には低レベルである。上記コンパレータ６３の
出力信号６３ａが高レベルとなっている時間を’ｒｏｔ
＋ｎレベルとなる周期をＴとして、以下定電圧Ｖｒｌを
逆数関数発生回路６への入゛力信号すなわちピーク値ホ
ールド回路５の出力信号５ａの電圧ｖ１より低い値に設
定し、かつコンパレータ６３のヒステリシス電圧△Ｖθ
！を充分に小さくしておくと、コンデンサＣ１への充電
電流ｉｌｌは次式（１）で与えられる したがって時間Ｔｏ中のコンデンサＯ１への充電電荷Δ
１Ｑ目は △Ｑ ＩＩ＝ １１１ Ｔｏ・・−・−Φ・φ・（２）
または △Ｑ１１＝＝ ０１△■６１ ＋＋ ・ＨＨ・＋＋
（３）で表わされる。
上式（１）、（２）、（３）より
Δ■θ＠ ＝ −（Ｖ ＠ −Ｖ ｒ １ ）・・・・
・・（４）１Ｒ１ 次にコンデンサＯ１の放゛鑞電泥をｉ１２とすると放心
電荷ΔＱ１！は ΔＱＩ寞＝ １１２ （Ｔ −Ｔｏ ）・・・・・・（
６）放電電荷△Ｑｓｚと充電電荷へＱ＋ｔは等しいがら
」二式（３）、（５）、（６）より したがって、（４）式、（７）式より （８）式においてＶｒｌは一定であるから、上記コンパ
レータ６３の出力信号６３ａのデユーティ比Ｔ。
・・（４）１Ｒ１ 次にコンデンサＯ１の放゛鑞電泥をｉ１２とすると放心
電荷ΔＱ１！は ΔＱＩ寞＝ １１２ （Ｔ −Ｔｏ ）・・・・・・（
６）放電電荷△Ｑｓｚと充電電荷へＱ＋ｔは等しいがら
」二式（３）、（５）、（６）より したがって、（４）式、（７）式より （８）式においてＶｒｌは一定であるから、上記コンパ
レータ６３の出力信号６３ａのデユーティ比Ｔ。
−は逆数関数老生回路６への入力信号すなわちピーク値
ホールド回路５の出力信号５ａ（ｉ２図参照）の電圧■
１の逆数に比例している。
ホールド回路５の出力信号５ａ（ｉ２図参照）の電圧■
１の逆数に比例している。
一方、上記コンパレータ６３の出力信号６３ａはアナロ
グスイッチ６４ａ、６４ｄの各ｉ１’Ｊ子Ｇにも人力さ
れるから、上記スイッチ６４ｃはスイッチ６４ａと同時
に作動し、スイッチ６４ｄはスイッチ６４ｂと同時に作
動する。スイッチ６４ａの導通時には定電圧源Ｖｒ！よ
り第２の平滑回路６２の抵抗Ｒ１を通してコンデンサ０
゜が充電され、スイッチ６４ｄの導通時には反対に上記
コンデンサＣ２が抵抗Ｒ２を通して放電する。そして、
上記スイッチ６４ｃの４通時間はスイッチ６４ａと同１
ｆｉＴｏであり、スイッチ６４ｄの導通時間はスイッチ
６４ｂと同様（Ｔ−ＴＯ）であるから、コンデンサＯ８
の両＠電圧すなわち第２の平滑回路６２の出力電圧Ｖｃ
２は充電電荷△Ｑｚｌと放電電荷△Ｑｚ！が等しくなる
ような平均電圧ｖＯを中心に微少な電圧幅Δ■０で脈動
する。以下、上記平均電圧Ｖｏを計算する。
グスイッチ６４ａ、６４ｄの各ｉ１’Ｊ子Ｇにも人力さ
れるから、上記スイッチ６４ｃはスイッチ６４ａと同時
に作動し、スイッチ６４ｄはスイッチ６４ｂと同時に作
動する。スイッチ６４ａの導通時には定電圧源Ｖｒ！よ
り第２の平滑回路６２の抵抗Ｒ１を通してコンデンサ０
゜が充電され、スイッチ６４ｄの導通時には反対に上記
コンデンサＣ２が抵抗Ｒ２を通して放電する。そして、
上記スイッチ６４ｃの４通時間はスイッチ６４ａと同１
ｆｉＴｏであり、スイッチ６４ｄの導通時間はスイッチ
６４ｂと同様（Ｔ−ＴＯ）であるから、コンデンサＯ８
の両＠電圧すなわち第２の平滑回路６２の出力電圧Ｖｃ
２は充電電荷△Ｑｚｌと放電電荷△Ｑｚ！が等しくなる
ような平均電圧ｖＯを中心に微少な電圧幅Δ■０で脈動
する。以下、上記平均電圧Ｖｏを計算する。
コンデンサＯ１への充電電流１，１は
１゜−Ｖｒ！７ＶＯ・・・・・・（９）２
この時の充電電荷ΔＱ３．は
ΔＱ ＊ｔ＝ｉ ｚｌＴｏ −−−−（１０）または
ΔＱ目＝ＯｘΔＶｏ −−−−（１１）上式（９）、（
１０）、（１１）より ＆にコンデンサ０！の紋電鷹流１ｚｘｕ１■−ゴ［・・
・・・・（１３） Ｒ。
１０）、（１１）より ＆にコンデンサ０！の紋電鷹流１ｚｘｕ１■−ゴ［・・
・・・・（１３） Ｒ。
この時の放電電荷△Ｑｘｚは
ΔＱｘｘ＝１！！ （Ｔ Ｔｏ ）・・・・・・（１
４）放電電荷ΔＱ！：とΔＱｘｘは等しいから上式％式
％） Ｌ ｆｖ カッチ−ｈ 式（１２）、（１５） Ｊｌ：
リＪ ２ ノ平？ｉ′）ｌｆｉ路の平均出力電圧■０
は Ｔｏ ＝ ” ｖｒ 、 −−−−−・（１６）（８）
式を（１６）式に代入すると （１７）式においてＶｒｌ、ｖｒ２は一定であるから、
第２の平滑回路の平均出力電圧■０すなわち逆数関数発
生回路６の平均出力ｆ電圧はピーク値ホールド回路５の
出力信号５ａの電圧■１すなわち逆数関数発生回路６０
入力信号屯圧の逆数となる。上記の関係式は各平滑回路
６１．６２の充放電時の時定数が等しいことを前提とし
ている。実際のアナログスイッチは数百Ωの抵抗値をも
っているため誤差の許容範囲内でアナログスイッチ６４
ａ、６４ｂＪよびアナログスイッチ６４ｃ、６４ｄはそ
れぞれ通′は抵抗のほぼ等しいものを使用する必要があ
る。アナログスイッチ４個の入った０−ＭＯＳ ’１０
．たとえは東芝製Ｔ０４０６６ ＢＰを使用すれば同一
チップで抵抗値のバラツキが少ないため誤差を少くする
ことができる。
４）放電電荷ΔＱ！：とΔＱｘｘは等しいから上式％式
％） Ｌ ｆｖ カッチ−ｈ 式（１２）、（１５） Ｊｌ：
リＪ ２ ノ平？ｉ′）ｌｆｉ路の平均出力電圧■０
は Ｔｏ ＝ ” ｖｒ 、 −−−−−・（１６）（８）
式を（１６）式に代入すると （１７）式においてＶｒｌ、ｖｒ２は一定であるから、
第２の平滑回路の平均出力電圧■０すなわち逆数関数発
生回路６の平均出力ｆ電圧はピーク値ホールド回路５の
出力信号５ａの電圧■１すなわち逆数関数発生回路６０
入力信号屯圧の逆数となる。上記の関係式は各平滑回路
６１．６２の充放電時の時定数が等しいことを前提とし
ている。実際のアナログスイッチは数百Ωの抵抗値をも
っているため誤差の許容範囲内でアナログスイッチ６４
ａ、６４ｂＪよびアナログスイッチ６４ｃ、６４ｄはそ
れぞれ通′は抵抗のほぼ等しいものを使用する必要があ
る。アナログスイッチ４個の入った０−ＭＯＳ ’１０
．たとえは東芝製Ｔ０４０６６ ＢＰを使用すれば同一
チップで抵抗値のバラツキが少ないため誤差を少くする
ことができる。
ここで、上記第２の平滑回路の出力電圧Ｖｃ。
の脈動７Ｉｉ田幅△ＶＯを小さくするには第１の平滑回
路６１のＯＲ時ポ数を小さくしてコンパレータ６３の出
力信号６３ａの発振周波数を高くするとともに、第２の
平滑回路６２の時定数を大きくする必要がある。
路６１のＯＲ時ポ数を小さくしてコンパレータ６３の出
力信号６３ａの発振周波数を高くするとともに、第２の
平滑回路６２の時定数を大きくする必要がある。
発明者らの実験ではコンにレータ６３、インバータ２、
スイッチ６４ａ、６４ｂの遅れ時間により上記に当発振
周波数の上限は５０ＫＨｚ程度であり、この状態で第２
の平滑回路６２のＯＲ時、？数を適当に大きくすること
により上記脈動電圧１１・ＭΔ■０は実用上間清１のな
い程度に小さくできる。
スイッチ６４ａ、６４ｂの遅れ時間により上記に当発振
周波数の上限は５０ＫＨｚ程度であり、この状態で第２
の平滑回路６２のＯＲ時、？数を適当に大きくすること
により上記脈動電圧１１・ＭΔ■０は実用上間清１のな
い程度に小さくできる。
以上の如く、本発明は平滑回路と、コンパレータと、ア
ナログスイッチにより極めて簡単な構成で、安１＋ｌｔ
ｉかつ精度の良い逆数関数発生回路？実現したもので、
演算装蔚、制（１１１Ｉ装置に組込んで広く利用し得る
ものである。
ナログスイッチにより極めて簡単な構成で、安１＋ｌｔ
ｉかつ精度の良い逆数関数発生回路？実現したもので、
演算装蔚、制（１１１Ｉ装置に組込んで広く利用し得る
ものである。
第１図は本発明の逆数関数発生回路を使用した車速表示
装置の構成を示す図、第２図は波形整形回路、積分回路
、ピーク値ホールド回路の出力信号波形を示す図、第３
図は本発明の逆数関数発生回路の回路例を示す図、第４
図はコンパレータ、第１の平滑回路の出力信号波形を示
す図である。 ６・・・・・・逆数関数発生回路 ６１・・・・・・第］の平滑回路 ６２・・・・・・第２の平滑回路 ６３・・・・・・コンパレータ ６４ａ、６４ｂ、６４ｃ、６４ｄ−＝−アナログスイッ
チ（第１のスイッチ回路および第２のスイッチ回路）Ｖ
ｒ １、Ｖｒｚ・・・・・・定電圧源６５ａ・・・・
・・入力信号端子 ６５ｂ・・・・・・出力信号端子
装置の構成を示す図、第２図は波形整形回路、積分回路
、ピーク値ホールド回路の出力信号波形を示す図、第３
図は本発明の逆数関数発生回路の回路例を示す図、第４
図はコンパレータ、第１の平滑回路の出力信号波形を示
す図である。 ６・・・・・・逆数関数発生回路 ６１・・・・・・第］の平滑回路 ６２・・・・・・第２の平滑回路 ６３・・・・・・コンパレータ ６４ａ、６４ｂ、６４ｃ、６４ｄ−＝−アナログスイッ
チ（第１のスイッチ回路および第２のスイッチ回路）Ｖ
ｒ １、Ｖｒｚ・・・・・・定電圧源６５ａ・・・・
・・入力信号端子 ６５ｂ・・・・・・出力信号端子
Claims (1)
- 人力信号端子に入力した入力信号を逆数に変換して出力
信号端子に出力する逆数関数発生回路において、抵抗と
コンデンサを直列に接続した第１の平滑回路および第２
の平滑回路と、ビステリシスを有するコンパレータと、
定電圧源と、上記第１の平滑回路の入力部を上記入力信
号端子およびアースに選択的に導通せしめる第１のスイ
ッチ回路と、上記第２の平滑回路の人力部を上記定電圧
源およびアースに選択的に導通せしめる第２のスイッチ
回路とを設け、上記コンパレータの一方の比゛較入力部
は上記定電圧源に接続するとともに他方の比較入力部は
上記第１の平滑回路の出力部と接続し、また上記第２の
平滑回路の出力部は上記出力端子に接続して、上記第１
の平滑回路の出力電圧が上記定電圧源の電圧よりも篩〈
なった場合には上記コンパレータの出力信号により上ｊ
５第１のスイッチ回路および第２のスイッチ回路をイ乍
ｖｔ＋せしめて上記第１の平滑回路および第２の平滑［
ｉｊｌ ！Ｓの６人力部をそれぞれアースに導通せしめ
るようになしたことを特徴とする逆数関数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13145982A JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13145982A JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922168A true JPS5922168A (ja) | 1984-02-04 |
| JPH028350B2 JPH028350B2 (ja) | 1990-02-23 |
Family
ID=15058448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13145982A Granted JPS5922168A (ja) | 1982-07-28 | 1982-07-28 | 逆数関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022736A (ja) * | 2008-07-24 | 2010-02-04 | Bridgestone Sports Co Ltd | キャディバッグ用芯材及びキャディバッグ |
| JP2013039008A (ja) * | 2011-08-10 | 2013-02-21 | Rohm Co Ltd | 降圧ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた照明機器 |
-
1982
- 1982-07-28 JP JP13145982A patent/JPS5922168A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022736A (ja) * | 2008-07-24 | 2010-02-04 | Bridgestone Sports Co Ltd | キャディバッグ用芯材及びキャディバッグ |
| JP2013039008A (ja) * | 2011-08-10 | 2013-02-21 | Rohm Co Ltd | 降圧ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた照明機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH028350B2 (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0659024B2 (ja) | 時定数回路 | |
| US5736879A (en) | Closed-loop frequency-to-current converter with integrable capacitances | |
| JPS5922168A (ja) | 逆数関数発生回路 | |
| JPS5922441A (ja) | デジタル出力型積分回路 | |
| EP1691478B1 (en) | Method and arrangement in connection with frequency converter | |
| US4178585A (en) | Analog-to-digital converter | |
| US4550308A (en) | Signal converting apparatus | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| JP7406055B2 (ja) | 指数関数発生回路 | |
| JP2585554B2 (ja) | 電源装置 | |
| US4642609A (en) | Integration type analog-to-digital converter having continuously charging and discharging functions | |
| SU836794A1 (ru) | Аналого-цифровой преобразователь | |
| TWI496074B (zh) | 乘除法器及其方法 | |
| KR930004088B1 (ko) | 3상 전원의 상회전 방향 측정회로 | |
| SU1615754A1 (ru) | Квадратичный преобразователь напр жени в частоту | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPS5948429B2 (ja) | 演算回路 | |
| JPS6360864B2 (ja) | ||
| JPH0114729B2 (ja) | ||
| KR920009363B1 (ko) | 캠코더용 배터리의 충전제어회로 | |
| JPH01262481A (ja) | 電解コンデンサのショート検出装置 | |
| JPH04291820A (ja) | 電池電圧検出用ａ／ｄ変換回路 | |
| JPH0357504B2 (ja) | ||
| JPS6395732A (ja) | パワ−オンリセツト信号発生回路 | |
| JPS58206237A (ja) | 分周回路 |