JPH021458B2 - - Google Patents
Info
- Publication number
- JPH021458B2 JPH021458B2 JP21154083A JP21154083A JPH021458B2 JP H021458 B2 JPH021458 B2 JP H021458B2 JP 21154083 A JP21154083 A JP 21154083A JP 21154083 A JP21154083 A JP 21154083A JP H021458 B2 JPH021458 B2 JP H021458B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- voltage
- current source
- input terminal
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000007599 discharging Methods 0.000 claims description 11
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Amplitude Modulation (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、パルス幅変調回路に関する。
従来、この種のパルス幅変調回路として、第１
図に示すような回路が知られている。第１図で１
及び２は電源、３は比較器、４はコンデンサ、５
は時定数用抵坑、６及び７は基準電圧用抵坑、８
は入力抵坑、９は入力端子、１０は出力端子であ
る。図において、電源１はアースと比較器３の一
方の電圧端子に接続される。電源２はアースと比
較器３の他方の電源端子に接続される。コンデン
サ４は比較器３の反転入力端子とアースとの間に
接続され、時定数用抵坑５は比較器３の反転入力
端子と出力端子の間に接続される。入力抵坑８は
入力端子９と比較器３の反転入力端子の間に接続
される。また、基準電圧用抵坑６は比較器３の非
反転入力端子とアースの間に接続され、基準電圧
用抵坑７は比較器３の非反転入力端子と出力端子
との間に接続される。比較器３の出力端子は出力
端子１０に接続される。
図に示すような回路が知られている。第１図で１
及び２は電源、３は比較器、４はコンデンサ、５
は時定数用抵坑、６及び７は基準電圧用抵坑、８
は入力抵坑、９は入力端子、１０は出力端子であ
る。図において、電源１はアースと比較器３の一
方の電圧端子に接続される。電源２はアースと比
較器３の他方の電源端子に接続される。コンデン
サ４は比較器３の反転入力端子とアースとの間に
接続され、時定数用抵坑５は比較器３の反転入力
端子と出力端子の間に接続される。入力抵坑８は
入力端子９と比較器３の反転入力端子の間に接続
される。また、基準電圧用抵坑６は比較器３の非
反転入力端子とアースの間に接続され、基準電圧
用抵坑７は比較器３の非反転入力端子と出力端子
との間に接続される。比較器３の出力端子は出力
端子１０に接続される。
次に第２図を用いて、第１図に示す回路の動作
を説明する。図で、Vcは比較器３の反転入力端
子の電圧、VRは比較器３の非反転入力端子の電
圧、Voは出力端子１０の電圧である。電源１及
び２が供給され、入力端子９に電圧が加えられな
い状態では、比較器３の出力Voが正の電圧Vo+
の場合、非反転入力端子の電圧VRは次式で表わ
される。
を説明する。図で、Vcは比較器３の反転入力端
子の電圧、VRは比較器３の非反転入力端子の電
圧、Voは出力端子１０の電圧である。電源１及
び２が供給され、入力端子９に電圧が加えられな
い状態では、比較器３の出力Voが正の電圧Vo+
の場合、非反転入力端子の電圧VRは次式で表わ
される。
VR＝Vo+・R1／R1＋R2 ……(1)
R1：基準電圧抵坑６の抵坑値
R2：基準電圧抵坑７の抵坑値
また、反転入力端子の電圧Vcは次式で表わさ
れる。
れる。
(2)式より、Vcはコンデンサ４の容量Ｃと抵坑
５抵坑値RFの時定数で充電され、(1)式で表わさ
れた電圧VRに達する。VCがVRに達すると比較器
３は反転し、その出力Voは負の電圧V0 -となり、
VR及びVcは次式で表わされる。
５抵坑値RFの時定数で充電され、(1)式で表わさ
れた電圧VRに達する。VCがVRに達すると比較器
３は反転し、その出力Voは負の電圧V0 -となり、
VR及びVcは次式で表わされる。
したがつて、Vcは負の電圧に充電され、同様に
負の電圧であるVRまで変化する。VcがVRに達す
ると、比較器３が反転し、初期の動作状態に戻
る。
負の電圧であるVRまで変化する。VcがVRに達す
ると、比較器３が反転し、初期の動作状態に戻
る。
以上の動作により、出力端子１０には反復する
矩形波出力Voが得られる。この動作を、第２図
の実線で示す。次に入力端子９に入力電圧Viが
加えられた場合、コンデンサ４に流れる電流Ｉ
は、次式で表わされる。
矩形波出力Voが得られる。この動作を、第２図
の実線で示す。次に入力端子９に入力電圧Viが
加えられた場合、コンデンサ４に流れる電流Ｉ
は、次式で表わされる。
(5)及び(6)式において、第１項は入力端子９から
の電流、第２項は比較器３の出力端子からの電流
である。また、(5)式は比較器３の出力電圧Voが
正電圧の場合、(6)式は負電圧の場合を示す。した
がつて、コンデンサの電圧Vcは出力電圧Voと入
力電圧Viに比例する。この動作を第２図の破線
で示す。ここでVo+及びVo-は比較器３の正及び
負の出力電圧であり、電源１及び２から比較器３
を介して供給されるため、電源１及び２の電圧
V+及びV-に依存する。したがつて、一定の入力
電圧に対して出力の正及び負の電圧の期間を一定
にするためには、電源１及び２の電圧を一定の比
にする必要があり、電源変動に大きく影響される
欠点となつていた。
の電流、第２項は比較器３の出力端子からの電流
である。また、(5)式は比較器３の出力電圧Voが
正電圧の場合、(6)式は負電圧の場合を示す。した
がつて、コンデンサの電圧Vcは出力電圧Voと入
力電圧Viに比例する。この動作を第２図の破線
で示す。ここでVo+及びVo-は比較器３の正及び
負の出力電圧であり、電源１及び２から比較器３
を介して供給されるため、電源１及び２の電圧
V+及びV-に依存する。したがつて、一定の入力
電圧に対して出力の正及び負の電圧の期間を一定
にするためには、電源１及び２の電圧を一定の比
にする必要があり、電源変動に大きく影響される
欠点となつていた。
この発明は、前期欠点を解消し、電源電圧の変
動に対して安定に動作する回路を提供することを
目的としたものである。
動に対して安定に動作する回路を提供することを
目的としたものである。
この発明は、２個の電流比の一定な電流源を、
それぞれ充電用及び放電用として用い、その一方
をスイツチで断続することによつて、コンデンサ
の充放電を行うことによつて、比較器の出力電
圧、すなわち電源電圧の影響をなくしたものであ
る。
それぞれ充電用及び放電用として用い、その一方
をスイツチで断続することによつて、コンデンサ
の充放電を行うことによつて、比較器の出力電
圧、すなわち電源電圧の影響をなくしたものであ
る。
第３図はこの発明の実施例、第４図は具体的な
回路図、第５図はその動作を示す図である。第３
図及び第４図において、１１は充電用電流源、１
１１ないし１１５は充電用電流源を構成するトラ
ジスタと抵坑、１２は放電用電流源、１２１ない
し１２２は放電用電流源を構成するトランジス
タ、１３はスイツチ、１４は電流制限抵坑であ
る。また、図で第１図と同一の信号ないし同一の
番号は同一の素子を示す。
回路図、第５図はその動作を示す図である。第３
図及び第４図において、１１は充電用電流源、１
１１ないし１１５は充電用電流源を構成するトラ
ジスタと抵坑、１２は放電用電流源、１２１ない
し１２２は放電用電流源を構成するトランジス
タ、１３はスイツチ、１４は電流制限抵坑であ
る。また、図で第１図と同一の信号ないし同一の
番号は同一の素子を示す。
第３図において、充電用電流源１１は電源１と
比較器３の反転入力端子との間に接続される。ま
た放電用電流源１２は、比較器３の反転入力端子
と電源２との間スイツチ１３を介し接続される。
スイツチ１３は、電流制限抵坑１４を介して接続
された比較器３の出力により断続される。ここで
電流源１１と１２は電流比が一定となるように構
成される。
比較器３の反転入力端子との間に接続される。ま
た放電用電流源１２は、比較器３の反転入力端子
と電源２との間スイツチ１３を介し接続される。
スイツチ１３は、電流制限抵坑１４を介して接続
された比較器３の出力により断続される。ここで
電流源１１と１２は電流比が一定となるように構
成される。
次に、第４図を用いてより具体的に説明する
と、充電用電流源１１はトランジスタ１１１ない
し１１３及び電流設定用抵坑１１４及び１１５に
より電流ミラー回路として構成される。トランジ
スタ１１１及び１１２のエミツタは電源１に接続
され、トランジスタ１１３のエミツタは抵坑１１
４を介し電源１に接続される。トランジスタ１１
１ないし１１３のベースは互いに接続され、トラ
ンジスタ１１１のコレクタに接続される。トラン
ジスタ１１１のコレクタは抵坑１１５を介してア
ースに接続され、トランジスタ１１２及び１１３
のコレクタは、それぞれ放電用電流源１２を構成
するトランジスタ１２１及び比較器３の反転入力
端子に接続される。ここでトランジスタ１１１の
コレクタ電流をＩ、１１２のコレクタ電流をI3、
１１３のコレクタ電源をI1とすると、トランジス
タ１１１ないし１１３は電流ミラー回路を構成し
ているため、次の関係式が成り立つ。
と、充電用電流源１１はトランジスタ１１１ない
し１１３及び電流設定用抵坑１１４及び１１５に
より電流ミラー回路として構成される。トランジ
スタ１１１及び１１２のエミツタは電源１に接続
され、トランジスタ１１３のエミツタは抵坑１１
４を介し電源１に接続される。トランジスタ１１
１ないし１１３のベースは互いに接続され、トラ
ンジスタ１１１のコレクタに接続される。トラン
ジスタ１１１のコレクタは抵坑１１５を介してア
ースに接続され、トランジスタ１１２及び１１３
のコレクタは、それぞれ放電用電流源１２を構成
するトランジスタ１２１及び比較器３の反転入力
端子に接続される。ここでトランジスタ１１１の
コレクタ電流をＩ、１１２のコレクタ電流をI3、
１１３のコレクタ電源をI1とすると、トランジス
タ１１１ないし１１３は電流ミラー回路を構成し
ているため、次の関係式が成り立つ。
Ｒ：抵坑１１４の抵坑値
ｑ：電気素量
ｋ：ボルツマン定数
Ｔ：絶対温度
(8)式より、通常の用途における電流値（１×
10-9〜１×10-2A）及び抵坑値（０〜１×105Ω）
においては、次の関係が成り立つ。
10-9〜１×10-2A）及び抵坑値（０〜１×105Ω）
においては、次の関係が成り立つ。
Ｉ≧I1 ……(9)
また(8)式より、I1とＩの電流比は抵坑値Ｒによ
り決定できることが判る。放電用電流源１２は、
トランジスタ１２１及び１２２により電流ミラー
回路として構成される。トランジスタ１２１及び
１２２のエミツタは電源２に接続される。トラン
ジスタ１２１及び１２２のベースは互いに接続さ
れ、トランジスタ１２１のコレクタに接続され
る。トランジスタ１２１及び１２２のコレクタ
は、それぞれトランジスタ１１２及び比較器３の
反転入力端子に接続される。トランジスタ１２１
に流れこむ電流はI3であり、トランジスタ１２２
のコレクタ電流をI2とすると、トランジスタ１２
１及び１２２は電流ミラー回路を構成しているこ
とから、I2とI3は次の関係式で表わされる。
り決定できることが判る。放電用電流源１２は、
トランジスタ１２１及び１２２により電流ミラー
回路として構成される。トランジスタ１２１及び
１２２のエミツタは電源２に接続される。トラン
ジスタ１２１及び１２２のベースは互いに接続さ
れ、トランジスタ１２１のコレクタに接続され
る。トランジスタ１２１及び１２２のコレクタ
は、それぞれトランジスタ１１２及び比較器３の
反転入力端子に接続される。トランジスタ１２１
に流れこむ電流はI3であり、トランジスタ１２２
のコレクタ電流をI2とすると、トランジスタ１２
１及び１２２は電流ミラー回路を構成しているこ
とから、I2とI3は次の関係式で表わされる。
I3＝I2 ……(11)
以上から、それぞれの電流値は(7)式ないし(10)式
より次の式で表わされる。
より次の式で表わされる。
Ｉ＝I2＝I3≧I1 ……(11)
次に、第５図を用いて第３図及び第４図に示す
回路の動作を説明する。入力端子９に電圧を加え
られない状態では、比較器３の非反転入力端子の
電圧VRは、第１図と同じ回路構成であるから、
(1)式及び(3)式で表わされる。比較器３の反転入力
端子の電圧Vcは、比較器３の出力Voが正電圧の
場合、スイツチ１３により放電用電流源１２はし
や断され、充電用電流源１１よりの電流I1によつ
てコンデンサ４が充電される。このときの電圧
Vcは次式で表わされる。
回路の動作を説明する。入力端子９に電圧を加え
られない状態では、比較器３の非反転入力端子の
電圧VRは、第１図と同じ回路構成であるから、
(1)式及び(3)式で表わされる。比較器３の反転入力
端子の電圧Vcは、比較器３の出力Voが正電圧の
場合、スイツチ１３により放電用電流源１２はし
や断され、充電用電流源１１よりの電流I1によつ
てコンデンサ４が充電される。このときの電圧
Vcは次式で表わされる。
Vc＝I1t1／Ｃ ……(12)
Ｃ：コンデンサ４の容量値
t1：Vcが負のVRから正のVRに達する時間
Vcが(1)式で表わされるVRに達すると比較器３
が反転し、スイツチ１１により放電用電流源１２
が導通する。このときの電圧Vcは次式で表わさ
れる。
が反転し、スイツチ１１により放電用電流源１２
が導通する。このときの電圧Vcは次式で表わさ
れる。
Vc＝（I1I2）t2／Ｃ ……（13）
t2：Vcが正のVRから負のVRに達する時間
(11)式よりI2≧I1であるから、Vcは放電されて(3)
式で表わされるVRまで変化する。VcがVRに達す
ると、比較器３は再び反転し、初期の動作状態に
復帰する。以上の動作により、出力端子８には第
５図の実線で示すように反復する矩形波出力が得
られる。ここで、(12)式及び（13）式から、Vcが
正のVRから負のVRに達する時間t1及び負のVRか
ら正のVRに達する時間t2の比は次式で表わされ
る。
式で表わされるVRまで変化する。VcがVRに達す
ると、比較器３は再び反転し、初期の動作状態に
復帰する。以上の動作により、出力端子８には第
５図の実線で示すように反復する矩形波出力が得
られる。ここで、(12)式及び（13）式から、Vcが
正のVRから負のVRに達する時間t1及び負のVRか
ら正のVRに達する時間t2の比は次式で表わされ
る。
t1／t2＝１−I2／I1……（14）
また、t1及びt2はVcが正のVRと負のVR間の時
間であり、VcがVRに達すると比較器３は反転す
ることから、比較器３の出力電圧Vo+及びVO-の
期間に対応する。（14）式より、t1及びt2の比はI1
及びI2の比により決定され、Vo+及びVo-には影
響されないことが判る。また、I1とI2の比は(7)式
ないし(11)式より、抵坑１１４の抵坑値により決定
される。
間であり、VcがVRに達すると比較器３は反転す
ることから、比較器３の出力電圧Vo+及びVO-の
期間に対応する。（14）式より、t1及びt2の比はI1
及びI2の比により決定され、Vo+及びVo-には影
響されないことが判る。また、I1とI2の比は(7)式
ないし(11)式より、抵坑１１４の抵坑値により決定
される。
次に、入力端子９に入力電圧が加えられた場合
は、入力端子９から入力抵坑８を介しコンデンサ
４に流れる電流をIiとすると、(12)式及び（13）式
は次のように表わされる。
は、入力端子９から入力抵坑８を介しコンデンサ
４に流れる電流をIiとすると、(12)式及び（13）式
は次のように表わされる。
Vc＝（I1＋Ii）t1／Ｃ ……（15）
Vc＝（（I1−I2）＋Ii）t2／Ｃ……（16）
（15）式及び（16）式より、t1とt2の比は次式
で表わされる。
で表わされる。
t1／t2＝１−I2／I1＋Ii ……（17）
（17）式より、入力端子からの電流Iiにより、
t1とt2の比がVo+及びVo-の値に無関係に制御で
きることが判る。以上の動作を第５図の破線に示
す。
t1とt2の比がVo+及びVo-の値に無関係に制御で
きることが判る。以上の動作を第５図の破線に示
す。
この発明によれば、コンデンサ４の充電及び放
電を、電流比の一定な定電流源とスイツチにより
構成したことにより、電源電圧の変動に影響され
ないパルス幅変調回路を実現できる。
電を、電流比の一定な定電流源とスイツチにより
構成したことにより、電源電圧の変動に影響され
ないパルス幅変調回路を実現できる。
第１図は従来のパルス幅変調回路、第２図はそ
の動作、第３図は本発明の一実施例、第４図はそ
の具体的な回路構成、第５図はその動作をそれぞ
れ示す。 １，２……電源、３……比較器、４……コンデ
ンサ、５……時定数用抵坑、６……基準電圧用抵
坑、７……基準電圧用抵坑、８……入力抵坑、９
……入力端子、１０……出力端子、１１……充電
用電流源、１２……放電用電流源、１３……スイ
ツチ、１４……電流制限抵坑。
の動作、第３図は本発明の一実施例、第４図はそ
の具体的な回路構成、第５図はその動作をそれぞ
れ示す。 １，２……電源、３……比較器、４……コンデ
ンサ、５……時定数用抵坑、６……基準電圧用抵
坑、７……基準電圧用抵坑、８……入力抵坑、９
……入力端子、１０……出力端子、１１……充電
用電流源、１２……放電用電流源、１３……スイ
ツチ、１４……電流制限抵坑。
Claims (1)
- １ 電圧比較器と、電圧比較器の一方の入力端子
に接続されたコンデンサ及び被変調入力端子と、
電圧比較器の出力状態により該コンデンサを充放
電する手段と、電圧比較器の他方の入力端子に接
続され、電圧比較器の出力状態により異なる二つ
の基準電圧を発生する手段とを備えたパルス幅変
調回路において、前記コンデンサを充放電する手
段を、各１個の充電用及び放電用の定電流源と、
放電用定電流源を比較器の出力状態により断続す
るスイツチとにより構成し、放電用定電流源の電
流値を充電用定電流源の電流値以上の値に設定す
ると共に、充電用定電流源と放電用定電流源の電
流値の比を電流ミラー回路により一定になるよう
構成することを特徴とするパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21154083A JPS60103724A (ja) | 1983-11-10 | 1983-11-10 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21154083A JPS60103724A (ja) | 1983-11-10 | 1983-11-10 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60103724A JPS60103724A (ja) | 1985-06-08 |
| JPH021458B2 true JPH021458B2 (ja) | 1990-01-11 |
Family
ID=16607535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21154083A Granted JPS60103724A (ja) | 1983-11-10 | 1983-11-10 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60103724A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541129Y2 (ja) * | 1990-08-07 | 1997-07-09 | 日本精工株式会社 | リニアガイド装置のリターンガイド固定構造 |
| JP2007074181A (ja) * | 2005-09-06 | 2007-03-22 | Sharp Corp | パルス信号出力回路及びそれを備えた折り畳み式携帯端末 |
-
1983
- 1983-11-10 JP JP21154083A patent/JPS60103724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60103724A (ja) | 1985-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (ja) | 発振器 | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH021458B2 (ja) | ||
| JP3036756B2 (ja) | 発振回路 | |
| US4393340A (en) | Motor speed control device | |
| JPS60103718A (ja) | 発振回路 | |
| JPH0413695Y2 (ja) | ||
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPH0122273Y2 (ja) | ||
| JPS6218991Y2 (ja) | ||
| JPS6329207B2 (ja) | ||
| JPH0344459B2 (ja) | ||
| JP2717829B2 (ja) | タイマ装置 | |
| JPH057778Y2 (ja) | ||
| JPH0210606B2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS6119141B2 (ja) | ||
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPH02260914A (ja) | 半導体集積回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH0224271Y2 (ja) | ||
| JPH02890B2 (ja) | ||
| JPH028350B2 (ja) | ||
| JPH0358204B2 (ja) | ||
| JPH04299403A (ja) | 定電流回路 |