JP2007074181A - パルス信号出力回路及びそれを備えた折り畳み式携帯端末 - Google Patents

パルス信号出力回路及びそれを備えた折り畳み式携帯端末 Download PDF

Info

Publication number
JP2007074181A
JP2007074181A JP2005257279A JP2005257279A JP2007074181A JP 2007074181 A JP2007074181 A JP 2007074181A JP 2005257279 A JP2005257279 A JP 2005257279A JP 2005257279 A JP2005257279 A JP 2005257279A JP 2007074181 A JP2007074181 A JP 2007074181A
Authority
JP
Japan
Prior art keywords
pulse signal
capacitor
signal output
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005257279A
Other languages
English (en)
Inventor
Kazuhide Nanba
和秀 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005257279A priority Critical patent/JP2007074181A/ja
Publication of JP2007074181A publication Critical patent/JP2007074181A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】 省電力化を図ることができる低廉なパルス信号出力回路を提供する。
【解決手段】 コンデンサC1と、コンデンサC1に定電流Icを供給してコンデンサC1を充電する定電流回路(電圧レギュレータ2と、PMOSトランジスタQ1及びQ2並びに抵抗R1から成るカレントミラー回路とによって構成される回路)と、コンデンサC1の電圧Vsenが増加して第1の所定値(例えば2.2V)に達するとHighレベルになりコンデンサC1の電圧Vsenが減少して第2の所定値(例えば1.87V)に達するとLowレベルになるパルス信号Voutを生成する電圧検出器3と、パルス信号VoutがHighレベルである期間コンデンサC1の放電を行う放電回路(NMOSトランジスタQ3と抵抗R2及びR3とによって構成される回路)とを備えるパルス信号出力回路。
【選択図】 図2

Description

本発明は、パルス信号を出力するパルス信号出力回路及びそれを備えた折り畳み式(クラムシェル式)携帯端末に関する。
折り畳み式携帯電話機において折り畳んだ状態で不在着信や未読メールなどを知らせる表示を行う場合、折り畳んだ状態でユーザが視認不可能な位置に表示画面があるメイン表示装置の他に折り畳んだ状態でユーザが視認可能な位置に表示画面があるサブ表示装置も備える機種では当該サブ表示装置で表示するのが最も適当であるが、折り畳んだ状態でユーザが視認可能な位置に表示画面があるサブ表示装置を備えていない機種では折り畳んだ状態でユーザが視認可能な位置に設置されるLED(Light Emitting Diode)の点滅などでの表示を行う必要がある。
通常、LEDを点滅駆動するためのパルス信号を得る方法としては、折り畳み式携帯電話機に内蔵されているCPU(Central Processing Unit)内のカウンタを利用する方法やLED点滅駆動専用のフリップフロップ回路を設ける方法がある。
特開2005−78573号公報(第0024段落)
折り畳み式携帯電話機に内蔵されているCPU内のカウンタを利用する方法を実現する回路構成例を図5に示す。CPU10内のカウンタ11がクロック信号CKに基づいて信号P1を出力し、その信号P1がNチャネル型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)(以下、NMOSトランジスタという)12のゲートに供給される。LED14のアノードに電圧+Bが印加され、LED14のカソードが抵抗13を介してNMOSトランジスタ12のドレインが接続され、NMOSトランジスタ12のソースがグランド電位になっているので、NMOSトランジスタ12がオンのときにLED14が点灯しNMOSトランジスタ12がオフのときにLED14が消灯する。したがって、信号P1がパルス信号であればLED14が点滅することになる。しかしながら、信号P1をパルス信号にするためには、図6に示すようにスリープ状態にあるCPU10を起動して通常状態にする必要があり、携帯電話機全体の消費電流Iallが大きくなるため省電力の観点から不利であった。
また、LED点滅駆動専用のフリップフロップ回路を設ける方法では、当該フリップフロップ回路が低廉な回路でないため折り畳み式携帯電話機のコストアップにつながるという問題があった。
なお、特許文献1には発振器自体と発振器の出力を使用する回路(CPU等)の省電力化を図った発振回路が提案されているが、当該発振回路は発振を停止することによりCPU等の省電力化を図っているので、CPU内のカウンタを利用してLEDを点滅駆動する場合の省電力対策として用いることはできない。
本発明は、上記の問題点に鑑み、省電力化を図ることができる低廉なパルス信号出力回路及びそれを備えた折り畳み式携帯端末を提供することを目的とする。
上記目的を達成するために本発明に係るパルス信号出力回路は、コンデンサと、前記コンデンサに定電流を供給して前記コンデンサを充電する定電流回路と、前記コンデンサの電圧が増加して第1の所定値に達するとHighレベルになり前記コンデンサの電圧が減少して第1の所定値より小さい第2の所定値に達するとLowレベルになるパルス信号を生成するパルス信号生成部と、前記パルス信号がHighレベルである期間前記コンデンサの放電を行う放電回路とを備える構成としている。前記定電流回路としては、例えば、電圧レギュレータと、前記電圧レギュレータから供給される定電圧を駆動電圧として定電流を掃き出す定電流カレントミラー回路とから成る回路が挙げられる。
このような構成によると、前記コンデンサ、前記定電流回路、前記パルス信号生成部、及び前記放電回路は全て低廉な回路或いは素子であるため、低コスト化を図ることができる。
また、このような構成によると、CPUが前記定電流回路ひいては本発明に係るパルス信号出力回路の動作開始を制御するようにしても、CPUは動作を開始させるための信号(例えば正極性のトリガー信号)を前記定電流回路に出力した後はスリープ状態に移行することができる。そして、本発明に係るパルス信号出力回路自体の消費電流は通常状態でのCPUの消費電流に比べて格段に小さい。したがって、CPUが動作を開始させるための信号(例えば正極性のトリガー信号)を前記定電流回路に出力した後はスリープ状態に移行するようにし、本発明に係るパルス信号出力回路から出力されるパルス信号に応じて発光部(例えばLED)を点滅させると、図5に示すCPU内のカウンタを利用して発光部(例えばLED)を点滅させる方法を実現する従来回路によって発光部(例えばLED)を点滅させる場合に比べて、消費電力を格段に削減することができる。
また、本発明に係る携帯端末は、上記構成のパルス信号出力回路と、前記パルス信号出力回路から出力されるパルス信号に応じて点滅する発光部とを備え、折り畳んだ状態で外部から視認可能な位置に前記発光部が設置される構成である。
本発明によると、省電力化を図ることができる低廉なパルス信号出力回路及びそれを備えた折り畳み式携帯端末を実現することができる。
本発明の実施形態について図面を参照して以下に説明する。ここでは、本発明に係る携帯端末として、携帯電話機を例に挙げて説明する。
発明に係る携帯電話機の外観斜視図を図1に示す。図1(a)は開いた状態での本発明に係る折り畳み式携帯電話機の外観斜視図であり、図1(b)は折り畳んだ状態での本発明に係る折り畳み式携帯電話機の外観斜視図である。
本発明に係る折り畳み式携帯電話機は、筐体100と筐体200とがヒンジ300によって互いに折り畳み可能な折り畳み構造の携帯電話機である。筐体100は、LCD(Liquid Crystal Display)101及びスピーカ102を正面に有し、不在着信や未読メールなどを知らせる表示を行うLED4を背面に有する。一方、筐体200は、正面にキー入力部201及びマイクロフォン202を有し、背面にアンテナ203を有する。
本発明に係る折り畳み式携帯電話機は、折り畳まれる際には筐体100の正面と筐体200の正面とが内側になって折り畳まれる。したがって、折り畳んだ状態ではユーザはLCD101を見ることができないが、折り畳んだ状態であってもユーザはLED4を見ることはできる。
本発明に係る折り畳み式携帯電話機の電話機能等に関しては従来の携帯電話機と同一であるため説明を省略し、以下、本発明に係る折り畳み式携帯電話機の特徴部分であるLED4を点滅駆動するためのパルス信号を出力するパルス信号出力回路に関する説明を行う。
本発明に係る折り畳み式携帯電話機が備えるパルス信号出力回路の回路構成例を図2に示す。パルス信号出力回路400は、電圧レギュレータ2と、Pチャネル型MOSFET(以下、PMOSトランジスタという)Q1及びQ2並びに抵抗R1から成るカレントミラー回路と、充放電用コンデンサC1と、電圧検出器3と、抵抗R2及びR3と、放電用NMOSトランジスタQ3とによって構成されている。電圧検出器3は、図3に示すように、入力電圧Vsenが増加して解除値(本実施形態では2.2V)に達すると出力電圧VoutをHighレベルにし入力電圧Vsenが減少して検出値(本実施形態では1.87V)まで達すると出力電圧VoutをLowレベルにする回路である。
本発明に係る折り畳み式携帯電話機全体を制御するCPU1は、不在着信や未読メールなどを認識すると、LED点滅開始信号(例えば正極性のトリガー信号)を電圧レギュレータ2に出力し、その後省電力モードのスリープ状態に移行する(第1の動作)。
電圧レギュレータ2は、CPU1からのLED点滅用開始信号を入力すると、スタンバイ状態からオン状態に移行し、入力電圧Vinを所定値(本実施形態では2.85V)の直流電圧Voに変換し、その直流電圧VoをPMOSトランジスタQ1及びQ2並びに抵抗R1から成るカレントミラー回路に供給する(第2の動作)。
PMOSトランジスタQ1及びQ2並びに抵抗R1から成るカレントミラー回路は、主に直流電圧Voと抵抗R1の抵抗値(本実施形態では2MΩ)とで決定される定電流Ic(本実施形態では約1μAの定電流)を充放電用コンデンサC1に対して掃き出して、充放電用コンデンサC1を定電流充電する(第3の動作)。
充放電用コンデンサC1の充電に伴って、電圧検出器3の入力電圧Vsenは定電流Icと充放電用コンデンサC1の静電容量(本実施形態では10μF)とで決定される増加率で増加する(第4の動作)。
電圧検出器3の入力電圧Vsenが増加して解除値(2.2V)に達すると、電圧検出器3は出力電圧VoutをHighレベルにする(第5の動作)。
電圧検出器3の出力電圧VoutがHighレベルになることによって、放電用NMOSトランジスタQ3がオンになり、抵抗R2の抵抗値(本実施形態では64kΩ)と充放電用コンデンサC1の静電容量とで決定される時定数で充放電用コンデンサC1が放電する(第6の動作)。
充放電用コンデンサC1の放電に伴って電圧検出器3の入力電圧Vsenが減少して検出値(1.87V)に達すると、電圧検出器3は出力電圧VoutをLowレベルにする(第7の動作)。
電圧検出器3の出力電圧VoutがLowレベルになることによって、放電用NMOSトランジスタQ3がオフになり、電圧検出器3の入力電圧Vsenは定電流Icと充放電用コンデンサC1の静電容量(本実施形態では10μF)とで決定される増加率で増加する(第8の動作)。
以後、第5の動作〜第8の動作を繰り返す。そして、例えば特定のキー操作に基づいてCPU1がLED点滅停止信号(例えば正極性のトリガー信号)を電圧レギュレータ2に出力し、電圧レギュレータ2がそのLED点滅停止信号を入力してオン状態からスタンバイ状態に移行すると、第5の動作〜第8の動作の繰り返しが停止する。
上述した動作により、パルス信号出力回路400は、主に直流電圧Vo、抵抗R1の抵抗値、充放電用コンデンサC1の静電容量、及び抵抗R2の抵抗値で決定される周期(本実施形態では5S)と主に充放電用コンデンサC1の静電容量及び抵抗R2の抵抗値で決定されるパルス幅(本実施形態では100mS)のパルス波形である出力信号Voutを出力する。
パルス信号出力回路400から出力されるパルス波形の出力信号Voutは、抵抗R4を経由してNMOSトランジスタQ4のゲートに供給される。LED4のアノードに電圧+Bが印加され、LED4のカソードが抵抗R5を介してNMOSトランジスタQ4のドレインが接続され、NMOSトランジスタQ4のソースがグランド電位になっているので、出力信号VoutがHighレベルのときにNMOSトランジスタQ4がオンになりLED4が点灯し、出力信号VoutがLowレベルのときにNMOSトランジスタQ4がオフになりLED4が消灯する。したがって、LED4は、出力信号Voutのパルス波形に応じて点滅することになる。
パルス信号出力回路400の消費電流は、電圧レギュレータ2で消費する1μA、PMOSトランジスタQ1及びQ2並びに抵抗R1から成るカレントミラー回路で消費する2μA、電圧検出器3で消費する1μAの合計4μAとなり、従来技術であるCPU内のカウンタを利用してLEDを点滅させる方法での携帯電話機全体の消費電流50〜100mAと比較して、大幅に消費電力を低減することができる。
ここで、通常待ち受け状態での消費電流が2mAである携帯電話機において、電池残容量800mAhの時点で不在着信や未読メールを知らせる表示(LED点滅)を開始し電池残量が零になるまで不在着信や未読メールを知らせる表示(LED点滅)を継続する場合を考える。図5に示すCPU内のカウンタを利用してLEDを点滅させる方法を実現する従来回路によってLEDを点滅させる場合、LEDの消費電流、通常状態でのCPU10の消費電流をそれぞれ2mA、50mAとすると、当該従来回路を備える折り畳み式携帯電話機の待ち受け時間は154時間(=800mAh÷(2mA+50mA))となる。これに対して、図2又は図4に示すパルス信号出力回路によってLEDを点滅させる場合、LEDの消費電流を2mAとすると、当該パルス信号出力回路を備える本発明に係る折り畳み式携帯電話機の待ち受け時間は399時間(=800mAh÷(2mA+4μA))となる。したがって、上記例においては本発明により245時間(=399時間−154時間)の待ち受け時間増加の効果が得られる。
また、パルス信号出力回路400の構成部品である電圧レギュレータ2と、PMOSトランジスタQ1及びQ2並びに抵抗R1から成るカレントミラー回路と、充放電用コンデンサC1と、電圧検出器3と、抵抗R2及びR3と、放電用NMOSトランジスタQ3とは全て低廉な回路或いは素子であるため、パルス信号出力回路400は低コスト化を図ることができる。
次に、本発明に係る折り畳み式携帯電話機が備えるパルス信号出力回路の他の回路構成例を図4に示す。なお、図4において図2と同一の部分には同一の符号を付し詳細な説明を省略する。
図4に示すパルス信号出力回路400’は、図2に示すパルス信号出力回路400の電圧検出器3を比較器5及び7、定電圧源6及び8、並びにデコーダ9に置換した構成である。定電圧源6は第1の定電圧(本実施形態では2.2V)を出力し、定電圧源8は第1の定電圧より小さい第2の定電圧(本実施形態では1.87V)を出力する。デコーダ9は、比較器5の出力がLowレベルからHighレベルに切り替わると、出力信号VoutのレベルをLowからHighに切り替え、比較器7の出力がHighレベルからLowレベルに切り替わると、出力信号VoutのレベルをHighからLowhに切り替える。
比較器5及び7、定電圧源6及び8、並びにデコーダ9も電圧検出器3と同様に低廉な回路であるので、図4に示すパルス信号出力回路400’も図2に示すパルス信号出力回路400と同様に省電力化及び低コスト化を図ることができる。
なお、上述した実施形態では折り畳み式携帯電話機について説明したが、本発明はこれに限定されることはなく、折り畳み式携帯端末一般に適用することができる。
は、本発明に係る携帯電話機の外観斜視図である。 は、本発明に係る折り畳み式携帯電話機が備えるパルス信号出力回路の回路構成例を示す図である。 は、電圧検出器の入出力信号の波形を示すタイムチャートである。 は、本発明に係る折り畳み式携帯電話機が備えるパルス信号出力回路の他の回路構成例を示す図である。 は、CPU内のカウンタを利用してLEDを点滅させる方法を実現する回路構成例を示す図である。 は、図5に示す回路を備える携帯電話機の消費電流を示すタイムチャートである。
符号の説明
1 CPU
2 電圧レギュレータ
3 電圧検出器
4 LED
5、7 比較器
6、8 定電圧源
9 デコーダ
400、400’ パルス信号出力回路
C1 コンデンサ
Q1、Q2 PMOSトランジスタ
Q3、Q4 NMOSトランジスタ
R1〜R5 抵抗

Claims (3)

  1. コンデンサと、
    前記コンデンサに定電流を供給して前記コンデンサを充電する定電流回路と、
    前記コンデンサの電圧が増加して第1の所定値に達するとHighレベルになり前記コンデンサの電圧が減少して第1の所定値より小さい第2の所定値に達するとLowレベルになるパルス信号を生成するパルス信号生成部と、
    前記パルス信号がHighレベルである期間前記コンデンサの放電を行う放電回路とを備えることを特徴とするパルス信号出力回路。
  2. 前記定電流回路が、電圧レギュレータと、前記電圧レギュレータから供給される定電圧を駆動電圧として定電流を掃き出す定電流カレントミラー回路とから成る請求項1に記載のパルス信号出力回路。
  3. 請求項1または請求項2に記載のパルス信号出力回路と、
    前記パルス信号出力回路から出力されるパルス信号に応じて点滅する発光部とを備え、
    折り畳んだ状態で外部から視認可能な位置に前記発光部が設置されることを特徴とする折り畳み式携帯端末。
JP2005257279A 2005-09-06 2005-09-06 パルス信号出力回路及びそれを備えた折り畳み式携帯端末 Pending JP2007074181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005257279A JP2007074181A (ja) 2005-09-06 2005-09-06 パルス信号出力回路及びそれを備えた折り畳み式携帯端末

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257279A JP2007074181A (ja) 2005-09-06 2005-09-06 パルス信号出力回路及びそれを備えた折り畳み式携帯端末

Publications (1)

Publication Number Publication Date
JP2007074181A true JP2007074181A (ja) 2007-03-22

Family

ID=37935277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257279A Pending JP2007074181A (ja) 2005-09-06 2005-09-06 パルス信号出力回路及びそれを備えた折り畳み式携帯端末

Country Status (1)

Country Link
JP (1) JP2007074181A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8538490B2 (en) 2010-01-27 2013-09-17 Kyocera Corporation Mobile electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103724A (ja) * 1983-11-10 1985-06-08 Fuji Electric Corp Res & Dev Ltd パルス幅変調回路
JP2003008368A (ja) * 2001-06-22 2003-01-10 Denso Corp カレントミラー回路および台形波電圧発生回路
JP2004170797A (ja) * 2002-11-21 2004-06-17 Ricoh Co Ltd Pwm信号発生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103724A (ja) * 1983-11-10 1985-06-08 Fuji Electric Corp Res & Dev Ltd パルス幅変調回路
JP2003008368A (ja) * 2001-06-22 2003-01-10 Denso Corp カレントミラー回路および台形波電圧発生回路
JP2004170797A (ja) * 2002-11-21 2004-06-17 Ricoh Co Ltd Pwm信号発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8538490B2 (en) 2010-01-27 2013-09-17 Kyocera Corporation Mobile electronic device

Similar Documents

Publication Publication Date Title
US11057694B2 (en) Wireless earphone and wireless earphone and charging box assembly
TWI274462B (en) Power supply device and portable apparatus equipped with the same
US7852046B2 (en) Power source switchover apparatus and method
EP1557927B1 (en) Power apparatus and electronic equipment
US20110080989A1 (en) Start-up circuit and start-up method
EP1450473A8 (en) Power generation circuit, display apparatus, and cellular terminal apparatus
US20090224741A1 (en) Low power supply maintaining circuit
US8036006B2 (en) Power supply circuit having resistance element changing its resistance value to limit current flowing to capacitive load
JP4673252B2 (ja) 電池充電回路、携帯電子機器、及び半導体集積回路
US20080246549A1 (en) Real time clock integrated circuit and electronic apparatus using the same
US20030132737A1 (en) Peripheral device for controlling power in a portable electronic device
JP2007325273A (ja) 超低電力rc発振器
JP2006325339A (ja) 電源制御回路
JP3753492B2 (ja) 電源監視ic及び電池パック
CN112087131B (zh) 电荷泵控制电路及电池控制电路
JP2007074181A (ja) パルス信号出力回路及びそれを備えた折り畳み式携帯端末
JP2007135382A (ja) 二次電池の充電制御方法
US20100275041A1 (en) Computer power supply and power status signal generating circuit thereof
US20050180227A1 (en) Booster circuit
JP2015130795A (ja) 電源瞬断対応装置
KR20050027925A (ko) 히스테리시스 검출 방법, 히스테리시스 검출 회로 및휴대기기
JP2006081369A (ja) 電子機器
JP2004326273A (ja) 電源短絡保護回路
JPH10325886A (ja) 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計
JP2010136577A (ja) 起動回路および電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629