JPS59165517A - 遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はインバーターとＣＲ充放電特性を利用したパ
ルス遅延回路の改良に関し、特に入力パルス信号の立下
りが遅延された出力パルス信号を得る遅延回路番こおい
て、入力パルス信号のくりかえし周波数（パルス幅）の
変化（こよる遅延時間のの変動を防止することを１］的
とするものである。

第１図はこの種の従来の遅延回路で］および２は入力お
よび出力端子。３および４はぞれそれインバーター、５
は前記インバーター間に接続されたＣＲ充放電回路で、
少ｆｉ　くとも抵抗５ａ及びコンテンサー５１）より構
成されている、。

この回路の０４１１作を第２図に示す波形図を参照して
説明すると、第２図（ａ）はくり近し周波数５０　Ｈ７
（パルス幅１０７７）、ｓｅｃ　）のパルス信号で入力
端子■に印加されるべき入力パルス信号である。

なお、以下の説明ではパルス電圧がＶｐの場合をｒＨｊ
、０の場合をｒＬＪと記す。

インバーター３の出力は（１））のごとく入力パルス信
号（ａ）が反転し、当該パルス（ｉＫ号（１〕）は充放
電回路５の入力端に加えられ、その出力端波形は（ｃ）
のごとき波形となる。

ここで、インバーター４の入カスレジホールドレベルを
Ｖｓとすると、充放電回路５出力波形（場合はＩＨ−１
を出力する。

したがって入力パルス信号が「Ｈ」から「Ｌ」に立下が
った時点からコンテンサー５ｂが充電され始め、当該充
電作用によるコンテンサー５１〕の端子電圧か前記スレ
ンホールドレベルＶ＄以Ｊｊこなるとインバーター出力
はｒ　Ｌ　ｊとなる。

この状態は入力パルス信号が「Ｉ７」からｒ　ＨＪにか
わりその結果充放電回路５が放電を開始し、コンテンサ
ー５ｂの端子電圧が前記スレンホールドレベルＶｓまで
減少するまで保持される。

前記コンデンサー５ｂの端子電圧がスレンホールドレベ
ルＶｓより小さくなるとインバーター４の出力は［１１
」となり、次に入力パルス信号が「Ｈ」から「Ｉ、」に
かわりその結果充放電回路が再び充電を開始し、コンデ
ンサー５１）の端子電圧が前記スレンホールドレベルＶ
ｓになるまで保持される。

以下入力パルス信号により当該動作がくり返えされる。

ここで入力パルス信号波形（ａ）と出力パルス信号波形
（ｄ）を比較すると、パルスの立下りが△［たけ遅延さ
れていることが分る。

これは前記充放電回路５における充電作用によるコンテ
ンサー５１）の端子電圧が前６已スレン小−ルドレベル
Ｖ３まで上昇する時間に相当する３、。

したかって、当該遅延時間△［は充放電回路５の時定数
と、インバーター４のスレンホールドレベルＶｓにより
決まる。

たとえば充放雷同Ｉｉ！８５の時定数ＣＲを１．５　ｍ
５ｅｃ（Ｒ＝２２０にΩ、Ｃ＝　６８００　Ｐ　Ｆ　）
、インバーター４のスレンホールドレベルＶｓを３Ｖと
すると遅延時間△［は１．８　ｍ５ｅｃであった。

このような遅延回路において、入力パルス信号のくり返
し周波数、いいかえると入力パルス信号幅が充放電回路
５の時定数より充分に大きい周波数帯においては遅延時
間は一定に保つことができるが、パルス幅が時定数゛に
近くなるとパルス幅の変化により遅延時間が変動する欠
点があった。

たとえは第３図（こ示すことく入力パルス信号の周波数
が２５０　Ｈｚ　（パルス幅２　ｔｒｒ、””Ｃ）であ
る場合について述べると、（すお第３図（ａ）、　（ｔ
））、　（ｃ）、　（ｄ）は第２図（ａ）、（ｂ）、　
（ｃｌ　（ｄ）に対応する）、充放電回路５（こ入力さ
れるパルス信号の幅が充放電回路の時定数に近いため、
充放電回路５のコンテンサー５ｂが完全な充放電作用を
呈しなくなるので、これが遅延時間の変動の原因となる
。

すなわち、第３図（ａ）の入力パルス信号の立下りによ
りコンデンサー５ｂの充電が開始されるが、ピーク電圧
（Ｖ）まで充電するに必要な時間以前に入力パルス信号
が「■７」からｒＨＪに立上り、コンテンサー５ｂは放
電を開始する。

更にコンデンサー５ｂを完全に放電（端子電圧０）する
に必要な時間以前に入力パルス信号が「■」からｒＬＪ
に立下がる。

したかって、入力パルス信号の立下りより開始される充
電作用はある一定の電圧を基準としてコンデンサー５１
）を充電するので、コンデンサー５ｂの端子電圧が前記
スレンホールドレベルＶｓまで上昇する時間は、第２図
に示す入力パルス信号が５０１−（ｚの場合にくらべて
早くなる。

前述のごとく、入力パルス信号（ａ）と出力パルス信号
（ｄ）のそれぞれの立下りとの遅延時間はコンテンサー
５ｂの端子電圧がインバーター４のスレンホールドレベ
ルＶｓにまで上昇する時間にに相当するので、前述の原
因によりパルス周波数番こよって遅延時間が変動するこ
とになる。

なお入力パルス信号が２５０１−（ｚの場合遅延時間△
ｔは０．９　ｍ５ｅｃであった。

このように、従来のインバーター３，４とＣＲ充放電回
路５を用いた遅延回路では入力パルス信号のくり返し周
波数（パルス幅）がＣＲ充放電回路の時定数に近くなる
と遅延時間が変動（パルス幅が小さくなると遅延時間が
小さくなる）する欠点があった。

この発明は、このような入力パルス信号のくり返し周波
数（パルス幅）の変化による遅延時間の変動を極めて簡
単な構成により防止することができたものであり、以下
詳細に説明する。

第４図はこの発明の回路で１，２はそれぞれ入出力端、
３，４はインバーター、５は充放電回路で第１図の構成
と同様である。

更に入力端子１はトランジスター６のベースと抵抗７を
介して接続して接続してあり、当該トランジスター６の
コレクターは充放電回路５の出力端に、エミッターはア
ースに接続されている。

なお抵抗７はトランジスター６を導通せしめるためのベ
ースエミッター電流を流すだめの抵抗である。

当該トランジスター６は入力パルス信号が［（ｊのとき
のみ導通し、充放電回路５の出力端をアースに短絡せし
める作用を呈する。

上記構成の本発明回路の作用を第１図と同様に第５図（
第５図（ａ）、　（ｂ）、　（ｃ）、（ｄ）はそれぞれ
第２図（ａ）、　（＋）ｌ　（：ｃ）、　（ｄ）に対応
する）に示す波形図について説明する。

入力端子１に印加される入力パルス信号（ａ）が５０１
１ｚのくり返し周波数（パルス幅］、　Ｏｍ５ｅｃ　　
）である場合、第２図において説明したように、入力パ
ルス信号（’　ａ　）の立下り時より充放電回路５のコ
ンテンサー５１）の充電が開始され、当該コンテンサー
５１）の端子電圧がインバーター４のスレシホールドレ
ヘルＶｓに達すると当該インバーター４の出力はＩ、と
なり入出力パルス信号間に遅延時間△ｔが得られること
は第２図と同様である。この時トランジスターは遮断状
態にある。

そして入力パルス信号（ａ）がｒ　Ｌ　ｌからｌ−ＨＪ
になるとトランジスター６が導通しコンデンサー５ｂの
電荷か瞬時に放電され、コンテンサー５１）の端子電圧
は瞬時にＯとなる。

その結果インバーター４出力は［■］１となり、以後入
力端子１（こ印加される入力パルス信号により当該動作
がくり返えされる。

したがって入力パルス信号の立下りが△Ｅ（１３ｍＳｅ
仁但［〜各定数は第１図と同様）だ（・）遅れた出力パ
ルス信号か冑られる。

次に第６図に示す（第６図（ａ）、　（１））、　（Ｃ
）、　（ｄ）は第５１Ｗ（ａｌ　（１）ｌ　（Ｃ）、　
（ｄ）に対応する）くり返し周波数が２５０　Ｈｚ　（
パルス幅２７７２　ｓｅｃ　）の入力パルス信号が入力
端子１に印加された場合について述べると入力パルス信
号（ａ）の「Ｈ−１であると前述のごとくトランジスタ
ー６が導通し充放電回路５のコンテンサー５１〕の電荷
は完全に放電されているのでコンデンサー５ｂの端子電
圧は０となる。

そして、入力パルス信号（ａ）がｒＨＪから「Ｉ、−１
に立下がると、トランジスター６は遮断されるとともに
コンデンサー５１）はＯからＣＲ時定数によって決めら
れた時間で充電され、コンデンサー５１）の端子電圧は
」―昇していく、。

そして当該端子電圧がインバーター４のスレシホールド
レベルＶｓに達すると当該インバーター４の出力（ｄ）
は「Ｌ−１となる。

次に入力パルス信号（ａ）が再びｒＬＪから「Ｈ−，１
に立」二ると、トランジスター６が導通してコンテンサ
ー５ｂの電荷を瞬時に放電せしめコンデンサー５ｂの端
子電圧が０となりインバーター４出力は１−Ｈ」となる
。

以下入力パルス信号に応じて当該動作がくり返される。

ここで、入力パルス信号（ａ）と、出力パルス信号（ｄ
）のそれぞれの立下りの遅延時間は前述のごとく充放電
回路５の充電時におけるコンデンサー５１〕の端子電圧
がインバーター４のスレシホールドレベルＶｓ　ｌこ達
する時間に相当するものであるから、この回路において
入力パルス信号（ａ）の立上りによりコンテンサー５１
）が完全に放電されるので、次の充電はＯＶを基点とし
て開始されるので、コンテンサー５ｂの端子組ＩＪＥが
インバーター４のスレシホールドレベルＶ３に達する時
間は入力パルス信号が５０　Ｈｚの場合と同じであり、
云いかえると、当該回路によれば入力パルス信号のくり
返し周波数（パルス幅）に関係なく一定した遅延時間（
第４図の回路の場合入力パルス信号の周波数が２５０　
Ｈｚの場合でも△Ｅは（１，１，３ｍ　Ｓｅｔであった
）を得ることができた。

以上に説明したごとく、この発明によれは極めて簡便な
る構成で、入力パルス信号のくり返し周波数（パルス幅
）が充放電回路の時定９３２４　ＣＲに近い場合であっ
ても入力パルスイハ号と出力パルス信号のそれぞれの立
下りの遅延時間が一定である遅延回路を得ることができ
る極めてずくれた効果を有するものである。

なお入力パルス信号のくり返し周波数（パルス幅）カコ
ンテンサー５ｂをインバーター４のスレシホールドレベ
ルＶｓにまで充電するに必要な時間より小さい場合は充
放電回路５のＣＲ時定数を小さくする、又スレシホール
ドレベルＶｓを低くする等の対処により、必要な一定し
た遅延時間を得ることができる。

【図面の簡単な説明】

第１図は従来の遅延回路図、第２図及び第３図は従来の
遅延回路の動作を説明する波形図、第４図はこの発明の
遅延回路図、第５図及び第６図はこの発明の遅延回路の
動作を説明する波形図である。 １は入力端子、３はインバーター、５はＣＲ充放電回路
、４はインバーター、２は出力端子、７は抵抗、６はト
ランジスターである。 特許出願人　オンキヨー株式会社　− 代理人　弁理士　佐　　常　　彌太部　い策４ｇ

Claims (1)

【特許請求の範囲】
1. パルス信号を印加する入力端子（１）と、当該入力界・
   。子（１）に入力端を接続したインバーター（３）と、
   当該インバーター出力に入力端を接続したＣＲ充放電回
   １５）と、当該充放電回路（５）の出力端（こ入力端を
   ｊ、′１妾紛したインバー　ター（４）と、当該インバ
   ーター出力端に接ＸＩ）”。した出力端子（２）と、ベ
   ースを抵抗（７）を介して前記インバーター（３）入力
   端に、コレクターを前記充放電回路（５）の出力端に、
   エミッターをアースに接続したトランジスター（６）を
   具備することを特徴とする遅延回１１い。