CN104798136A - 具有用于存储配置信息的保留扇区的存储器单元阵列 - Google Patents

具有用于存储配置信息的保留扇区的存储器单元阵列 Download PDF

Info

Publication number
CN104798136A
CN104798136A CN201380059868.2A CN201380059868A CN104798136A CN 104798136 A CN104798136 A CN 104798136A CN 201380059868 A CN201380059868 A CN 201380059868A CN 104798136 A CN104798136 A CN 104798136A
Authority
CN
China
Prior art keywords
wordline
cell array
volatile
configuration information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380059868.2A
Other languages
English (en)
Inventor
J·P·金
T·金
S·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104798136A publication Critical patent/CN104798136A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

提供了包括单元阵列和易失性存储设备的存储器设备。该单元阵列可包括：多个字线，多个位线，和用于存储该单元阵列的配置信息的非易失性保留字线，其中字线与位线的选择定义存储器单元地址。该易失性存储设备被耦合至该单元阵列。来自该非易失性保留字线的配置信息在该存储器设备的上电或初始化之际被复制到该易失性存储设备。

Description

具有用于存储配置信息的保留扇区的存储器单元阵列
背景
领域
各种特征涉及存储器设备，尤其涉及存储器单元阵列，其具有用于存储该存储器单元阵列的配置信息(包括故障地址信息)的保留扇区。
背景技术
图1解说了存储器设备的典型单元阵列。在一个示例中，该存储器设备可以是包括一个或多个单元阵列的非易失性存储器设备。单元阵列102可包括可从单个解码器103或诸分别的解码器访问的第一单元阵列101a和/或第二单元阵列101b。单元阵列102可包括一个或多个字线(WL)104以及与字线104交叉/相交的一个或多个位线105，以及被置于字线104与位线105之间的交叉处并能够存储多个位(例如，每位单元一位)的电可重写且非易失性存储器单元107。解码器103可起到解码输入地址并选择相应的恰适字线和位线(例如，列和行)的作用。即，字线和位线组合的选择允许在特定地址处存储位。单元阵列102还可包括冗余系统以通过使用经由字线冗余模块106访问的一个或多个冗余字线(RWL)108来“修复”故障字线。一旦检测到故障字线109，与该故障字线109相对应的(诸)地址就被映射、指派和/或重定向到冗余字线108。该冗余系统还可包括内部或外部熔丝块110(例如，一次性可编程或非易失性存储)，其存储单元阵列102的故障地址信息以及异(EX)或模块112。EXOR模块112可将输入地址116与熔丝块110中的(诸)故障地址进行比较。一旦发生对单元阵列102的读/写操作，输入地址116就被提供给EXOR模块112。如果在熔丝块110中找到输入地址116，则写/读操作被路由至单元阵列102中的冗余字线(RWL)108。
图2解说了该存储器设备的典型单元阵列102还可以出于其它目的而使用熔丝块202a、202b和202c。对于正当的存储器设备操作而言，需要某些信息，诸如芯片标识符、定时修整、和/或电压修整。此种信息经常被存储在存储器设备的内部和/或外部的熔丝块中。除了故障地址信息(例如，行/列和/或IO修复)外，附加熔丝块202a、202b、202c还可起到存储以下各项的作用：(a)芯片标识符(ID)信息、(b)定时和/或电压/电流选项、和/或(c)其它功能选项。
存储器设备的内部或外部熔丝块的使用具有若干问题。例如，内部熔丝块(例如，与单元阵列在相同的半导体管芯上)增加了芯片尺寸，因为熔丝块相对较大。使用外部熔丝块(例如，在相同的基板或封装上)来存储故障地址信息要求从外部熔丝块到单元阵列的信号总线。
因此，存在对将熔丝块用于存储器设备中的单元阵列的替换方案的需要。
概述
根据第一特征，提供了一种存储器设备，包括：单元阵列和耦合至该单元阵列的易失性存储器存储。单元阵列可包括：(a)多个字线，(b)多个位线，其中字线和位线的选择定义存储器单元地址，(c)非易失性保留字线，用于存储该单元阵列的配置信息，和/或(d)冗余字线，其被映射以替代该多个字线中的故障字线。易失性存储设备(例如，一个或多个易失性触发器)可以是来自非易失性保留字线的在该存储器设备的上电或初始化之际被复制到易失性存储设备的配置信息。在一些实现中，该易失性存储设备可被集成为该单元阵列的一部分(例如，在相同的半导体管芯或封装内)。
在一个示例中，该非易失性保留字线可以存储与以下至少一者有关的信息：(a)来自该多个字线的故障字线地址，(b)来自该多个字线和位线的故障存储器单元地址，和/或(c)来自该多个字线中的故障字线与该单元阵列内的冗余字线之间的映射或重定向。
在一个示例中，该单元阵列的配置信息可包括以下至少一者：(a)该单元阵列的芯片标识符，(b)该单元阵列的定时修整信息，和/或(c)该单元阵列的电压修整信息。
在一种实现中，该非易失性保留字线可以是该单元阵列内可从该多个字线分开访问的保留扇区的一部分。该非易失性保留字线可以提供：(a)只读非易失性存储和/或(b)一次性可编程存储。该单元阵列可以是非易失性存储设备(例如，该多个字线是非易失性存储)。
该存储器设备还可以包括耦合至该单元阵列的控制电路，并且其被配置成：(a)在上电事件或传递命令之际从该非易失性保留字线读取配置信息，(b)将该配置信息存储到该易失性存储设备中，和/或(c)使用该配置信息来配置对该单元阵列的访问。
第二特征提供了一种用于在存储器单元阵列的保留扇区内存储该存储器单元阵列的配置信息的方法。一种单元阵列可被形成为包括：(a)多个字线，(b)多个位线，其中字线和位线的选择定义存储器单元地址，和/或(c)非易失性保留字线。该非易失性保留字线可以是该单元阵列内可从该多个字线分开访问的保留扇区的一部分。该单元阵列的配置信息可被存储(例如，在该存储器单元阵列的制造期间或测试之际)在该非易失性保留字线中。该单元阵列的配置信息可包括以下至少一者：(a)该单元阵列的芯片标识符，(b)该单元阵列的定时修整信息，和/或(c)该单元阵列的电压修整信息。
还可以形成易失性存储设备并将其耦合至该单元阵列。来自该非易失性保留字线的配置信息可在该存储器设备的上电或初始化之际被复制到该易失性存储设备。该多个字线可在制造阶段期间被测试以查明这些字线内的一个或多个故障地址。结果，故障地址可被存储为该非易失性保留字线中的配置信息的一部分。
冗余字线也可被形成为该单元阵列的一部分，其中该冗余字线被映射以替代来自该多个字线的故障字线。该非易失性保留字线可以存储与以下至少一者有关的信息：(a)来自该多个字线的故障字线地址，(b)来自该多个字线和位线的故障存储器单元地址，和/或(c)来自该多个字线的故障字线与该单元阵列内的冗余字线之间的映射或重定向。
另一特征提供了一种存储器设备，其包括单元阵列、易失性存储器存储、和控制电路。该单元阵列可包括：(a)多个字线，(b)多个位线，其中字线和位线的选择定义存储器单元地址，和/或(c)包含该单元阵列的配置信息的非易失性保留字线。该易失性存储设备可被耦合至该单元阵列。该控制电路可被耦合至该单元阵列，并且可被配置成：(a)在上电事件或传递命令之际从该非易失性保留字线读取配置信息，(b)将该配置信息存储到该易失性存储设备中，和/或(c)使用该配置信息来配置对该单元阵列的访问。
该单元阵列可进一步包括被映射以替代来自该多个字线的故障字线的冗余字线。该非易失性保留字线可以存储与以下至少一者有关的信息：(a)来自该多个字线的故障字线地址，(b)来自该多个字线和位线的故障存储器单元地址，和/或(c)来自该多个字线中的故障字线与该单元阵列内的冗余字线之间的映射或重定向。在一种实现中，该单元阵列可以是非易失性存储设备，例如，非易失性保留字线可以提供只读非易失性存储或一次性可编程存储。
又一特征提供了一种用于使用存储器单元阵列的保留扇区内的该存储器单元阵列的配置信息的方法。配置信息可在上电事件或传递命令之际从该存储器单元阵列内的非易失性保留字线读取。该配置信息可被存储在易失性存储设备中。该配置信息可随后被用于配置对该存储器单元阵列的访问。该非易失性保留字线可以存储与以下至少一者有关的信息：(a)来自该多个字线的故障字线地址，(b)来自该多个字线和位线的故障存储器单元地址，和/或(c)来自该多个字线的故障字线与该单元阵列内的冗余字线之间的映射或重定向。
使用配置信息来配置对该存储器单元阵列的访问可包括：(a)接收用于在该单元阵列上进行读或写操作的输入地址，(b)确定该输入地址是否对应于故障字线或故障存储器单元，和/或(c)如果该输入地址对应于故障字线或故障存储器单元，则将此读或写操作重定向至该存储器单元阵列内的冗余字线。在一个示例中，该单元阵列的配置信息可包括以下至少一者：(a)该单元阵列的芯片标识符，(b)该单元阵列的定时修整信息，和/或(c)该单元阵列的电压修整信息。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了存储器设备的典型单元阵列。
图2解说了存储器设备的典型单元阵列还可以出于其它目的而使用熔丝块。
图3解说了具有一个或多个单元阵列的存储器设备，该一个或多个单元阵列包括具有一个或多个保留和/或专用字线的保留扇区。
图4解说了将信息存储到保留扇区中。
图5解说了将来自单元阵列中的专用扇区的信息传递到易失性存储设备中的过程。
图6解说了使用被复制到易失性存储设备中的信息的正常读/写操作。
图7是解说包括被配置有非易失性存储的保留扇区的多个存储器单元阵列的半导体存储器设备的一个示例的框图。
图8解说了一种制造存储器设备的方法，该存储器设备包括包含用于存储该存储器单元阵列的配置信息的非易失性存储的保留扇区的多个存储器单元阵列。
图9解说了一种用于使用存储器单元阵列的保留扇区内的该存储器单元阵列的配置信息的方法。
图10解说了可包括存储器设备的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
综览
至少一个特征涉及非易失性存储器设备，其包括存储器单元阵列，这些存储器单元阵列具有用于存储该单元阵列的配置信息的一个或多个字线的保留扇区。在一个示例中，该配置信息可在该非易失性存储器设备的制造阶段和/或制造后测试阶段期间被存储在该单元阵列的保留扇区中。例如，在该单元阵列和/或非易失性存储器设备的制造之际，该单元阵列的数据扇区可被测试以标识任何缺陷字线的存在。如果任何缺陷字线被标识出来，则(诸)故障字线的(诸)地址被存储在保留扇区中。另外，该单元阵列可包括被用于修复/替代故障字线的一个或多个冗余字线。因此，相应的修复/替代字线地址也可被存储在该保留扇区中。另外，对应于该单元阵列的一个或多个芯片标识符也可被存储在保留扇区中。其它因单元阵列而异的配置信息(诸如定时修整和/或电压修整)也可被存储在此保留扇区中。在一些实现中，保留扇区中的字线可以是一次性可编程(OTP)的和/或可以不在该非易失性存储器设备的正常操作期间被写入。
保留扇区中的这一个或多个字线在该存储器设备的上电或初始化之际被读取，并且先前存储在其中的配置信息被复制到外部易失性存储(例如，触发器设备)，该配置信息可从该外部易失性存储来被用于配置该存储器设备和/或单元阵列。
具有集成保留存储的示例性存储器单元阵列
图3解说了具有一个或多个单元阵列302的存储器设备300，该一个或多个单元阵列302包括具有一个或多个保留和/或专用字线的保留扇区。单元阵列302可包括可从单个解码器314或诸分别的解码器访问的第一单元阵列301a和/或第二单元阵列301b。单元阵列302可包括一个或多个字线(WL)304以及与字线304交叉/相交的一个或多个位线305，以及被置于字线304与位线305之间的交叉/相交处并能够存储多个位(例如，每位单元一位)的电可重写且非易失性存储器单元307。解码器314可起到解码输入地址并选择相应的恰适字线和位线(例如，列和行)的作用。即，字线和位线组合的选择允许在特定地址处存储位。单元阵列302还可包括冗余系统以通过使用经由字线冗余模块/电路318访问的一个或多个冗余字线(RWL)308来“修复”故障字线。一旦检测到故障字线309，与该故障字线309相对应的(诸)地址就被映射、指派和/或重定向到冗余字线308。
一个或多个保留扇区311已被添加至单元阵列302，其中每个保留扇区311可包括一个或多个保留/专用字线306。单元阵列302可包括字线保留模块/电路316，其用于访问这一个或多个保留扇区311中的(诸)保留字线(RSVWL)306。(诸)保留/专用字线306可起到存储将否则已经被存储在熔丝块上的信息(例如，故障/修复地址信息、芯片ID、定时/电压/电流修整位/信息)的作用。现有技术办法中使用的熔丝块已经被易失性存储设备310和312(例如，触发器)替代，其在半导体管芯、基板、或封装上占据较小面积。单元阵列302和易失性存储设备310和312可被集成在与单元阵列302相同的半导体管芯、半导体设备或芯片上。
在一个示例中，存储器设备300可以是非易失性存储器设备。因单元阵列302而异的配置信息可在该存储器设备的制造阶段和/或制造后测试阶段期间被存储在单元阵列302的保留扇区311中。例如，在该一个或多个单元阵列302和/或存储器设备300的制造之际，单元阵列302的数据扇区317可被测试以标识任何缺陷字线309的存在。如果任何缺陷字线被标识出来，则(诸)故障字线309的(诸)地址被存储在保留扇区311中。另外，单元阵列302可包括被用于修复/替代故障字线309的一个或多个冗余字线308。因此，相应的修复/替代字线地址还可由保留扇区311中的(诸)保留字线306来存储。另外，对应于该单元阵列的一个或多个芯片标识符也可被存储在保留扇区中。其它因单元阵列而异的配置信息，诸如定时修整和/或电压修整也可被存储在这一保留扇区311中。在一些实现中，保留扇区311中的保留字线306可以是一次性可编程(OTP)的和/或可以不在该非易失性存储器设备的正常操作期间被写入。
在保留扇区311访问(例如，传递/读/写模式)期间，在存储器设备300上电后，(诸)保留/专用字线(RSVWL)306中存储的一些或所有信息可被传递/复制到易失性存储设备310和312中。易失性存储设备310和/或312可被访问(例如，由存储器控制器或控制块322等访问)以读取其中的信息并被用于配置该一个或多个单元阵列302。在存储器设备300在制造和/或测试阶段后一旦被放置、安装、或附连到电路板上和/或电耦合至处理电路就可发生此种“正常操作”。
在一个示例中，一旦出于访问相应的字线(例如，以执行读或写操作)的目的收到了输入地址324，异或(EXOR)模块/电路326就可以对照一个或多个故障地址(例如，在易失性存储设备310中)来检查输入地址324以确定该输入地址是否已经被映射或重定向到不同的地址(例如，在冗余字线上)。若如此，则字线冗余模块/电路318被启用并且该操作(例如，读/写)被定向至已经被映射或指派以替代该故障地址(例如，故障字线309)的冗余字线308。
图4-6解说了协同外部易失性存储使用单元阵列中的保留扇区来进行该单元阵列的操作的过程。
图4解说了将信息存储到保留扇区311中。首先，获得单元阵列302的配置信息(例如，故障/修复地址、芯片ID、定时/电压修整等)。例如，这可以通过测试数据扇区317中的字线来获得，和/或在制造/测试阶段期间(例如，在印刷电路板上安装存储器设备300之前)规定。对保留扇区311的保留字线306的启用可随后经由字线保留模块/电路316来启用。该信息可随后通过经由(诸)数据输入路径328和/或330的正常写循环被写入到保留/专用字线306中。
图5解说了将来自单元阵列中的专用扇区的信息传递到易失性存储设备中的过程。一旦接收到外部命令(例如，在功率循环了存储器设备后)，字线修复/保留模块316激活修复/保留/专用字线309并且存储在其中的信息被传递给(诸)易失性存储设备310和312(例如，经由本地数据路径)。这一循环可例如在每当发生新的上电序列或传递命令的行使时被执行。此种传递命令例如可经由控制块322被发送以使字线保留模块/电路316被启用并且随后(诸)保留字线316中的信息被复制/传递到(诸)易失性存储设备310和/或312。
图6解说了使用被复制到易失性存储设备中的信息的正常读/写操作。在一个示例中，(诸)易失性存储设备310和312正被用于存储故障/修复地址信息(310中)、芯片ID信息、该单元阵列的定时修整位(312中)、和该单元阵列的电压修整位(312中)。例如，可将易失性存储设备A 310中的(诸)修复/替代地址与(诸)输入地址324比较以作出此种地址(来自数据扇区317中的字线309)是否已经被映射/指派到冗余字线308的决定。如果找到匹配，则字线冗余模块/电路318被启用，并且访问相应的冗余字线308以进行相应的数据读/写操作。
类似地，单元阵列302的可被复制到易失性存储设备B 312中的定时修整位可随后被用于配置对单元阵列302的访问。同样，单元阵列302的可被复制到易失性存储设备B 312中的电压修整位可随后被用于配置单元阵列302的一个或多个电压调节器602。
在一些实现中，由单元阵列302实现的存储器类型可以是非易失性(例如，闪存、铁电式RAM、一次性可编程存储、只读存储器)。在一个示例中，数据扇区317中的字线304(和冗余字线308)可以实现易失性存储器存储，而保留扇区311(保留字线306)可以实现非易失性存储器存储。在另一示例中，数据扇区317中的字线304(和冗余字线308)和保留扇区311(例如，保留字线306)可全部实现非易失性存储器存储。
在其中存储器设备300是闪存设备的情形中，例如，可在正常操作期间从/向单元阵列302的字线304(和/或冗余字线306)读/写数据。然而，保留扇区311(字线306)中的配置信息可以是只读的从而它不能被盖写。字线保留模块/电路316可用于限制对保留扇区311的访问以使得它可以限制或防止向(诸)保留字线306的写入操作。
在其中存储器设备300是一次性可编程存储设备和/或只读存储器设备的情形中，数据可在制造过程或预分配过程期间被写入到字线304中并且可以禁用对单元阵列302的进一步写操作。在此种情境中，字线304的故障可在此种制造过程或预分配过程期间被检测并且冗余字线308被用于替代此种故障字线。在另一实现中，不是用冗余字线306来替代整个字线304，而是字线304内的特定故障地址(例如，列和行)可被标识并且使用冗余字线306内的存储器地址和相应的冗余地址。此种故障地址和/或修复地址映射信息可随后被存储在保留扇区311中。
在一个示例中，存储器设备300包括可在制造期间被测试的一个或多个单元阵列302并且故障/缺陷字线(或地址)可被标识。此时，故障字线309(或故障地址)与冗余字线308(修复地址)之间的映射和此种信息被存储在专用扇区308中(在一个或多个修复字线309中)。
图7是解说包括被配置有非易失性存储的保留扇区的多个存储器单元阵列704a-d的半导体存储器设备702的一个示例的框图。存储器设备702可包括管理去往/来自该多个存储器单元阵列704a-d的通信的控制块706。解码器708用于标识单元阵列704a-d内的地址以将数据写入此类地址和/或从此类地址读取数据。每个单元阵列704a-d可被配置成如图3-6中所解说地操作，并且可包括用于存储该单元阵列的配置信息的保留扇区(非易失性或一次性可写存储器)。这一配置信息在存储器设备702的上电之际或者在收到传递命令之际被复制到(诸)易失性存储设备710。从(诸)易失性存储设备710，配置信息可被用于替代该单元阵列中的故障地址、用作芯片标识符、和/或用于单元阵列704a-d的电压/定时修整。
图8解说了一种制造存储器设备的方法，该存储器设备包括多个存储器单元阵列，这些存储器单元阵列包含用于存储这些存储器单元阵列的配置信息的非易失性存储的保留扇区。形成一种单元阵列，包括：多个字线，多个位线，和非易失性保留字线802，其中字线和位线的选择定义存储器单元地址。冗余字线还可被形成为该单元阵列的一部分，其中该冗余字线被映射以替代来自该多个字线804的故障字线。获得该单元阵列的配置信息，诸如，芯片标识符、(诸)故障地址、(诸)修复地址、定时/电压修整等(806)。例如，该多个字线可在制造阶段期间被测试以查明这些字线内的一个或多个故障地址。该单元阵列的配置信息(例如，故障地址等)可随后被存储在非易失性保留字线中(808)。还可以形成耦合至该单元阵列的易失性存储设备(810)。配置信息可在上电事件或传递命令之际从保留字线被复制或传递到该易失性存储(812)。
图9解说了一种用于使用存储器单元阵列的保留扇区内的该存储器单元阵列的配置信息的方法。配置信息是在上电事件或传递命令之际从该存储器单元阵列内的非易失性保留字线读取的(902)。该配置信息随后被存储在易失性存储设备中(904)。这里，该配置信息可随后被用于配置对存储器单元阵列的访问(906)。
在一个示例中，使用配置信息来配置对存储器单元阵列的访问包括：(a)接收用于对该单元阵列进行读或写操作的输入地址，(b)确定该输入地址是否对应于故障字线或故障存储器单元，和/或(c)如果该输入地址对应于故障字线或故障存储器单元，则将此读或写操作重定向至该存储器单元阵列内的冗余字线。
图10解说了可包括存储器设备1000的各种电子设备。存储器设备1000可以是以上关于图3、4、5、6、7、8和/或9描述的存储器设备300、702中的任一个。例如，移动电话1002、膝上型计算机1004以及固定位置终端1006可包括存储器设备1000。图10中所解说的设备1002、1004、1006仅是示例性的。其它电子设备也可以此存储器设备1000为其特征，此类电子设备包括但不限于手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、有GPS能力的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读数装备)、或存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图3、4、5、6、7、8、9和/或10中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本发明。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征、或功能，或可以实施在若干组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的一个或多个方法、特征、或步骤中。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可以代表用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备、和/或其他用于存储信息的机器可读介质。术语“机器可读介质”或“机器可读存储介质”包括，但不被限定于，便携或固定的存储设备、光学存储设备、无线信道以及能够存储、包含或承载指令和/或数据的各种其它介质。
此外，诸实施例可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路(例如，处理电路)、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (37)

1.一种存储器设备，包括：
单元阵列，包括：
多个字线，
多个位线，其中字线和位线的选择定义存储器单元地址，以及
非易失性保留字线，其用于存储所述单元阵列的配置信息；以及
耦合至所述单元阵列的易失性存储设备，其中来自所述非易失性保留字线的所述配置信息在所述存储器设备的上电或初始化之际被复制到所述易失性存储设备。
2.如权利要求1所述的存储器设备，其特征在于，所述单元阵列进一步包括：
冗余字线，其被映射以替代来自所述多个字线的故障字线。
3.如权利要求1所述的存储器设备，其特征在于，所述非易失性保留字线存储与以下至少一者有关的信息：
来自所述多个字线的故障字线地址，
来自所述多个字线和位线的故障存储器单元地址，和/或
来自所述多个字线的故障字线与所述单元阵列内的冗余字线之间的映射或重定向。
4.如权利要求1所述的存储器设备，其特征在于，所述单元阵列的所述配置信息包括以下至少一者：
所述单元阵列的芯片标识符，
所述单元阵列的定时修整信息，以及
所述单元阵列的电压修整信息。
5.如权利要求1所述的存储器设备，其特征在于，所述非易失性保留字线提供只读非易失性存储。
6.如权利要求1所述的存储器设备，其特征在于，所述非易失性保留字线提供一次性可编程存储。
7.如权利要求1所述的存储器设备，其特征在于，所述单元阵列是非易失性存储设备。
8.如权利要求1所述的存储器设备，其特征在于，所述多个字线是非易失性存储。
9.如权利要求1所述的存储器设备，其特征在于，所述非易失性保留字线是所述单元阵列内能从所述多个字线分开访问的保留扇区的一部分。
10.如权利要求1所述的存储器设备，其特征在于，所述易失性存储设备包括一个或多个易失性触发器。
11.如权利要求1所述的存储器设备，其特征在于，所述易失性存储设备被集成为所述单元阵列的一部分。
12.如权利要求1所述的存储器设备，其特征在于，所述单元阵列和易失性存储设备在相同的半导体管芯或封装上。
13.如权利要求1所述的存储器设备，其特征在于，进一步包括：
耦合至所述单元阵列的控制电路，所述控制电路被适配成：
在上电事件或传递命令之际从所述非易失性保留字线读取所述配置信息，
将所述配置信息存储到所述易失性存储设备中，以及
使用所述配置信息来配置对所述单元阵列的访问。
14.一种用于在存储器单元阵列的保留扇区内存储所述存储器单元阵列的配置信息的方法，包括：
形成单元阵列，包括：
多个字线，
多个位线，其中字线和位线的选择定义存储器单元地址，以及
非易失性保留字线；
将所述单元阵列的配置信息存储在所述非易失性保留字线中；以及
形成耦合至所述单元阵列的易失性存储设备。
15.如权利要求14所述的方法，其特征在于，进一步包括：
在制造阶段期间测试所述多个字线以查明所述字线内的一个或多个故障地址；以及
将故障地址存储为所述非易失性保留字线中的所述配置信息的一部分。
16.如权利要求14所述的方法，其特征在于，来自所述非易失性保留字线的所述配置信息在所述存储器设备的上电或初始化之际被复制到所述易失性存储设备。
17.如权利要求14所述的方法，其特征在于，进一步包括：
将冗余字线形成为所述单元阵列的一部分，其中所述冗余字线被映射以替代来自所述多个字线的故障字线。
18.如权利要求14所述的方法，其特征在于，所述非易失性保留字线存储与以下至少一者有关的信息：
来自所述多个字线的故障字线地址，
来自所述多个字线和位线的故障存储器单元地址，和/或
来自所述多个字线的故障字线与所述单元阵列内的冗余字线之间的映射或重定向。
19.如权利要求14所述的方法，其特征在于，所述单元阵列的所述配置信息包括以下至少一者：
所述单元阵列的芯片标识符，
所述单元阵列的定时修整信息，以及
所述单元阵列的电压修整信息。
20.如权利要求14所述的方法，其特征在于，所述非易失性保留字线提供只读非易失性存储或一次性可编程存储。
21.如权利要求14所述的方法，其特征在于，所述多个字线是非易失性存储。
22.如权利要求14所述的方法，其特征在于，所述非易失性保留字线是所述单元阵列内的能从所述多个字线分开访问的保留扇区的一部分。
23.如权利要求14所述的方法，其特征在于，所述易失性存储设备包括一个或多个易失性触发器。
24.一种存储器设备，包括：
单元阵列，包括：
多个字线，
多个位线，其中字线和位线的选择定义存储器单元地址，以及
非易失性保留字线，其包含所述单元阵列的配置信息；
耦合至所述单元阵列的易失性存储设备；以及
耦合至所述单元阵列的控制电路，所述控制电路被适配成：
在上电事件或传递命令之际从所述非易失性保留字线读取所述配置信息。
将所述配置信息存储到所述易失性存储设备中，
使用所述配置信息来配置对所述单元阵列的访问。
25.如权利要求24所述的存储器设备，其特征在于，所述单元阵列进一步包括：
冗余字线，其被映射以替代来自所述多个字线的故障字线。
26.如权利要求24所述的存储器设备，其特征在于，所述非易失性保留字线存储与以下至少一者有关的信息：
来自所述多个字线的故障字线地址，
来自所述多个字线和位线的故障存储器单元地址，和/或
来自所述多个字线的故障字线与所述单元阵列内的冗余字线之间的映射或重定向。
27.如权利要求24所述的存储器设备，其特征在于，所述非易失性保留字线提供只读非易失性存储或一次性可编程存储。
28.如权利要求24所述的存储器设备，其特征在于，所述单元阵列是非易失性存储设备。
29.一种用于使用存储器单元阵列的保留扇区内的所述存储器单元阵列的配置信息的方法，包括：
在上电事件或传递命令之际从所述存储器单元阵列内的非易失性保留字线读取配置信息；
将所述配置信息存储到易失性存储设备中；以及
使用所述配置信息来配置对所述存储器单元阵列的访问。
30.如权利要求29所述的方法，其特征在于，所述非易失性保留字线存储与以下至少一者有关的信息：
来自所述多个字线的故障字线地址，
来自所述多个字线和位线的故障存储器单元地址，和/或
来自所述多个字线的故障字线与所述单元阵列内的冗余字线之间的映射或重定向。
31.如权利要求29所述的方法，其特征在于，使用所述配置信息来配置对所述存储器单元阵列的访问包括：
接收用于对所述单元阵列进行读或写操作的输入地址；
确定所述输入地址是否对应于故障字线或故障存储器单元；以及
如果所述输入地址对应于故障字线或故障存储器单元，则将所述读或写操作重定向至所述存储器单元阵列内的冗余字线。
32.如权利要求29所述的方法，其特征在于，所述单元阵列的所述配置信息包括以下至少一者：
所述单元阵列的芯片标识符，
所述单元阵列的定时修整信息，以及
所述单元阵列的电压修整信息。
33.一种存储器设备，包括：
用于在上电事件或传递命令之际从所述存储器单元阵列内的非易失性保留字线读取配置信息的装置；
用于将所述配置信息存储到易失性存储设备中的装置；以及
用于使用所述配置信息来配置对所述存储器单元阵列的访问的装置。
34.如权利要求33所述的存储器设备，其特征在于，所述非易失性保留字线存储与以下至少一者有关的信息：
来自所述多个字线的故障字线地址，
来自所述多个字线和位线的故障存储器单元地址，和/或
来自所述多个字线的故障字线与所述单元阵列内的冗余字线之间的映射或重定向。
35.如权利要求33所述的存储器设备，其特征在于，使用所述配置信息来配置对所述存储器单元阵列的访问包括：
用于接收用于对所述单元阵列进行读或写操作的输入地址的装置；
用于确定所述输入地址是否对应于故障字线或故障存储器单元的装置；以及
用于如果所述输入地址对应于故障字线或故障存储器单元，则将所述读或写操作重定向至所述存储器单元阵列内的冗余字线的装置。
36.一种包括用于操作存储器设备的指令的机器可读存储介质，所述指令在由一个或多个处理器执行时使所述一个或多个处理器：
在上电事件或传递命令之际从所述存储器单元阵列内的非易失性保留字线读取配置信息；
将所述配置信息存储到易失性存储设备中；以及
使用所述配置信息来配置对所述存储器单元阵列的访问。
37.如权利要求36所述的机器可读存储介质，其特征在于，进一步包括用于操作存储器设备的指令，所述指令在由一个或多个处理器执行时使所述一个或多个处理器：
接收用于对所述单元阵列进行读或写操作的输入地址；
确定所述输入地址是否对应于故障字线或故障存储器单元；以及
如果所述输入地址对应于故障字线或故障存储器单元，则将所述读或写操作重定向至所述存储器单元阵列内的冗余字线。
CN201380059868.2A 2012-11-19 2013-11-19 具有用于存储配置信息的保留扇区的存储器单元阵列 Pending CN104798136A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/680,361 US8913450B2 (en) 2012-11-19 2012-11-19 Memory cell array with reserved sector for storing configuration information
US13/680,361 2012-11-19
PCT/US2013/070817 WO2014078864A2 (en) 2012-11-19 2013-11-19 Memory cell array with reserved sector for storing configuration information

Publications (1)

Publication Number Publication Date
CN104798136A true CN104798136A (zh) 2015-07-22

Family

ID=49759554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059868.2A Pending CN104798136A (zh) 2012-11-19 2013-11-19 具有用于存储配置信息的保留扇区的存储器单元阵列

Country Status (6)

Country Link
US (1) US8913450B2 (zh)
EP (1) EP2920788A2 (zh)
JP (1) JP2016512646A (zh)
KR (1) KR20150087315A (zh)
CN (1) CN104798136A (zh)
WO (1) WO2014078864A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107506253A (zh) * 2017-08-11 2017-12-22 北京东土科技股份有限公司 一种操作系统异常信息保存方法及装置
CN110299159A (zh) * 2018-03-23 2019-10-01 美光科技公司 存储器装置、存储器装置的操作方法及存储器系统
CN112786100A (zh) * 2015-02-16 2021-05-11 德州仪器公司 铁电存储器中的数据保持损失筛选
CN115295053A (zh) * 2022-09-30 2022-11-04 芯天下技术股份有限公司 配置信息存储电路、易失性配置方法、装置及闪速存储器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security
US9799412B2 (en) * 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9401226B1 (en) * 2015-09-14 2016-07-26 Qualcomm Incorporated MRAM initialization devices and methods
US9911510B1 (en) * 2016-10-07 2018-03-06 Arm Limited Redundancy schemes for memory cell repair
US11327860B2 (en) * 2020-02-11 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and methods for programming and reading memory device
KR20220094990A (ko) * 2020-12-29 2022-07-06 삼성전자주식회사 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253254A1 (en) * 2006-04-26 2007-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
CN102135924A (zh) * 2003-06-02 2011-07-27 爱特梅尔公司 故障冗余数据存储电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828222B2 (ja) * 1996-02-08 2006-10-04 株式会社日立製作所 半導体記憶装置
JP2001176290A (ja) * 1999-12-10 2001-06-29 Toshiba Corp 不揮発性半導体記憶装置
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
US6614703B2 (en) 2000-01-13 2003-09-02 Texas Instruments Incorporated Method and system for configuring integrated systems on a chip
JP2002150789A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
KR100786603B1 (ko) 2002-11-28 2007-12-21 가부시끼가이샤 르네사스 테크놀로지 메모리 모듈, 메모리시스템 및 정보기기
JP4136646B2 (ja) * 2002-12-20 2008-08-20 スパンション エルエルシー 半導体記憶装置及びその制御方法
US7177977B2 (en) * 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
JP2005327337A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE102004047813A1 (de) 2004-09-29 2006-03-30 Infineon Technologies Ag Halbleiterbaustein mit einer Umlenkschaltung
CN101091222A (zh) * 2004-10-26 2007-12-19 斯班逊有限公司 非易失性存储装置
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
US7694196B2 (en) 2007-11-20 2010-04-06 Qimonda North America Corp. Self-diagnostic scheme for detecting errors
US8015438B2 (en) 2007-11-29 2011-09-06 Qimonda Ag Memory circuit
US20090235040A1 (en) 2008-03-14 2009-09-17 Chilumula Ajaya K Programmble memory appratus, systems, and methods
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
JP2010171210A (ja) * 2009-01-23 2010-08-05 Seiko Epson Corp 不揮発性記憶装置、集積回路装置及び電子機器
JP2010176746A (ja) * 2009-01-29 2010-08-12 Seiko Epson Corp 不揮発性記憶装置、集積回路装置及び電子機器
JP2010182389A (ja) * 2009-02-09 2010-08-19 Seiko Epson Corp 不揮発性記憶装置、集積回路装置及び電子機器
JP5337121B2 (ja) 2009-09-17 2013-11-06 株式会社東芝 不揮発性半導体記憶装置
KR101083681B1 (ko) 2010-07-02 2011-11-16 주식회사 하이닉스반도체 비휘발성 메모리 장치
US20120173921A1 (en) 2011-01-05 2012-07-05 Advanced Micro Devices, Inc. Redundancy memory storage system and a method for controlling a redundancy memory storage system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135924A (zh) * 2003-06-02 2011-07-27 爱特梅尔公司 故障冗余数据存储电路
US20070253254A1 (en) * 2006-04-26 2007-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786100A (zh) * 2015-02-16 2021-05-11 德州仪器公司 铁电存储器中的数据保持损失筛选
CN107506253A (zh) * 2017-08-11 2017-12-22 北京东土科技股份有限公司 一种操作系统异常信息保存方法及装置
CN107506253B (zh) * 2017-08-11 2021-05-18 北京东土科技股份有限公司 一种操作系统异常信息保存方法及装置
CN110299159A (zh) * 2018-03-23 2019-10-01 美光科技公司 存储器装置、存储器装置的操作方法及存储器系统
CN115295053A (zh) * 2022-09-30 2022-11-04 芯天下技术股份有限公司 配置信息存储电路、易失性配置方法、装置及闪速存储器

Also Published As

Publication number Publication date
WO2014078864A3 (en) 2014-10-16
JP2016512646A (ja) 2016-04-28
US8913450B2 (en) 2014-12-16
KR20150087315A (ko) 2015-07-29
US20140140162A1 (en) 2014-05-22
WO2014078864A2 (en) 2014-05-22
EP2920788A2 (en) 2015-09-23

Similar Documents

Publication Publication Date Title
CN104798136A (zh) 具有用于存储配置信息的保留扇区的存储器单元阵列
KR102467455B1 (ko) 리던던시 영역을 리페어 하는 반도체 장치
US20150310926A1 (en) Semiconductor device including fuse circuit
US8797808B2 (en) Semiconductor device and semiconductor memory device
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR100935889B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
US20070168783A1 (en) ROM redundancy in ROM embedded DRAM
US8477547B2 (en) Semiconductor memory device and method of operating the same
US10020074B1 (en) Nonvolatile storage circuit and semiconductor memory device including the same
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US9728235B2 (en) Semiconductor device and semiconductor memory device
US20080270828A1 (en) Memory Redundancy Method and Apparatus
KR102122880B1 (ko) 반도체 장치
US8064278B2 (en) Protection register for a non-volatile memory
US7512022B2 (en) Non-volatile memory structure
JP2001155498A (ja) メモリセルの冗長ユニットを有するダイナミック集積化半導体メモリ及び該ダイナミック集積化半導体メモリのメモリセルの自己修復方法
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US20040125669A1 (en) Flash memory device capable of repairing a word line
WO2003001529A2 (en) Method and circuit arrangement for memory redundancy system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150722

RJ01 Rejection of invention patent application after publication