KR20220094990A - 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치 - Google Patents

불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치 Download PDF

Info

Publication number
KR20220094990A
KR20220094990A KR1020200186779A KR20200186779A KR20220094990A KR 20220094990 A KR20220094990 A KR 20220094990A KR 1020200186779 A KR1020200186779 A KR 1020200186779A KR 20200186779 A KR20200186779 A KR 20200186779A KR 20220094990 A KR20220094990 A KR 20220094990A
Authority
KR
South Korea
Prior art keywords
memory
word line
operation mode
memory cells
bad
Prior art date
Application number
KR1020200186779A
Other languages
English (en)
Inventor
석진민
김종화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200186779A priority Critical patent/KR20220094990A/ko
Priority to CN202111391378.5A priority patent/CN114694740A/zh
Priority to US17/540,535 priority patent/US11908535B2/en
Publication of KR20220094990A publication Critical patent/KR20220094990A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치의 동작 방법이 개시된다. 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는, 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 셀 어레이와 상기 노멀 워드라인들 중 테스트 결과를 기초로 검출된 적어도 하나의 불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 리페어 컨트롤러를 포함하는 것을 특징으로 한다.

Description

불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치{MEMORY DEVICE, MEMORY CONTROLLER AND STORAGE DEVICE INCLUDING THE SAME FOR REPAIRING FAIL WORDLINE}
본 개시의 기술적 사상은 메모리 컨트롤러에 관한 것으로서, 상세하게는 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치에 관한 것이다.
메모리 칩의 메모리 셀 어레이에서 불량 메모리 셀을 검출하기 위해 테스트가 수행될 수 있다. 테스트 결과로서 불량 메모리 셀이 검출될 때마다 해당 메모리 칩을 폐기한다면, 수율 저하가 매우 클 것이다. 따라서 리페어 동작을 통해서, 불량 메모리 셀이 제조 단계에서 메모리 셀 어레이에 포함된 여분의 메모리 셀로 교체될 수 있다. 예를 들어 메모리 블록 단위로 리페어 동작이 수행될 수 있다.
메모리 블록 단위의 리페어 동작은, 여분의 메모리 블록을 사용하는 대신 불량 메모리 셀이 포함된 메모리 블록을 폐기한다. 이때 불량 메모리 셀의 개수가 과도하게 많거나, 특정한 부분에 집중적으로 존재하는 경우에도, 불량 메모리 셀을 포함하는 메모리 블록을 전부 교체하는 것은 비효율을 발생시키는 문제점이 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 리페어 동작에서 폐기되는 불량 워드라인을 활용하기 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치의 동작 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 메모리 장치는 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 셀 어레이와 상기 노멀 워드라인들 중 테스트 결과를 기초로 검출된 적어도 하나의 불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 리페어 컨트롤러를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 장치와 연결된 메모리 컨트롤러는, 상기 메모리 장치로 커맨드를 전송하고, 상기 커맨드에 대한 동작 실패 여부를 기초로, 상기 노멀 워드라인들 중 적어도 하나를 불량 워드라인으로 검출하고, 상기 불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 장치와 메모리 컨트롤러를 포함하는 스토리지 장치의 동작 방법은, 상기 노멀 워드라인들 중 적어도 하나를 불량 워드라인으로 검출하는 단계와 상기 불량 워드라인에 연결된 메모리 셀들의 동작 모드를 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 단계와 호스트로부터 기입 요청을 수신하는 단계와 설정된 동작 모드에 기초하여 상기 불량 워드라인에 연결된 메모리 셀들 및 상기 예비 워드라인에 연결된 메모리 셀들 중 적어도 하나에 데이터를 기입하는 단계를 포함하는 것을 특징으로 한다.
본 개시의 기술적 사상의 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치에 따르면, 불량 워드라인을 폐기하지 않고 다른 셀 동작 모드로 동작하도록 활용하므로, 메모리 장치의 생산성을 증가시키고 개발 기간을 절감할 수 있다.
또한, 본 개시의 기술적 사상의 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치에 따르면, 워드라인 불량으로 인해 메모리 장치가 스크리닝 되는 것을 방지할 수 있으므로, 수율을 향상시킬 수 있다.
도 1은 본 개시의 예시적인 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 2는 본 개시의 예시적인 실시예에 따른 메모리 장치를 나타내는 블록도이다.
도 3은 본 개시의 예시적인 실시예에 따른 메모리 셀 어레이에 포함된 메모리 블록을 나타내는 회로도이다.
도 4a 및 도 4b는 본 개시의 예시적인 실시예에 따른 리페어 동작을 설명하기 위한 도면들이다.
도 5는 본 개시의 예시적인 실시예에 따른 리페어 동작을 설명하기 위한 테이블이다.
도 6 내지 도 8은 본 개시의 예시적인 실시예에 따른 테스트 시스템의 동작 방법을 나타내는 플로우차트이다.
도 9는 본 개시의 예시적인 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 10은 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 11은 본 개시의 예시적인 실시예에 따른 메타 영역을 나타내는 도면이다.
도 12는 본 개시의 예시적인 실시예에 따른 불량 메모리 셀 정보를 설명하기 위한 테이블이다.
도 13은 본 개시의 예시적인 실시예에 따른 셀 동작 모드 정보를 설명하기 위한 테이블이다.
도 14는 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 15는 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 16은 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 17은 본 개시의 예시적인 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 18은 본 개시의 예시적인 실시예에 따른 SSD(Solid State Drive) 시스템을 나타내는 블록도이다.
도 1은 본 개시의 예시적인 실시예에 따른 테스트 시스템을 나타내는 블록도이다.
도 1을 참조하면, 테스트 시스템(1000)은 테스트 장치(100) 및 메모리 장치(200)를 포함할 수 있다. 메모리 장치(200)는 리페어 컨트롤러(210) 및 메모리 셀 어레이(220)를 포함할 수 있다. 이때, 메모리 장치(200)는 피시험장치(Device Under Test, DUT)라고 지칭될 수 있다.
테스트 장치(100)는 웨이퍼(Wafer), 다이(Die) 및 패키지(Package) 중 어느 하나의 상태에 해당하는 메모리 장치(200)를 테스트할 수 있다. 테스트 장치(100)는 테스트 동작을 수행하기 위한 커맨드를 메모리 장치(200)에 전송할 수 있다. 본 실시예에서 테스트 동작은 메모리 셀 어레이(220)의 불량 메모리 셀을 검출하기 위한 일련의 동작들을 의미하나, 반드시 이에 제한되는 것은 아니다. 한 실시예로서, 테스트 장치(100)는 테스트 데이터 및 테스트 모드 레지스터 세트(Test Mode Register Set, TMRS) 정보를 메모리 장치(200)에 전달할 수 있다. 테스트 모드 레지스터 세트 정보는 메모리 장치(200)의 동작 모드를 테스트 모드로 설정하는 여러 제어 신호들을 포함할 수 있다.
메모리 장치(200)는 테스트 장치(100)로부터 수신한 커맨드에 따라 테스트 동작을 수행할 수 있다. 한 실시예로서, 메모리 장치(200)는 테스트 장치(100)로부터 기입 커맨드 또는 소거 커맨드를 수신하고, 기입 동작 또는 소거 동작에 실패한 메모리 셀들을 검출할 수 있다. 이하에서는 설명의 편의상 테스트에 실패한 메모리 셀을 불량 메모리 셀이라 지칭한다. 한 예로서, 기입 커맨드에 의한 기입 동작을 실패한 메모리 셀 또는 소거 커맨드에 의한 소거 동작을 실패한 메모리 셀이 불량 메모리 셀로 지칭될 수 있다.
메모리 셀 어레이(220)는 복수의 메모리 셀들을 포함할 수 있으며, 예를 들어 복수의 메모리 셀들은 플래쉬 메모리 셀들일 수 있다. 본 명세서에서는, 복수의 메모리 셀들이 낸드(NAND) 플래쉬 메모리 셀들인 경우를 예로 들어 설명한다. 메모리 셀 어레이(220)는 복수의 낸드 스트링들을 포함하는 3차원 메모리 셀 어레이(220)를 포함할 수 있으며, 이에 대해 도 3을 통해 설명한다.
3차원 메모리 셀 어레이는 실리콘 기판 위에 배치되는 활성 영역과, 메모리 셀들의 동작과 관련된 회로로서 상기 기판 상에 또는 상기 기판 내에 형성된 회로를 가지는 메모리 셀 어레이들의 적어도 하나의 물리적 레벨에 모놀리식으로 형성된다. 상기 용어 "모놀리식"은 상기 어레이를 구성하는 각 레벨의 층들이 상기 어레이 중 각 하부 레벨의 층들의 바로 위에 적층되어 있음을 의미한다. 본 발명의 기술적 사상에 의한 일 실시예에서, 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직 방향으로 배치된 낸드 스트링들을 포함한다. 상기 적어도 하나의 메모리 셀은 전하 트랩층을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 3차원 메모리 어레이가 복수 레벨로 구성되고 워드 라인들 및/또는 비트 라인들이 레벨들 간에 공유되어 있는 3차원 메모리 어레이에 대한 적절한 구성들을 상술하는 것들로서, 본 명세서에 인용 형식으로 결합된다.
메모리 셀 어레이(220)는 복수의 워드라인들에 연결된 복수의 메모리 셀들을 포함할 수 있다. 복수의 워드라인들은 노멀 워드라인들(221) 및 복수의 리던던시 메모리 셀들과 연결되는 예비 워드라인들(222)을 포함할 수 있다. 본 명세서에서 리던던시 메모리 셀은 예비 메모리 셀로 지칭될 수 있다.
노멀 워드라인들(221)에 연결된 복수의 메모리 셀들 중 적어도 하나의 메모리 셀에 불량이 발생할 수 있다. 불량 메모리 셀을 포함하는 노멀 워드라인(221)은 예비 워드라인(222)으로 보완 또는 대체될 수 있으며, 이를 리페어 동작이라고 지칭할 수 있다.
리페어 컨트롤러(210)는 전술한 리페어 동작을 수행할 수 있으며, 테스트 동작을 통해 검출된 불량 메모리 셀의 역할을 보완하기 위해, 여분의 예비 메모리 셀로 액세스 가능하도록 하기 위한 일련의 동작들을 수행할 수 있다. 한 실시예로서, 리페어 컨트롤러(210)는 불량 워드라인의 위치 정보를 확인하고, 불량 워드라인을 동작을 하기 위한 예비 워드라인(222)의 위치 정보를 확인할 수 있다.
리페어 컨트롤러(210)는 메모리 셀에 데이터를 기입할 때의 셀 동작 모드를 설정할 수 있다. 메모리 셀 어레이(220)의 각 메모리 셀은 기입되는 비트 수에 대응되는 셀 동작 모드를 가질 수 있다. 예를 들어 셀 동작 모드는 1 비트의 데이터를 저장하는 SLC(Single Level Cell) 모드, 2 비트의 데이터를 저장하는 MLC(Multi Level Cell) 모드, 3 비트의 데이터를 저장하는 TLC(Triple Level Cell) 모드, 4 비트의 데이터를 저장하는 QLC(Quad Level Cell) 모드 및 5 비트 이상의 데이터를 저장하는 모드 중 어느 하나일 수 있다.
한편 셀 동작 모드는 각 메모리 셀마다 서로 다를 수 있다. 예를 들어 웨이퍼 상태에서의 메모리 셀은 제1 동작 모드로 설정될 수 있으며, 리페어 컨트롤러(210)는 테스트 동작 이후 리페어 동작을 통해 불량 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 제2 동작 모드로 설정하고, 예비 워드라인(222)에 연결된 메모리 셀들의 셀 동작 모드를 제3 동작 모드로 설정할 수 있다. 한 실시예로서, 제1 동작 모드는 메모리 셀에 n(n은 자연수) 비트의 데이터를 저장하는 모드이고, 제2 동작 모드는 메모리 셀에 m(m은 자연수, m<n) 비트의 데이터를 저장하는 모드이고, 제3 동작 모드는 메모리 셀에 n-m 비트의 데이터를 저장하는 모드일 수 있다. 예를 들어, 제1 동작 모드는 TLC 모드, 제2 동작 모드는 SLC 모드, 제3 동작 모드는 MLC 모드일 수 있다.
본 개시의 실시예에 따르면, 리페어 컨트롤러(210)는 불량 워드라인을 폐기하지 않고 다른 셀 동작 모드로 설정함으로써 메모리 셀의 동작들을 수행하게 하므로 메모리 셀의 수율을 높일 수 있는 효과가 있다.
도 2는 본 개시의 예시적인 실시예에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.
도 2를 참조하면, 비휘발성 메모리 장치(200)는 메모리 셀 어레이(220), 전압 생성부(230), 어드레스 디코더(240), 제어 로직(250), 페이지 버퍼(260) 및 입출력 회로(270)를 포함할 수 있다. 도 2에 도시되지는 않았으나, 비휘발성 메모리 장치(200)는 입출력 인터페이스를 더 포함할 수 있다.
메모리 셀 어레이(220)는 워드 라인들(WL), 스트링 선택 라인들(SSL), 그라운드 선택 라인들(GSL) 및 비트 라인들(BL)에 연결될 수 있다. 메모리 셀 어레이(220)는 워드 라인들(WL), 스트링 선택 라인들(SSL) 및 그라운드 선택 라인들(GSL)을 통해 어드레스 디코더(240)에 연결되고, 비트 라인들(BL)을 통해 페이지 버퍼(260)에 연결될 수 있다. 메모리 셀 어레이(220)는 복수의 메모리 블록들을 포함할 수 있다.
각 메모리 블록은 복수의 메모리 셀들 및 복수의 선택 트랜지스터들을 포함할 수 있다. 메모리 셀들은 워드라인들(WL)에 연결되고, 선택 트랜지스터들은 스트링 선택 라인들(SSL) 또는 그라운드 선택 라인들(GSL)에 연결될 수 있다.
메모리 셀 어레이(220)의 메타 영역(223)은 불량 메모리 셀에 대한 정보, 불량 워드라인에 대한 정보 및 예비 워드라인에 대한 정보를 포함할 수 있다. 전술한 정보들은 리페어 컨트롤러(210)에 의해 생성된 것일 수 있고, 리페어 컨트롤러(210)는 전술한 정보들을 기초로 리페어 동작을 수행할 수 있다. 한 실시예로서, 메타 영역(223)은 메모리 셀 어레이(220)의 노멀 워드라인에 연결된 메모리 셀들로 구성될 수 있다.
전압 생성부(230)는 전압 제어 신호(CTRL_Vol)를 기초로 하여 메모리 셀 어레이(220)에 대한 기입, 독출 및 소거 동작을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 구체적으로, 전압 생성부(230)는 워드 라인 전압(VWL), 예를 들어, 프로그램(기입) 전압, 독출 전압, 패스 전압, 소거 검증 전압 또는 프로그램(기입) 검증 전압 등을 생성할 수 있다. 또한, 전압 생성부(230)는 전압 제어 신호(CTRL_Vol)를 기초로 하여 스트링 선택 라인 전압 및 그라운드 선택 라인 전압을 생성할 수 있다. 또한, 전압 생성부(230)는 메모리 셀 어레이(220)에 제공할 소거 전압을 생성할 수 있다.
어드레스 디코더(240)는 메모리 셀 어레이(220)의 복수의 메모리 블록들 중 하나를 선택할 수 있고, 선택된 메모리 블록의 워드라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다.
제어 로직(250)은 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(220)에 대한 기입, 독출 및 소거 동작을 수행하기 위한 각종 제어 신호를 출력할 수 있다. 제어 로직(250)은 어드레스 디코더(240)에 로우 어드레스(X-ADDR)를 제공할 수 있고, 페이지 버퍼(260)에 칼럼 어드레스(Y-ADDR)를 제공할 수 있고, 전압 생성부(230)에 전압 제어 신호(CTRL_Vol)를 제공할 수 있다.
제어 로직(250)은 리페어 컨트롤러(210)를 포함할 수 있다. 리페어 컨트롤러(210)는 도 1의 테스트 장치(100)로부터 수신한 테스트 동작을 위한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 메모리 셀 어레이(220)에서 불량 메모리 셀을 검출할 수 있다. 불량 메모리 셀의 위치 정보는 메모리 셀 어레이(220)의 메타 영역(223)에 저장될 수 있다.
리페어 컨트롤러(210)는 불량 메모리 셀의 정보를 기초로, 설정된 기준에 따라 불량 워드라인을 결정하고, 불량 워드라인 정보를 메타 영역(223)에 저장할 수 있다.
한편 테스트 동작을 통해 검출되는 불량의 단위는 메모리 셀 단위에 제한되지 않으며, 예를 들어 메모리 블록 단위일 수도 있다. 이 경우 리페어 컨트롤러(210)는 불량 메모리 블록의 정보를 기초로 불량 워드라인을 결정할 수 있을 것이다.
리페어 컨트롤러(210)는 불량 워드라인을 보완하기 위해 예비 워드라인들 중 적어도 하나 이상을 활성화시킬 수 있다. 이에 따라 리페어 컨트롤러(210)는 예비 워드라인에 연결된 메모리 셀들에 기입, 독출 및 소거 동작을 수행하기 위한 전압 제어 신호(CTRL_Vol)를 생성하고, 전압 제어 신호(CTRL_Vol)를 전압 생성부(230)로 제공할 수 있다. 또한 리페어 컨트롤러(210)는 예비 워드라인에 연결된 메모리 셀들에 기입, 독출 및 소거 동작을 수행하기 위한 로우 어드레스(X-ADDR)를 어드레스 디코더(240)에 제공할 수 있고, 칼럼 어드레스(Y-ADDR)를 페이지 버퍼(260)에 제공할 수 있다.
페이지 버퍼(260)는 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 독출 동작시, 페이지 버퍼(260)는 제어 로직(250)의 제어에 따라 선택된 메모리 셀의 비트라인(BL)을 센싱할 수 있다. 센싱된 데이터는 페이지 버퍼(260) 내부에 구비되는 래치들에 저장될 수 있다. 페이지 버퍼(260)는 제어 로직(250)의 제어에 따라 래치들에 저장된 데이터를 입출력 회로(270)에 덤핑할 수 있다.
입출력 회로(270)는 비휘발성 메모리 장치(200)의 외부로부터 입출력 라인(I/O)을 통해서 제공되는 명령어(CMD), 어드레스(ADDR), 제어 신호(CTRL) 및 데이터(DATA)를 임시적으로 저장할 수 있다. 입출력 회로(270)는 비휘발성 메모리 장치(200)의 읽기 데이터를 임시 저장하고, 지정된 시점에 입출력 라인(I/O)을 통해서 외부로 출력할 수 있다.
도 3은 본 개시의 예시적인 실시예에 따른 메모리 셀 어레이에 포함된 메모리 블록을 나타내는 회로도이다.
도 3을 참조하면, 메모리 블록(280)은 낸드 스트링들(NS11~NS33), 워드 라인들(WL1~WL8), 비트 라인들(BL1~BL3), 그라운드 선택 라인들(GSL1~GSL3), 스트링 선택 라인들(SSL1~SSL3) 및 공통 소스 라인(CSL)을 포함할 수 있다.
여기서, 낸드 스트링들(NS11~NS33)의 개수, 워드 라인들(WL1~WL8)의 개수, 비트 라인들(BL1~BL3)의 개수, 그라운드 선택 라인들(GSL1~GSL3)의 개수 및 스트링 선택 라인들(SSL1~SSL3)의 개수는 실시예에 따라 다양하게 변경될 수 있다.
각 낸드 스트링(예, NS11)은 직렬로 연결된 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC) 및 그라운드 선택 트랜지스터(GST)를 포함할 수 있다. 스트링 선택 트랜지스터(SST)는 대응하는 스트링 선택 라인(SSL1)에 연결된다. 복수의 메모리 셀들(MC)은 각각 대응하는 워드 라인(WL1~WL8)에 연결된다. 그라운드 선택 트랜지스터(GST)는 대응하는 그라운드 선택 라인(GSL1)에 연결된다. 스트링 선택 트랜지스터(SST)는 대응하는 비트 라인(BL1~BL3)에 연결되고, 그라운드 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결된다.
낸드 스트링들(NS11~NS33) 중에서 제1 행의 낸드 스트링들(NS11, NS12, NS13)은 제1 스트링 선택 라인(SSL1)에 공통으로 연결될 수 있다. 제2 행의 낸드 스트링들(NS21, NS22, NS23)은 제2 스트링 선택 라인(SSL2)에 공통으로 연결될 수 있다. 제3 행의 낸드 스트링들(NS31, NS32, NS33)은 제3 스트링 선택 라인(SSL3)에 공통으로 연결될 수 있다.
본 개시의 실시예에 따르면, 복수의 워드라인들(WL1~WL8)은 복수의 노멀 워드라인들(NWLs)과 적어도 하나의 예비 워드라인들(SWLs)을 포함할 수 있다. 예를 들어 제1 워드라인 내지 제3 워드라인(WL1~WL3)은 예비 워드라인들(SWLs)로 구성되고, 제4 워드라인 내지 제8 워드라인(WL4~WL8)은 노멀 워드라인들(NWLs)로 구성될 수 있다. 예비 워드라인들(SWLs)의 개수와 위치 및 노멀 워드라인들(NWLs)의 개수와 위치는 이에 제한되지 않고 다양하게 변경될 수 있다.
한 실시예에 따르면 불량 메모리 셀의 구제를 위해, 메모리 블록(280) 단위의 리페어 동작이 수행될 수 있다. 이 경우, 특정 워드라인에 집중적으로 불량 메모리 셀이 존재하는 경우에도 메모리 블록(280) 전체가 예비 메모리 블록으로 교체됨에 따라, 교체 대상이 되는 메모리 블록(280)에 포함된 노멀 메모리 셀들을 사용할 수 없어 비효율이 야기되고, 메모리 장치의 용량이 감소될 수 있다.
공정 과정에서 복수의 워드라인들이 수직 방향으로 적층될 수 있는데, 워드라인이 적층되는 층수가 증가할수록, 불량 워드라인 발생 확률이 증가할 수 있다. 또한 불량 메모리 셀을 다수 포함하고 있는 워드라인에 대해서, 테스트 당시에는 불량으로 검출되지 않은 메모리 셀에 추후 불량이 발생할 수 있다. 이와 같이 불량 메모리 셀이 특정 워드라인에 집중되어 분포하는 경우를 워드라인 집중성 불량이라 지칭할 수 있다.
본 개시의 실시예에 따르면, 워드라인 집중성 불량에 대응하여 블록 단위의 리페어 동작을 수행하지 않고, 불량 메모리 셀이 집중된 특정 워드라인을 리페어함에 따라 낭비되는 메모리 셀들을 줄일 수 있다. 또한 불량 메모리 셀을 포함하는 워드라인을 폐기하는 것이 아니라, 기존의 셀 동작 모드와 다른 셀 동작 모드로 사용함에 따라 메모리 장치의 용량이 감소되는 것을 막을 수 있다. 그리고 불량 메모리 셀을 기준값 이상 포함하는 워드라인을 불량 워드라인으로 결정하여 리페어 동작을 수행함으로써, 추후에 발생할 수 있는 메모리 셀의 불량에 미리 대처할 수 있다.
한편 본 명세서에서 리페어 동작의 단위를 워드라인 단위인 것을 가정하여 설명하나, 반드시 이에 제한되는 것은 아니다. 예를 들어 리페어 동작의 단위는 칼럼 단위일 수 있다.
도 4a 및 도 4b는 본 개시의 예시적인 실시예에 따른 리페어 동작을 설명하기 위한 도면들이다.
메모리 블록(280a, 280b)은 복수의 노멀 워드라인들(281a, 281b) 및 복수의 예비 워드라인들(282a, 282b)을 포함할 수 있고, 예를 들어 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)과 제1 예비 워드라인 내지 제3 예비 워드라인(SWL1~SWL3)을 포함할 수 있다. 설명의 편의상 각 워드라인에 연결된 메모리 셀의 도시는 생략될 수 있으며, 도 2를 함께 참조하여 설명된다.
도 4a를 참조하면, 메모리 셀 어레이(220)의 각 메모리 셀들은 TLC 모드로 설정될 수 있다. 이때 메모리 장치(200)는 웨이퍼(Wafer), 다이(Die) 및 패키지(Package) 중 어느 하나의 상태에 해당할 수 있다.
도 4a에서 노멀 워드라인들(NWL1~NWL6)과 예비 워드라인들(SWL1~SWL3)이 동일한 셀 동작 모드로 설정되어 있으나 반드시 이에 제한되는 것은 아니다. 또한 예비 워드라인들(SWL1~SWL3)의 셀 동작 모드가 미설정된 상태일 수도 있을 것이다.
이후 테스트 장치(예를 들어, 도 1의 100)의 테스트 동작 이후 리페어 컨트롤러(210)에 의해 불량 워드라인이 검출될 수 있다. 도 4b에서는 제3 노멀 워드라인(NWL3)이 불량 워드라인으로 검출된 경우를 예로 들어 설명한다. 노멀 워드라인들(NWL1~NWL6) 중에서 적어도 하나의 불량 워드라인을 검출하는 방법은 도 7을 통해 자세히 설명한다.
제3 노멀 워드라인(NWL3)이 불량 워드라인으로 검출됨에 따라, 제3 노멀 워드라인(NWL3)을 대체하기 위해 제1 예비 워드라인(SWL1)이 활성화될 수 있다. 활성화란, 억세스가 차단된 상태에서 억세스가 허용되는 상태로 상태를 변경하는 것을 지칭할 수 있다.
도 4b를 참조하면, 불량 워드라인인 제3 노멀 워드라인(NWL3)의 억세스는 차단되지 않을 수 있다. 대신 제3 노멀 워드라인(NWL3)의 셀 동작 모드는 TLC 모드에서 SLC 모드로 변경될 수 있다.
셀 동작 모드가 변경됨에 따라, 제3 노멀 워드라인(NWL3)에 연결된 메모리 셀들에 저장될 수 있는 데이터의 용량이 감소될 수 있다. 이를 보완하기 위해서, 제1 예비 워드라인(SWL1)이 활성화되고 제1 예비 워드라인(SWL1)의 셀 동작 모드가 MLC 모드로 설정될 수 있다. 활성화되는 예비 워드라인의 위치와 개수는 리페어 컨트롤러(210)에 의해 결정될 수 있으며, 어느 하나로 제한되는 것은 아니다.
이로써 본 개시의 실시예에 따른 리페어 동작이 수행된 결과, 제1 예비 워드라인(SWL1)에 억세스 가능할 뿐만 아니라 불량 워드라인으로 결정된 제3 노멀 워드라인(NWL3)에도 억세스할 수 있다.
도 5는 본 개시의 예시적인 실시예에 따른 리페어 동작을 설명하기 위한 테이블이다.
도 5를 참조하면, 메모리 셀 어레이(예를 들어, 도 1의 220)에 포함된 메모리 셀들의 셀 동작 모드를 포함한 셀 동작 모드 정보(300a, 300b)는 워드라인 단위로 관리될 수 있다. 한 실시예로서, 셀 동작 모드 정보(300a, 300b)는 메모리 셀 어레이(220)의 메타 영역(예를 들어, 도 2의 223)에 저장될 수 있다. 메모리 셀들의 셀 동작 모드가 관리되는 단위는 워드라인 단위에 제한되는 것은 아니다.
리페어 동작 전 셀 동작 모드 정보(300a)는 활성화된 노멀 워드라인들, 즉 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6) 각각의 셀 동작 모드에 대한 정보를 포함할 수 있다. 리페어 동작 전이므로 제1 예비 워드라인 내지 제3 예비 워드라인(SWL1~SWL3)의 셀 동작 모드는 설정되지 않은 상태일 수 있다.
전술한 리페어 동작을 통해 노멀 워드라인들(NWL1~NWL6) 각각의 셀 동작 모드가 변경될 수 있으며, 변경된 셀 동작 모드 정보(300b)는 리페어 동작으로 인해 각 워드라인의 변경된 셀 동작 모드에 대한 정보를 포함할 수 있다. 한 실시예로서, 제3 노멀 워드라인(NWL3)이 불량 워드라인으로 검출되어 셀 동작 모드가 변경될 수 있다. 예를 들어 TLC 모드에서 SLC 모드로 변경될 수 있다. 또한 불량 워드라인을 대체 또는 보완하기 위해서 제1 예비 워드라인(SWL1)의 셀 동작 모드가 설정될 수 있다. 예를 들어 MLC 모드로 설정될 수 있다.
도 6 내지 도 8은 본 개시의 예시적인 실시예에 따른 테스트 시스템의 동작 방법을 나타내는 플로우차트이다.
도 2 및 도 6을 함께 참조하면, 메모리 장치(200)의 테스트 동작이 수행될 수 있다(S110). 한 실시예로서, 테스트 장치(예를 들어, 도 1의 100)가 메모리 장치(200)의 테스트를 수행하기 위한 일련의 동작들을 수행할 수 있다. 예를 들어 테스트 장치(100)는 메모리 장치(200)로 특정 메모리 셀에 대한 기입 커맨드 또는 소거 커맨드를 전송할 수 있다.
메모리 장치(200) 내 메모리 셀 어레이(220)에 포함된 불량 워드라인을 검출하는 동작이 수행될 수 있다(S120). 한 실시예로서, 리페어 컨트롤러(210)는 기입 커맨드 또는 소거 커맨드에 대한 응답으로서, 기입 동작 또는 소거 동작에 실패한 불량 메모리 셀을 검출할 수 있다. 리페어 컨트롤러(210)는 불량 메모리 셀의 개수 및/또는 위치 정보를 기초로 불량 워드라인을 검출할 수 있다. 한 실시예에 따르면 메모리 셀들은 동일한 셀 동작 모드로 설정될 수 있다. 또한 예비 워드라인들은 비활성화 상태일 수 있다.
불량 워드라인에 연결된 메모리 셀들의 셀 동작 모드가 제1 동작 모드로 설정되는 동작이 수행될 수 있다(S130). 한 실시예로서, 리페어 컨트롤러(210)는 불량 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 변경할 수 있다. 예를 들어 TLC 모드에서 SLC 모드로 변경할 수 있다.
예비 워드라인에 연결된 메모리 셀들의 셀 동작 모드가 제2 동작 모드로 설정되는 동작이 수행될 수 있다(S140). 한 실시예로서, 불량 메모리 셀의 셀 동작 모드가 변경됨에 따라 메모리 장치(200)의 용량이 줄어든 것을 보완하기 위해서, 리페어 컨트롤러(210)는 예비 워드라인을 활성화시킬 수 있다. 리페어 컨트롤러(210)는 활성화 할 예비 워드라인의 개수와 위치를 결정할 수 있고, 예비 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 설정할 수 있다. 예를 들어 MLC 모드로 설정할 수 있다. 한편 예비 워드라인을 활성화시키는 방법의 한 예로서, eFuse를 이용하여 물리적으로 연결시킬 수 있다.
한편 S130 단계의 동작과 S140 단계의 동작이 수행되는 순서는 이에 제한되지 않으며, S130 단계의 동작과 S140 단계의 동작이 병렬적으로 수행될 수도 있을 것이다.
도 7을 참조하면, 도 6의 S120 단계는 S121 단계와 S122 단계를 포함할 수 있다.
메모리 셀 어레이(220)에 포함된 불량 메모리 셀이 검출되는 동작이 수행될 수 있다(S121). 한 실시예로서, 테스트 장치(100)에 의해 메모리 셀 어레이(220)의 불량 메모리 셀이 검출될 수 있다. 테스트 장치(100)는 불량 메모리 셀의 위치를 포함한 정보를 메모리 셀 어레이(220) 내 메타 영역(223)에 저장할 수 있다.
불량 메모리 셀을 기준값 이상 포함하는 워드라인을 불량 워드라인으로 결정하는 동작이 수행될 수 있다(S122). 한 실시예로서, 도 1의 테스트 장치(100)는 각 워드라인에 연결된 메모리 셀들 중 불량 메모리 셀을 기준값 이상 포함하는 워드라인을 불량 워드라인으로 결정할 수 있다. 기준값은 테스트 장치(100)에 의해 설정될 수 있으며, 메모리 장치(200)의 특성에 따라 변경될 수 있다. 테스트 장치(100)는 불량 워드라인의 위치를 포함한 정보를 메타 영역(223)에 저장할 수 있다.
도 8을 참조하면, 도 6의 S140 단계 이후에 S150 단계의 동작 및 S160 단계의 동작이 수행될수 있다.
복수의 메모리 셀들 각각의 셀 동작 모드를 메타 영역(223)에 저장하는 동작이 수행될 수 있다(S150). 한 실시예에 따르면, 리페어 컨트롤러(210)는 복수의 메모리 셀들 각각의 셀 동작 모드를 워드라인 단위로 설정하고, 설정된 셀 동작 모드 정보를 메모리 셀 어레이(220) 내 메타 영역(223)에 저장할 수 있다. 셀 동작 모드 정보는 리페어 컨트롤러(210)의 리페어 동작에 의해 변경될 수 있다.
저장된 셀 동작 모드를 기초로 커맨드에 대한 동작이 수행될 수 있다(S160). 한 실시예에 따르면, 리페어 컨트롤러(210)는 메모리 장치(200) 외부에서 수신한 커맨드에 대한 응답으로서, 셀 동작 모드를 기초로 여러 동작들을 수행할 수 있다.
한 실시예에 따르면, 제어 로직(250)은 기입 커맨드와 대응되는 이에 어드레스를 수신하면 수신한 어드레스의 메모리 셀에 연결된 워드라인의 셀 동작 모드를 확인할 수 있다. 수신한 어드레스의 메모리 셀에 연결된 워드라인이 불량 워드라인으로 결정되어 셀 동작 모드가 변경된 메모리 셀에 대해서, 제어 로직(250)은 해당 메모리 셀이 변경된 셀 동작 모드로 기입 동작을 수행하도록 여러 제어 신호를 생성할 수 있다. 수신한 어드레스의 메모리 셀에 연결된 워드라인이 활성화된 예비 워드라인으로 결정된 경우, 제어 로직(250)은 상기 워드라인에 억세스하도록 여러 제어 신호를 생성할 수 있다.
한 실시예로서, S150 단계는 패키징 되기 전 상태의 메모리 장치(200)에서 수행될 수 있고, S160 단계는 패키징 후 메모리 장치(예를 들어, 도 9의 500)에서 수행될 수 있다. 예를 들어 메모리 장치(500)가 패키징 되고, 메모리 컨트롤러(예를 들어, 도 9의 400)와 연결되면 메모리 장치(500)는 메모리 컨트롤러(400)부터 커맨드를 수신하여 S160 단계의 동작을 수행할 수 있다.
본 개시의 실시예에 따른 전술한 리페어 동작은 메모리 장치(200)가 패키징되기 전인 웨이퍼(Wafer) 또는 다이(Die) 상태에서 테스트 동작과 함께 수행될 수 있다.
한편 메모리 장치(200)의 초기 테스트 동작에서 불량 메모리 셀이 검출되지 않았지만, 패키징 된 후에 칩 동작 중에 불량 메모리 셀이 발생할 수 있다. 이때에는 포스트 패키지 리페어(Post Package Repair) 동작이 수행되어, 불량 메모리 셀이 구제될 수 있다. 한 실시예로서, 메모리 장치(500)는 패키지된 상태에서 불량 메모리 셀을 리던던시 메모리 셀로 대체하거나 보완할 수 있다.
이하에서는 패키징 된 메모리 장치(500)에서 본 개시의 실시예에 따른 리페어 동작이 수행되는 경우에 대해 설명한다.
도 9는 본 개시의 예시적인 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 9의 스토리지 시스템(2000)은 도 1의 테스트 시스템(1000)의 메모리 장치(200)가 테스트 동작을 마치고, 패키징 된 상태에서 메모리 컨트롤러(400)와 연결된 상태의 실시예에 해당할 수 있다. 따라서 이하에서는 도 1 내지 도 8의 내용과 중복되는 설명은 생략한다.
도 9를 참조하면, 스토리지 시스템(2000)은 메모리 컨트롤러(400)와 메모리 장치(500)를 포함할 수 있다. 메모리 장치(500)는 비휘발성 메모리 장치일 수 있고, 메모리 칩으로 구현될 수 있다. 메모리 장치(500)는 메모리 셀 어레이(510)를 포함할 수 있다.
일부 실시예들에서, 스토리지 시스템(2000)은 전자 장치에 내장되는 내부 메모리로 구현될 수 있고, 예를 들어, 임베디드 UFS(Universal Flash Storage) 메모리 장치, eMMC(embedded Multi-Media Card), 또는 SSD(Solid State Drive)일 수 있다. 일부 실시예들에서, 스토리지 시스템(2000)은 전자 장치에 착탈 가능한 외장 메모리로 구현될 수 있고, 예를 들어, UFS 메모리 카드, CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick)일 수 있다.
메모리 장치(500)는 메모리 셀 어레이(510)를 포함할 수 있고, 전술한 도 1, 도 2의 메모리 장치(200)와 대응될 수 있다. 메모리 셀 어레이(510)는 복수의 메모리 셀들이 연결된 복수의 워드라인들을 포함하고, 복수의 워드라인들은 노멀 워드라인들(511)과 예비 워드라인들(512)을 포함할 수 있다.
메모리 컨트롤러(400)는 호스트(HOST)로부터의 읽기/쓰기 요청에 응답하여 메모리 장치(500)에 저장된 데이터를 독출하도록 또는 메모리 장치(500)에 데이터를 기입하도록 메모리 장치(500)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(400)는 메모리 장치(500)에 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 제공함으로써, 메모리 장치(500)에 대한 기입, 독출 및 소거 동작을 제어할 수 있다. 또한, 기입하기 위한 데이터(DATA)와 독출된 데이터(DATA)가 메모리 컨트롤러(400)와 메모리 장치(500) 사이에서 송수신될 수 있다.
메모리 컨트롤러(400)는 리페어 컨트롤러(410)와 메타 영역(420)을 포함할 수 있다.
리페어 컨트롤러(410)는 메모리 장치(500)의 메모리 셀 어레이(510)에 포함된 적어도 하나의 불량 메모리 셀을 검출하기 위해 메모리 장치(500)의 동작을 제어할 수 있다. 그리고 검출된 불량 메모리 셀에 대하여 본 개시의 실시예에 따른 리페어 동작을 수행할 수 있다.
리페어 컨트롤러(410)는 검출된 불량 메모리 셀과 연결된 불량 워드라인을 보완 또는 대체하기 위해서, 적어도 하나의 예비 워드라인을 제어할 수 있다. 한 실시예로서, 리페어 컨트롤러(410)는 검출된 불량 메모리 셀과 연결된 불량 워드라인의 셀 동작 모드를 변경할 수 있다. 그리고, 적어도 하나의 예비 워드라인을 활성화시키고, 셀 동작 모드를 설정할 수 있다. 리페어 컨트롤러(410)는 각 워드라인의 셀 동작 모드를 변경 또는 설정하기 위해 셀 동작 모드 제어 신호(CTRL_CM)를 메모리 장치(500)에 전송할 수 있다.
리페어 컨트롤러(410)는 리페어 동작을 수행하기 위해 필요한 정보들 및 리페어 결과에 따라 메모리 장치(500)를 제어하기 위해 필요한 정보들을 메타 영역(420)에 저장할 수 있다. 예를 들어, 리페어 동작을 수행하기 위해 불량 메모리 셀 정보가 메타 영역(420)에 저장될 수 있고, 리페어 결과에 따라 생성 또는 변경된 셀 동작 모드 정보가 메타 영역(420)에 저장될 수 있다. 메타 영역(420)에 저장되는 정보들은 메모리 컨트롤러(400)의 동작에 의해 변경될 수 있다.
한 실시예로서, 리페어 컨트롤러(410)는 메타 영역(420)에 저장되는 정보들을 기초로 하여 호스트로부터 수신한 읽기/쓰기 요청에 대한 커맨드(CMD), 어드레스(ADDR), 및 제어 신호(CTRL, CTRL_CM)를 생성할 수 있다.
본 개시의 실시예에 따르면, 웨이퍼 레벨의 메모리 장치(500)에서 리페어 동작을 수행할 수 있을 뿐만 아니라 메모리 장치(500)가 패키징 된 이후에도 불량 메모리 셀을 구제할 수 있다. 또한 불량 메모리 셀을 포함하는 불량 워드라인을 폐기하지 않고 활용할 수 있는바 메모리 장치(500)의 용량을 확보할 수 있다.
도 10은 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러를 나타내는 블록도이다.
도 9 및 도 10을 함께 참조하면, 메모리 컨트롤러(400)는 호스트 인터페이스(430), RAM(Random Access Memory)(440), 플래시 변환 계층(Flash Translation Layer, FTL)(450), 프로세서(460), 버퍼 메모리(470) 및 메모리 인터페이스(480)를 포함할 수 있다.
호스트 인터페이스(430)는 다양한 종류의 인터페이스에 따라 호스트와 통신하여, 패킷(packet)을 송수신할 수 있다. 호스트로부터 호스트 인터페이스(430)로 전송되는 패킷은 커맨드(command) 혹은 비휘발성 메모리 장치(500)에 기록될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(430)로부터 호스트로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 비휘발성 메모리 장치(500)로부터 독출된 데이터 등을 포함할 수 있다.
메모리 인터페이스(480)는 비휘발성 메모리 장치(500)에 기록될 데이터를 비휘발성 메모리 장치(500)로 송신하거나, 비휘발성 메모리 장치(500)로부터 독출된 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(480)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다. 메모리 인터페이스(480)는 메모리 장치(500)를 구동하는 신호들을 제어하고, 프로세서(460)의 제어에 따라 메모리 장치(500)에 억세스하도록 구성될 수 있다. 메모리 인터페이스(480)는 리페어 컨트롤러(410)에 의해 생성된 셀 동작 모드 제어 신호(CTRL_CM) 및/또는 셀 동작 모드 정보에 따라 생성된 커맨드 등을 메모리 장치(500)에 전송할 수 있다.
RAM(440)은 리페어 컨트롤러(410)를 포함할 수 있다. 리페어 컨트롤러(410)는 호스트 인터페이스(430)로부터 수신한 요청에 따라 메모리 장치(500)에 커맨드를 전송할 수 있고, 메모리 장치(500)로부터, 커맨드에 대한 메모리 장치(500)의 동작의 성공 여부를 포함하는 응답을 수신할 수 있다.
리페어 컨트롤러(410)는 수신한 응답을 기초로, 메모리 셀 어레이(510)에 포함된 불량 메모리 셀을 검출할 수 있다. 그리고 검출된 결과에 해당하는 불량 메모리 셀 정보를 버퍼 메모리(470)에 저장할 수 있다. 리페어 컨트롤러(410)가 메모리 셀 어레이(510) 내의 불량을 검출하는 단위는 메모리 셀 단위에 제한되는 것은 아니며, 메모리 블록 단위일 수도 있다.
한편 리페어 컨트롤러(410)는 전술한 도 1 내지 도 8의 리페어 컨트롤러(210)의 동작을 수행할 수 있는바, 이와 중복되는 설명은 생략한다.
리페어 컨트롤러(410)는 불량 메모리 셀 정보를 기초로 메모리 셀 어레이(510)에 포함된 불량 워드라인 및 예비 워드라인의 셀 동작 모드를 설정할 수 있다. 한 실시예로서, 리페어 컨트롤러(410)는 예비 워드라인의 셀 동작 모드를 설정하기 이전에, 예비 워드라인에 억세스 가능하도록 예비 워드라인을 활성화시킬 수 있다. 리페어 컨트롤러(410)는 각 워드라인의 셀 동작 모드 정보를 버퍼 메모리(470)에 저장할 수 있다.
리페어 컨트롤러(410)는 셀 동작 모드 정보를 기초로 워드라인을 제어하기 위해 셀 동작 모드 제어 신호(CTRL_CM)를 생성하고, 이를 메모리 인터페이스(480)를 통해 메모리 장치(500)에 전송할 수 있다.
또한 리페어 컨트롤러(410)는 호스트 인터페이스(430)를 통해 호스트로부터 읽기/쓰기 요청을 수신하면, 버퍼 메모리(470)에 저장된 셀 동작 모드 정보를 기초로 메모리 장치(500)에 전송할 커맨드, 어드레스 및 제어 신호를 생성할 수 있다. 한 실시예로서, 리페어 컨트롤러(410)는 호스트로부터 수신한 요청에 대하여, 요청에 포함된 커맨드 및 어드레스를 버퍼 메모리(470)에 저장된 셀 동작 모드 정보를 기초로 변환하고, 변환된 커맨드 및 변환된 어드레스를 메모리 장치(500)에 전송할 수 있다.
플래시 변환 계층(450)은 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리 장치(500) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 비휘발성 메모리 내의 메모리 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 비휘발성 메모리 장치(500) 내에서 사용 가능한 용량을 확보하기 위한 기술이다.
플래시 변환 계층(450)은, 셀 동작 모드 정보에 기초하여 어드레스 매핑 동작을 수행할 수 있다. 한 실시예로서, 리페어 동작에 따라 예비 워드라인이 활성화되면 활성화된 예비 워드라인에 새롭게 논리적 주소가 부여될 수 있다. 플래시 변환 계층(450)은 활성화된 예비 워드라인의 논리적 주소를 물리적 주소에 매핑하여 해당 예비 워드라인에 연결된 메모리 셀로 억세스 가능하게 할 수 있다.
프로세서(460)는 RAM(440)에 저장된 각종 프로그램들을 실행하여 스토리지 시스템(2000)의 전반적인 동작을 제어할 수 있다. 프로세서(460)는 리페어 컨트롤러(410)를 구성하는 프로그램을 실행할 수 있다.
버퍼 메모리(470)는 호스트 인터페이스(430)를 통해 호스트로부터 수신한 데이터 또는 메모리 장치(500)로부터 수신된 데이터를 임시 저장할 수 있다.
버퍼 메모리(470)는 리페어 컨트롤러(410)가 검출한 불량 메모리 셀에 대한 정보 및 리페어 동작의 결과로서 생성된 셀 동작 모드 정보를 포함하는 메타 영역(420)을 포함할 수 있다. 메타 영역(420)에 저장되는 정보는 리페어 컨트롤러(410)에 의해 업데이트되거나 변경될 수 있다.
메타 영역(420)은 도 2의 메타 영역(223)에 대응될 수 있으며, 메타 영역(420)은 메타 영역(223)이 포함하는 정보에 추가로, 메모리 셀의 논리 주소 및 이에 대응되는 물리 주소를 더 포함할 수 있다.
버퍼 메모리(470)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등의 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등의 비휘발성 메모리들로 구현될 수 있다.
한편, 도 10에서는 본 개시의 일 실시예에 따른 불량 워드라인 검출 동작 및 리페어 동작이 소프트웨어 방식에 의해 수행되는 예가 도시되었으나, 본 개시의 실시예들은 이에 국한될 필요가 없다. 한 예로서, 도 10에 도시된 실시예에서 RAM(440)에 로딩된 소프트웨어를 실행함에 의해 수행되는 동작들 중 적어도 일부는 하드웨어적으로 구현되는 회로를 통해 수행될 수도 있을 것이다.
도 11은 본 개시의 예시적인 실시예에 따른 메타 영역을 나타내는 도면이고, 도 12는 본 개시의 예시적인 실시예에 따른 불량 메모리 셀 정보를 설명하기 위한 테이블이고, 도 13은 본 개시의 예시적인 실시예에 따른 셀 동작 모드 정보를 설명하기 위한 테이블이다.
도 11을 참조하면, 메타 영역(420)은 불량 메모리 셀 정보(421) 및 셀 동작 모드 정보(422)를 포함할 수 있다. 이하에서는 도 9를 함께 참조하여, 메모리 장치(500)의 메모리 셀 어레이(510)가 도 4a와 같이 복수의 노멀 워드라인들(NWL1~NWL6)과 복수의 예비 워드라인들(SWL1~SWL3)을 포함하는 것을 가정하여 설명한다.
도 12를 참조하면, 제1 테이블(421a)은 복수의 메모리 셀이 모두 정상인 경우의 불량 메모리 셀 정보(421)를 나타내고, 제2 테이블(421b)은 불량 메모리 셀이 검출됨으로써 변경된 불량 메모리 셀 정보(421)를 나타낸다.
호스트의 읽기/쓰기 요청에 따라, 메모리 컨트롤러(400)는 메모리 장치(500)가 기입, 독출, 소거 동작을 수행하도록 커맨드를 보냄으로써 메모리 장치(500)를 제어할 수 있다. 이후 리페어 컨트롤러(410)는 메모리 장치(500)가 커맨드에 대한 동작을 성공하는지 여부를 판단할 수 있다. 한 실시예로서, 기입 커맨드 또는 소거 커맨드에 대하여 메모리 장치(500)의 기입 동작 또는 소거 동작의 성공 여부를 판단할 수 있다. 리페어 컨트롤러(410)는 동작 성공 여부를 기초로 메모리 셀의 정상(NORMAL) 또는 불량(FAIL) 여부를 결정할 수 있다. 본 명세서에서, 리페어 컨트롤러(410)가 메모리 셀의 기입 동작 또는 소거 동작의 실패 여부로 메모리 셀의 불량 여부를 판단하는 방법에 대해 설명하였으나, 리페어 컨트롤러(410)가 메모리 셀의 불량 여부를 판단하는 방법은 이에 제한되지 않는다. 또한 검출되는 불량의 범위도 제한되지 않는다.
리페어 컨트롤러(410)의 리페어 동작이 수행되기 이전에 불량 메모리 셀 정보(421)는 제1 테이블(421a)과 같을 수 있다. 한 예로서, 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)과 제1 비트라인 내지 제4 비트라인(BL1~BL4)가 각각 교차하는 지점의 메모리 셀은 모두 정상 상태일 수 있다. 도 12에서 제1 테이블(421a)이 예비 워드라인(SWL1~SWL3)에 연결된 메모리 셀들의 상태를 포함하지 않는 것으로 도시되었으나 이에 제한되는 것은 아니며, 제1 테이블(421a)은 예비 워드라인(SWL1~SWL3)에 연결된 메모리 셀들이 정상 상태라는 정보를 포함할 수도 있다.
리페어 컨트롤러(410)는 불량 메모리 셀의 위치 정보를 기초로 불량 메모리 셀 정보(421)를 제2 테이블(421b)과 같이 업데이트할 수 있다. 예를 들어 제2 테이블(421b)는 제1 노멀 워드라인(NWL1)과 제4 비트라인(BL4)이 교차하는 지점의 메모리 셀, 제3 노멀 워드라인(NWL3)과 제1 비트라인(BL1)이 교차하는 지점의 메모리 셀, 제3 노멀 워드라인(NWL3)과 제4 비트라인(BL4)이 교차하는 지점의 메모리 셀, 제5 노멀 워드라인(NWL5)과 제2 비트라인(BL2)이 교차하는 지점의 메모리 셀이 불량 메모리 셀이라는 정보를 포함할 수 있다.
한편, 불량 메모리 셀 정보(421)가 업데이트 되는 주기는 리페어 컨트롤러(410)에 의해 결정될 수 있다. 한 실시예로서 리페어 컨트롤러(410)는 메모리 장치(500)로 커맨드를 전송하고 이에 대한 실패 여부를 수신할 때마다 불량 메모리 셀 정보(421)를 업데이트할 수 있다.
리페어 컨트롤러(410)는 제2 테이블(421b)을 기초로, 복수의 노멀 워드라인들 중 불량 워드라인을 검출할 수 있다. 한 예로서, 불량 메모리 셀을 기준값 이상 포함하는 워드라인이 불량 워드라인으로 결정될 수 있다. 예를 들어 기준값이 2개인 경우, 2개의 불량 메모리 셀을 포함하는 제3 노멀 워드라인(NWL3)이 불량 워드라인으로 결정될 수 있다. 도시되지는 않았으나 메타 영역(420)은 불량 워드라인 정보 역시 포함할 수 있다. 한편, 불량 메모리 셀 정보(421)를 기초로 불량 워드라인을 결정하는 방법은 이에 제한되지 않는다.
도 13을 참조하면, 셀 동작 모드 정보(422)는 메모리 셀의 논리 주소, 논리 주소에 대응되는 물리 주소 및 셀 동작 모드를 포함할 수 있다. 본 명세서에서는 설명의 편의상 워드라인 단위로 셀 동작 모드가 설정되고 변경되는 것을 가정하여 설명하나, 셀 동작 모드가 설정되는 단위는 이에 제한되지 않는다. 한 실시예로서, 셀 동작 모드 정보(422)는 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)의 물리 주소, 이에 대응되는 논리 주소, 동작 모드를 포함할 수 있고, 제1 예비 워드라인 내지 제3 예비 워드라인(SWL1~SWL3)의 물리 주소, 이에 대응되는 논리 주소, 동작 모드를 포함할 수 있다.
제3 테이블(422a)은 도 12의 제1 테이블(421a)에 대응되어, 복수의 메모리 셀이 모두 정상인 경우의 셀 동작 모드 정보(422)를 나타낼 수 있다.
제3 테이블(422a)은 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)의 논리 주소(LAN1~LAN6)와 논리 주소에 각각 대응되는 물리 주소(PAN1~PAN6)를 포함할 수 있다. 또한 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)의 셀 동작 모드를 포함할 수 있다.
이 경우 예비 워드라인은 활성화되지 않아 메모리 컨트롤러(400)에 의한 억세스가 차단된 상태일 수 있다. 그러나 이때에도 예비 워드라인의 물리 주소는 존재하므로 제3 테이블(422a)은 제1 예비 워드라인 내지 제3 예비 워드라인(SWL1~SWL3)의 물리 주소(PAS1~PAS3)을 포함할 수 있다.
노멀 워드라인에 연결된 복수의 메모리 셀이 모두 정상인 경우, 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)에 연결된 메모리 셀의 동작 모드는 이미 특정한 셀 동작 모드로 설정된 상태일 수 있다. 도 13에서는 제1 노멀 워드라인 내지 제6 노멀 워드라인(NWL1~NWL6)에 연결된 메모리 셀이 모두 TLC 모드로 설정된 상태를 도시하였으나, 반드시 이에 제한되는 것은 아니며 각 메모리 셀의 동작 모드가 전부 동일해야 하는 것은 아니다.
제4 테이블(422b)은 도 12의 제2 테이블(421b)에 대응되어, 리페어 컨트롤러(410)의 리페어 동작이 수행된 이후의 셀 동작 모드 정보(422)를 나타낼 수 있다. 리페어 동작에 따라, 불량 워드라인의 셀 동작 모드가 변경될 수 있고 예비 워드라인이 활성화되어 셀 동작 모드가 새롭게 설정될 수 있다.
한 실시예로서, 제3 노멀 워드라인(NWL3)이 불량 워드라인으로 검출된 경우 제3 노멀 워드라인(NWL3)의 셀 동작 모드가 TLC 모드에서 SLC 모드로 변경될 수 있다. 그리고 메모리 용량의 감소를 보충하기 위해, 제1 예비 워드라인(SWL1)이 활성화되어 MLC 모드로 설정될 수 있다. 제4 테이블(422b)은 제1 예비 워드라인(SWL1)의 물리 주소(PAS1)에 대응되는 논리 주소(LAS1)를 포함할 수 있다.
도 14는 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 9 및 도 14를 함께 참조하면, 호스트로부터 읽기/쓰기 요청을 수신하는 동작이 수행될 수 있다(S210). 한 실시예로서, 메모리 컨트롤러(400)는 호스트 인터페이스(예를 들어 도 10의 430)를 통해 호스트로부터 읽기/쓰기 요청을 수신할 수 있다.
메모리 장치(500)로 커맨드를 전송하는 동작이 수행될 수 있다(S220). 한 실시예로서 메모리 컨트롤러(400)는 기입, 독출, 소거 커맨드를 메모리 장치(500)에 전송할 수 있다.
커맨드에 대한 동작의 실패 여부를 기초로, 불량 워드라인이 검출될 수 있다(S230). 한 실시예로서, 리페어 컨트롤러(410)는 S220 단계에서 메모리 장치(500)로 전송한 커맨드에 대한 동작의 성공 여부를 메모리 장치(500)로부터 수신할 수 있다. 리페어 컨트롤러(410)는 동작의 실패에 따라 불량 메모리 셀을 검출할 수 있고, 불량 메모리 셀 정보(421)를 기초로 불량 워드라인을 검출할 수 있다.
불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하는 동작이 수행될 수 있다(S240). 한 실시예로서, 리페어 컨트롤러(410)는 불량 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 제1 동작 모드로 설정할 수 있다. 제1 동작 모드는 노멀 워드라인의 셀 동작 모드와 다른 것일 수 있다. 예를 들어 노멀 워드라인의 셀 동작 모드가 TLC 모드인 경우, 제1 동작 모드는 SLC 모드일 수 있으나 이에 제한되는 것은 아니다.
예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 동작이 수행될 수 있다(S250). 한 실시예로서, 리페어 컨트롤러(410)는 불량 워드라인의 셀 동작 모드 변경으로 인해 손실된 메모리 용량을 보충하기 위해, 예비 워드라인을 활성화시킬 수 있다. 예비 워드라인을 활성화란, 예비 워드라인에 연결된 메모리 셀에 억세스하기 위해 요구되는 일련의 동작들을 포함할 수 있다. 예를 들어, 예비 워드라인에 연결된 메모리 셀에 데이터를 기입하기 위해 논리 주소를 부여하고, 부여된 논리 주소와 해당 메모리 셀의 물리 주소를 매핑하는 것을 의미할 수 있다.
한 실시예로서, 리페어 컨트롤러(410)는 활성화된 예비 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 제2 동작 모드로 설정할 수 있다. 제2 동작 모드는 노멀 워드라인의 셀 동작 모드 및/또는 제1 동작 모드와 다른 것일 수 있다. 예를 들어 노멀 워드라인의 셀 동작 모드가 TLC 모드이고, 제1 동작 모드가 SLC 모드인 경우, 제2 동작 모드는 MLC 모드일 수 있으나 이에 제한되는 것은 아니다.
한편 도 14에서는 S240 단계가 수행되고 S250 단계가 수행되는 것으로 도시되었으나 순서는 이에 제한되지 않으며, S240 단계의 동작과 S250 단계의 동작이 병렬적으로 수행될 수도 있을 것이다.
도 15는 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러(400)의 동작 방법을 나타내는 플로우차트이다.
도 15의 복수의 단계들은 도 14의 S210 단계 내지 S230 단계의 한 실시예에 해당할 수 있으며, 도 14와 중복되는 설명은 생략한다.
도 9 및 도 15를 함께 참조하면, 호스트로부터 읽기/쓰기 요청을 수신하는 동작이 수행될 수 있다(S310).
메모리 장치(500)에 기입 커맨드 또는 소거 커맨드를 전송하는 동작이 수행될 수 있다(S320).
기입 동작 또는 소거 동작에 실패한 메모리 셀이 불량 메모리 셀로 검출될 수 있다(S330). 한 실시예로서, 기입 동작에 또는 소거 동작에 기준 횟수 이상 실패한 메모리 셀이 불량 메모리 셀로 검출될 수 있다.
한 실시예로서, 리드 커맨드에 의한 리드 동작에 실패한 메모리 셀 또한 불량 메모리 셀로 검출될 수 있다. 한편 리드 동작에 실패한 메모리 셀은 기입 동작에 또는 소거 동작에 실패한 메모리 셀에 비해서 신뢰도가 낮다고 판단될 수 있는바, 본 실시예에 따른 리페어 동작의 대상에서 제외될 수 있다.
불량 메모리 셀을 기준값 이상 포함하는 워드라인이 존재하는지 확인되는 동작이 수행될 수 있다(S340). 한 실시예로서, 리페어 컨트롤러(410)는 불량 워드라인을 검출하기 위한 기준값을 결정할 수 있다.
S340 단계에서 불량 메모리 셀을 기준값 이상 포함하는 워드라인이 존재하는 경우, 해당 워드라인을 불량 워드라인으로 검출되는 동작이 수행될 수 있다(S350).
S340 단계에서 불량 메모리 셀을 기준값 이상 포함하는 워드라인이 존재하지 않는 경우, S310 단계가 다시 수행될 수 있다.
한편, 도 15에서는 메모리 장치(500)에 커맨드를 전송할 때마다 불량 메모리 셀을 검출하고, 불량 워드라인을 검출하는 것으로 도시되었으나, 불량 메모리 셀의 검출 동작 및/또는 불량 워드라인의 검출 동작이 수행되는 주기는 이에 제한되지 않는다.
도 16은 본 개시의 예시적인 실시예에 따른 메모리 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 16은 도 14의 S240 단계 내지 S250 단계의 한 실시예에 해당할 수 있다.
도 9 및 도 16을 함께 참조하면, 불량 워드라인에 연결된 메모리 셀들에 저장된 기존 데이터를 저장할 워드라인을 결정하는 동작이 수행될 수 있다(S410).
본 개시의 실시예에 따르면 불량 워드라인으로 검출된 워드라인은 셀 동작 모드가 변경되어 동작될 수 있다. 이를 위해 불량 워드라인에 연결된 메모리 셀들에 기 저장된 데이터들을 다른 메모리 셀로 옮기는 동작이 선행될 필요가 있다.
따라서 한 실시예에 따르면, 리페어 컨트롤러(410)는 불량 워드라인에 연결된 메모리 셀들에 저장된 기존 데이터를 저장할 메모리 셀들 또는 메모리 셀들에 연결되는 워드라인을 결정할 수 있다. 해당 워드라인은 예비 워드라인일 수 있고, 불량 워드라인을 제외한 노멀 워드라인일 수 있다. 예비 워드라인에 기존 데이터를 저장하기 위해서는, 예비 워드라인을 활성화함으로써 논리 주소를 부여하고, 셀 동작 모드를 설정하는 동작이 선행될 수 있다.
기존 데이터를 결정된 워드라인에 연결된 메모리 셀들에 저장하고, 불량 워드라인에 연결된 메모리 셀들의 기존 데이터를 소거하는 동작이 수행될 수 있다(S420). 한 실시예로서, 리페어 컨트롤러(410)는 메모리 장치(500)에 리페어 카피 커맨드를 전송할 수 있다.
리페어 카피 커맨드란, 메모리 장치(500)로 하여금 데이터의 이동을 수행하도록 제어하는 커맨드를 의미할 수 있다. 한 실시예로서, 리페어 컨트롤러(410)는 리페어 카피 커맨드와 함께, 기존 데이터가 저장된 불량 워드라인의 정보 및 기존 데이터가 저장될 워드라인의 정보를 메모리 장치(500)로 제공할 수 있다.
또한 리페어 컨트롤러(410)는 리페어 카피 커맨드를 메모리 장치(500)로 전송함으로써, 기존 데이터를 S410 단계에서 결정된 워드라인에 연결된 메모리 셀들로 복사하고, 불량 워드라인에 연결된 메모리 셀들의 기존 데이터를 삭제할 수 있다.
한 실시예로서, 리페어 컨트롤러(410)는 불량 워드라인에 연결된 모든 메모리 셀들을 이레이즈된 상태로 만들기 위해서, 새로운 데이터가 기입되거나 리드 동작이 수행되지 않도록, 불량 워드라인으로의 억세스를 차단할 수 있다.
활성화할 예비 워드라인을 결정하는 동작이 수행될 수 있다(S430). 한 실시예로서, 리페어 컨트롤러(410)는 활성화할 예비 워드라인을 결정하고, 활성화된 예비 워드라인의 위치 정보를 메타 영역(420)에 저장할 수 있다. 또한 리페어 컨트롤러(410)는 예비 워드라인의 셀 동작 모드를 결정하고, 이를 메타 영역(420)에 저장할 수 있다.
불량 워드라인의 셀 동작 모드 및 예비 워드라인의 셀 동작 모드를 설정하기 위한 셀 동작 모드 제어 신호를 메모리 장치(500)에 전송하는 동작이 수행될 수 있다(S440). 한 실시예로서, 리페어 컨트롤러(410)는 불량 워드라인의 변경된 셀 동작 모드, 활성화 된 예비 워드라인의 위치 정보 및 예비 워드라인의 셀 동작 모드를 포함한 셀 동작 모드 제어 신호를 메모리 장치(500)에 전송할 수 있다.
한편, 리페어 컨트롤러(410)는 워드라인의 셀 동작 모드를 변경하는 셀 동작 모드 제어 신호를 메모리 장치(500)로 보내는 대신, 호스트로부터 수신한 요청에 응답하여 메모리 장치(500)로 보내는 커맨드를 변환할 수 있다. 예를 들어, 리페어 컨트롤러(410)는 셀 동작 모드 정보(422)에 기초하여 메모리 장치(500)로 전송할 커맨드, 어드레스, 데이터를 변환할 수 있다. 이 경우 S440 단계는 생략될 수 있으며, 예비 워드라인의 활성화 이후의 메모리 장치(500)의 동작은 리페어 컨트롤러(410)의 변환 동작을 거쳐 수행될 수 있을 것이다.
도 17은 본 개시의 예시적인 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 17을 참조하면, 스토리지 시스템(3000)은 메모리 컨트롤러(600)와 메모리 장치(700)를 포함할 수 있다. 도 17은 도 9의 변형된 실시예에 해당할 수 있으며, 도 9와 중복된 설명은 생략한다.
메모리 장치(700)는 메모리 셀 어레이(710)를 포함할 수 있고, 전술한 도 1, 도 2, 도 9의 메모리 장치(200, 500)와 대응될 수 있다. 메모리 셀 어레이(710)는 메타 영역(720)을 포함할 수 있으며, 메타 영역(720)은 메모리 셀 어레이(710) 내의 노멀 워드라인에 연결된 메모리 셀들 또는 예비 워드라인에 연결된 메모리 셀들로 구성될 수 있다.
메모리 컨트롤러(600)는 리페어 컨트롤러(610)를 포함할 수 있다. 리페어 컨트롤러(610)는 메모리 장치(700)의 메모리 셀 어레이(710)에 포함된 적어도 하나의 불량 메모리 셀을 검출하기 위해 메모리 장치(700)의 동작을 제어할 수 있다. 그리고 검출된 불량 메모리 셀에 대하여 본 개시의 실시예에 따른 리페어 동작을 수행할 수 있다.
리페어 컨트롤러(610)는 검출된 불량 메모리 셀과 연결된 불량 워드라인을 보완 또는 대체하기 위해서, 적어도 하나의 예비 워드라인을 제어할 수 있다. 한 실시예로서, 리페어 컨트롤러(610)는 검출된 불량 메모리 셀과 연결된 불량 워드라인의 셀 동작 모드를 변경할 수 있다. 그리고, 적어도 하나의 예비 워드라인을 활성화시키고, 셀 동작 모드를 설정할 수 있다. 리페어 컨트롤러(610)는 각 워드라인의 셀 동작 모드를 변경 또는 설정하기 위해 셀 동작 모드 제어 신호(CTRL_CM)를 메모리 장치(700)에 전송할 수 있다.
리페어 컨트롤러(610)는 리페어 동작을 수행하기 위해 필요한 정보들 및 리페어 결과에 따라 메모리 장치(700)를 제어하기 위해 필요한 정보들을 메모리 셀 어레이(710) 내의 메타 영역(720)에 저장할 수 있다. 예를 들어, 메타 영역(720)은 불량 메모리 셀 정보 및 리페어 결과에 따라 생성된 셀 동작 모드 정보를 포함할 수 있다.
한 실시예로서, 리페어 컨트롤러(610)는 불량 메모리 셀을 검출하고 불량 메모리 셀의 위치 정보를 메타 영역(720)에 저장할 수 있다. 또한 저장된 불량 메모리 셀의 위치 정보를 기초로 불량 워드라인 정보를 생성하고, 불량 워드라인 정보를 메타 영역(720)에 저장할 수 있다.
그리고 불량 워드라인 정보를 기초로 불량 워드라인의 셀 동작 모드, 예비 워드라인의 위치 및 개수, 예비 워드라인의 셀 동작 모드를 결정하고, 이들을 메타 영역(720)에 저장할 수 있다.
도 18은 본 개시의 예시적인 실시예에 따른 SSD(Solid State Drive) 시스템을 나타내는 블록도이다.
도 18을 참조하면, SSD 시스템(4000)은 호스트(800)와 SSD(900)를 포함할 수 있다. SSD(900)는 신호 커넥터(SGL)를 통해 호스트(800)와 신호를 주고 받고, 전원 커넥터(PWR)를 통해 전원을 입력받을 수 있다. SSD(900)는 SSD 컨트롤러(910), 보조 전원 장치(920), 복수의 비휘발성 메모리 장치들(930~950)을 포함할 수 있다.
SSD 컨트롤러(910)는 호스트(800)로부터 수신된 신호에 응답하여 복수의 비휘발성 메모리 장치들(930~950)을 제어할 수 있다. 예시적으로, SSD 컨트롤러(910) 및 비휘발성 메모리 장치들(930~950)은 도 9 내지 도 17을 참조하여 설명된 메모리 컨트롤러(400, 600)와 비휘발성 메모리 장치(200, 500)에 대응될 수 있다.
보조 전원 장치(920)는 전원 커넥터(PWR)를 통해 호스트(800)와 연결된다. 보조 전원 장치(920)는 호스트(800)로부터 전원을 입력 받고, 충전할 수 있다. 보조 전원 장치(920)는 호스트(800)로부터의 전원 공급이 원활하지 않을 경우, SSD 시스템(4000)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(920)는 SSD(900) 내부에 위치할 수도 있고, SSD(900) 외부에 위치할 수도 있다. 예를 들면, 보조 전원 장치(920)는 SSD 시스템(4000)의 메인 보드에 위치하며 SSD(900)에 보조 전원을 제공할 수 있다.
복수의 비휘발성 메모리 장치들(930~950)은 SSD(900)의 저장 매체로서 사용될 수 있다. 복수의 비휘발성 메모리 장치들(930~950)은 복수의 채널들(Ch1~Chn)을 통해 SSD 컨트롤러(910)와 연결될 수 있다. 하나의 채널(Ch1~Chn)에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널(Ch1~Chn)에 연결되는 비휘발성 메모리 장치들(930~950)은 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(910)는 전술한 실시예들에 따른 리페어 컨트롤러(미도시)를 포함할 수 있고, 리페어 컨트롤러는 하드웨어, 또는 소프트웨어 또는 이들의 조합을 기반으로 구현될 수 있다.
리페어 컨트롤러는 비휘발성 메모리 장치들(930~950) 각각에 포함된 불량 워드라인을 검출하고, 불량 워드라인에 연결된 메모리 셀들의 셀 동작 모드를 변경할 수 있다. 그리고 예비 워드라인을 활성화하고, 셀 동작 모드를 설정하여 예비 워드라인에 연결된 메모리 셀들에 대해 기입, 독출, 소거 동작을 수행할 수 있다.
한 실시예로서, 리페어 컨트롤러에 동작에 따라 생성되는 정보는 SSD 컨트롤러(910) 내부에 임시적으로 저장되거나 또는 비휘발성 메모리 장치들(930~950) 각각에 불휘발성으로 저장될 수 있다.
한 실시예로서, 불량 워드라인과 예비 워드라인은 서로 다른 비휘발성 메모리 장치에 존재할 수 있다. 예를 들어, 제1 비휘발성 메모리 장치(930)에 불량 워드라인이 발생할 수 있고, 이를 리페어하기 위해 제2 비휘발성 메모리 장치(940)의 예비 워드라인이 선택되어 활성화될 수 있다.
전술한 실시예에 따른 리페어 컨트롤러의 리페어 동작을 통해 불량 워드라인을 폐기하지 않고 활용할 수 있으며, 예비 워드라인에 억세스하여 메모리 용량을 확보할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (10)

  1. 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 셀 어레이; 및
    상기 노멀 워드라인들 중 테스트 결과를 기초로 검출된 적어도 하나의 불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 리페어 컨트롤러를 포함하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서,
    테스트 과정에서 상기 복수의 노멀 워드라인에 연결된 메모리 셀들은 n+m 비트의 데이터를 기입하는 제3 동작 모드로 설정되고,
    상기 제1 동작 모드는 상기 불량 워드라인에 연결된 메모리 셀들에 n 비트의 데이터를 기입하도록 구성되고,
    상기 제2 동작 모드는 상기 예비 워드라인에 연결된 메모리 셀들에 m 비트의 데이터를 기입하도록 구성되고,
    n, m은 1 이상의 자연수인 것을 특징으로 하는 메모리 장치.
  3. 제2항에 있어서,
    상기 제1 동작 모드는 SLC(Single Level Cell) 모드이고,
    상기 제2 동작 모드는 MLC(Multi Level Cell) 모드이고,
    상기 제3 동작 모드는 TLC(Triple Level Cell) 모드인 것을 특징으로 하는 메모리 장치.
  4. 복수의 노멀 워드라인들과 적어도 하나의 예비 워드라인을 포함하는 메모리 장치와 연결된 메모리 컨트롤러로서,
    상기 메모리 장치로 커맨드를 전송하고, 상기 커맨드에 대한 동작 실패 여부를 기초로, 상기 노멀 워드라인들 중 적어도 하나를 불량 워드라인으로 검출하고, 상기 불량 워드라인에 연결된 메모리 셀들을 제1 동작 모드로 설정하고, 상기 예비 워드라인에 연결된 메모리 셀들을 제2 동작 모드로 설정하는 것을 특징으로 하는 메모리 컨트롤러.
  5. 제4항에 있어서,
    상기 메모리 컨트롤러는,
    상기 불량 워드라인에 연결된 메모리 셀들의 논리 주소, 물리 주소 및 제1 동작 모드 정보, 상기 예비 워드라인에 연결된 메모리 셀들의 논리 주소, 물리 주소 및 제2 동작 모드 정보를 포함하는 버퍼 메모리를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는
    상기 메모리 장치에 리페어 카피 커맨드를 전송함으로써, 상기 불량 워드라인에 연결된 메모리 셀들에 저장된 기존 데이터를 상기 노멀 워드라인들에 연결된 메모리 셀들 및 상기 예비 워드라인에 연결된 메모리 셀들 중 적어도 하나에 저장하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 예비 워드라인에 연결된 메모리 셀들의 논리 주소를 생성하고, 상기 논리 주소와 상기 예비 워드라인에 연결된 메모리 셀들의 물리 주소와 매핑하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 동작 모드 정보와 상기 제2 동작 모드 정보를 포함하는 셀 동작 모드 제어 신호를 상기 메모리 장치에 전송하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    호스트로부터 수신한 요청에 대하여, 상기 요청에 대한 커맨드 및 어드레스를 상기 제1 동작 모드 정보 및 상기 제2 동작 모드 정보를 기초로 변환하고, 변환된 커맨드 및 변환된 어드레스를 상기 메모리 장치에 전송하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제4항에 있어서,
    상기 복수의 노멀 워드라인에 연결된 메모리 셀들은 n+m 비트의 데이터를 기입하는 제3 동작 모드로 설정되고,
    상기 제1 동작 모드는 상기 불량 워드라인에 연결된 메모리 셀들에 n 비트의 데이터를 기입하도록 구성되고,
    상기 제2 동작 모드는 상기 예비 워드라인에 연결된 메모리 셀들에 m 비트의 데이터를 기입하도록 구성되고,
    n, m은 1 이상의 자연수인 것을 특징으로 하는 메모리 컨트롤러.
KR1020200186779A 2020-12-29 2020-12-29 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치 KR20220094990A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200186779A KR20220094990A (ko) 2020-12-29 2020-12-29 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치
CN202111391378.5A CN114694740A (zh) 2020-12-29 2021-11-23 存储器设备和存储器控制器以及包括其的存储设备
US17/540,535 US11908535B2 (en) 2020-12-29 2021-12-02 Memory device and memory controller and storage device including the memory device and memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200186779A KR20220094990A (ko) 2020-12-29 2020-12-29 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Publications (1)

Publication Number Publication Date
KR20220094990A true KR20220094990A (ko) 2022-07-06

Family

ID=82119511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200186779A KR20220094990A (ko) 2020-12-29 2020-12-29 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치

Country Status (3)

Country Link
US (1) US11908535B2 (ko)
KR (1) KR20220094990A (ko)
CN (1) CN114694740A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668763A (en) * 1996-02-26 1997-09-16 Fujitsu Limited Semiconductor memory for increasing the number of half good memories by selecting and using good memory blocks
TW594775B (en) 2001-06-04 2004-06-21 Toshiba Corp Semiconductor memory device
DE10229164B4 (de) * 2002-06-28 2004-07-22 Infineon Technologies Ag Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
KR100460993B1 (ko) 2002-12-27 2004-12-09 주식회사 하이닉스반도체 워드라인 리페어가 가능한 플래시 메모리 소자
KR101660985B1 (ko) 2010-07-09 2016-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2012069605A (ja) 2010-09-21 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR102076584B1 (ko) 2012-10-22 2020-04-07 삼성전자주식회사 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
KR20130111074A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 연약 셀의 리프레쉬 특성을 개선한 반도체 메모리 장치
US8913450B2 (en) * 2012-11-19 2014-12-16 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
US9455048B2 (en) * 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
US9224473B1 (en) 2014-09-15 2015-12-29 Macronix International Co., Ltd. Word line repair for 3D vertical channel memory
JP6097775B2 (ja) 2015-02-16 2017-03-15 力晶科技股▲ふん▼有限公司 半導体記憶装置及び半導体集積回路装置
US10038005B1 (en) * 2017-06-12 2018-07-31 Sandisk Technologies Llc Sense circuit having bit line clamp transistors with different threshold voltages for selectively boosting current in NAND strings

Also Published As

Publication number Publication date
US20220208296A1 (en) 2022-06-30
CN114694740A (zh) 2022-07-01
US11908535B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
JP5473264B2 (ja) 変更された読み出し電圧を用いるマルチレベルセルを含む不揮発性メモリ装置及びシステム、並びにその動作方法
TWI602187B (zh) Semiconductor memory devices and memory systems
US11631466B2 (en) Storage device performing read operation by restoring ON cell count (OCC) from power loss protection area of non-volatile memory
KR20150029404A (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
US20150301748A1 (en) Storage operating system
US7755956B2 (en) Non-volatile semiconductor memory and method for replacing defective blocks thereof
US11961561B2 (en) Memory device and method of operating the same
US20240212769A1 (en) Memory device and method of operating the same
JP2022034536A (ja) マルチページデータをプログラムするための不揮発性メモリ装置の動作方法
JP2009146548A (ja) 不揮発性半導体記憶装置
KR20220094990A (ko) 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치
KR20220034332A (ko) 메모리 시스템 및 그 동작 방법
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
US11799497B2 (en) Storage device including storage controller and method for operating storage controller
KR102519664B1 (ko) 스토리지 장치, 스토리지 컨트롤러 및 스토리지 컨트롤러의 동작 방법
US20210064258A1 (en) Memory system
KR20230043408A (ko) 메모리 컨트롤러 및 스토리지 장치
KR20220092021A (ko) 스토리지 컨트롤러 및 이를 포함하는 스토리지 시스템
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
US11782644B2 (en) Memory system and method of operating the same
EP4303877A2 (en) Operating and testing semiconductor devices
US20240036730A1 (en) Memory controller, memory system including the memory controller, and method of operating the same
US20240203505A1 (en) Memory device and method of managing temperature of the same
US20240231987A1 (en) Storage device, method of operating storage device, and method of operating non-volatile memory
JP2008159134A (ja) 不揮発性半導体記憶装置