CN114694740A - 存储器设备和存储器控制器以及包括其的存储设备 - Google Patents

存储器设备和存储器控制器以及包括其的存储设备 Download PDF

Info

Publication number
CN114694740A
CN114694740A CN202111391378.5A CN202111391378A CN114694740A CN 114694740 A CN114694740 A CN 114694740A CN 202111391378 A CN202111391378 A CN 202111391378A CN 114694740 A CN114694740 A CN 114694740A
Authority
CN
China
Prior art keywords
word line
memory
weak
memory cells
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111391378.5A
Other languages
English (en)
Inventor
昔珍民
金钟和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114694740A publication Critical patent/CN114694740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

提供了被配置为修复弱字线的存储器设备和存储器控制器，以及操作包括存储器设备和存储器控制器的存储设备的方法。一种存储器设备，包括:包括多条正常字线和至少一条备用字线的存储器单元阵列；和修复控制器，被配置为将连接到至少一条弱字线的存储器单元设置为第一操作模式，并且还被配置为将连接到至少一条备用字线的存储器单元设置为第二操作模式。所述至少一条弱字线是基于测试结果、从正常字线当中检测的。

Description

存储器设备和存储器控制器以及包括其的存储设备
相关申请的交叉引用
本申请要求2020年12月29日在韩国知识产权局提交的第10-2020-0186779号韩国专利申请的优先权，该申请的全部内容通过引用结合于本文。
技术领域
本发明构思涉及存储器控制器，并且更具体地，涉及被配置为修复弱(weak)字线的存储器设备和存储器控制器，以及包括该存储器设备和存储器控制器的存储设备。
背景技术
电子设备，诸如电话、平板电脑、个人电脑等，通常需要内置的方式来存储数据。例如，电子设备可以包含存储器设备，该存储器设备包括用于存储数据的目的的存储器单元。在一些情况下，存储器设备内的电路可能具有一个或多个故障，从而阻止使用存储器设备内的一个或多个存储器单元。存储器设备的传统制造方法可以检测这些故障并丢弃废弃(dead)单元。
用于检测弱存储器单元的测试操作可以在存储器芯片的存储器单元阵列上执行。当每当检测到弱存储器单元而丢弃存储器芯片时，制造成品率可能会大大降低。在修复操作中，弱存储器单元可以被在制造期间已经包括在存储器单元阵列中的额外的存储器单元替换。例如，修复操作可以以存储器块为单位来执行。
当以存储器块为单位执行修复操作时，可以丢弃包括弱存储器单元的存储器块，而不是使用额外的存储器块。在这种情况下，即使当弱存储器单元的数量过大或者弱存储器单元集中在特定部分时，替换包括弱存储器单元的所有存储器块也可能导致低效率。
发明内容
根据本公开的实施例包括存储器设备和存储器控制器，其可以在修复操作中利用以其他方式会被丢弃的弱字线，以及操作包括存储器设备和存储器控制器的存储设备的方法。
根据本公开的一个方面的存储器设备包括:存储器单元阵列，包括多条正常字线和至少一条备用字线；和修复控制器，被配置为将连接到至少一条弱字线的存储器单元设置为第一操作模式，并且还被配置为将连接到至少一条备用字线的存储器单元设置为第二操作模式。至少一条弱字线是基于测试结果、从正常字线当中检测的。
根据本公开的一个方面的存储器控制器连接到包括多条正常字线和至少一条备用字线的存储器设备。存储器控制器向存储器设备发送命令，基于响应于命令执行的操作是否失败来检测至少一条正常字线为弱字线，将连接到弱字线的存储器单元设置为第一操作模式，并将连接到至少一条备用字线的存储器单元设置为第二操作模式。
根据本公开的一个方面，一种操作包括存储器设备和存储器控制器的存储设备的方法，其中存储器设备包括多条正常字线和至少一条备用字线，该方法包括:检测正常字线中的至少一条为弱字线；将连接到弱字线的存储器单元的操作模式设置为第一操作模式，并将连接到至少一条备用字线的存储器单元的操作模式设置为第二操作模式；从主机接收写入请求；和基于设置的操作模式，将数据写入连接到弱字线的存储器单元和连接到至少一条备用字线的存储器单元中的至少一个。
附图说明
从结合附图的以下详细描述，本发明构思的示例实施例将被更清楚地理解，其中：
图1是根据示例实施例的测试系统的框图；
图2是根据示例实施例的存储器设备的框图。
图3是根据示例实施例的被包括在存储单元阵列中的存储器块的电路图；
图4A和图4B是用于解释根据示例实施例的修复操作的图；
图5是用于解释根据示例实施例的修复操作的表格；
图6至图8是示出根据示例实施例的操作测试系统的方法的流程图；
图9是根据示例实施例的存储系统的框图；
图10是根据示例实施例的存储器控制器的框图；
图11是根据示例实施例的元区域(meta region)的图；
图12是用于解释根据示例实施例的弱存储器单元信息的表格；
图13是用于解释根据示例实施例的单元操作模式信息的表格；
图14是根据示例实施例的操作存储器控制器的方法的流程图；
图15是根据示例实施例的操作存储器控制器的方法的流程图；
图16是根据示例实施例的操作存储器控制器的方法的流程图；
图17是根据示例实施例的存储系统的框图；和
图18是根据示例实施例的固态驱动器(SSD)的框图。
具体实施方式
在下文中，将参考附图对实施例进行详细描述。附图中相似的附图标记可以表示相似的元件，并且在已经省略对元件的描述的程度上，可以理解该元件至少类似于在说明书中其他地方描述的相应元件。
图1是根据示例实施例的测试系统1000的框图。
参考图1，测试系统1000可以包括测试设备100和存储器设备200。存储器设备200可以包括修复控制器210和存储器单元阵列220。在该示例中，存储器设备200可以被称为被测设备(device under test,DUT)。
测试设备100可以测试与以下中任一个相对应的存储器设备200：晶圆、裸片(die)或封装。测试设备100可以向存储器设备200发送用于执行测试操作的命令。在本实施例中，测试操作可以指用于检测存储器单元阵列220的弱存储器单元的一系列操作，但不必局限于此。在该实施例中，测试设备100可以向存储器设备200发送测试数据和测试模式寄存器组(test mode register set，TMRS)信息。TMRS信息可以包括用于将存储器设备200的操作模式设置为测试模式的若干控制信号。
存储器设备200可以响应于从测试设备100接收的命令来执行测试操作。例如，存储器设备200可以从测试设备100接收写入命令或擦除命令，并且检测写入操作或擦除操作失败的存储器单元。在下文中，测试操作失败的存储器单元将被称为弱存储器单元。作为示例，响应于写入命令而写入操作失败的存储器单元，或者响应于擦除命令而擦除操作失败的存储器单元，可以被称为弱存储器单元。
存储器单元阵列220可以包括多个存储器单元。例如，多个存储器单元可以是闪存单元。在下文中，将描述其中多个存储器单元是NAND闪存单元的示例实施例。存储器单元阵列220可以包括三维(3D)存储器单元阵列，该三维(3D)存储器单元阵列包括多个NAND串，这将在下面参考图3进行描述。
根据实施例的3D存储器单元阵列是单片形成的。术语“单片”可以意味着3D存储器单元阵列的每一级(level)的层直接沉积在3D存储器单元阵列的每一底级(underlyinglevel)的层上。例如，3D存储器单元阵列可以具有含有设置在硅衬底上方的有源区的存储器单元阵列的至少一个物理级，以及与存储器单元的操作相关联的电路，其中该电路可以在硅衬底上方或内部。在实施例中，3D存储器单元阵列可以包括NAND串，其中至少一个存储器单元在垂直方向上位于另一个存储器单元上。该至少一个存储器单元可以包括电荷俘获层。以下专利文档通过引用整体结合于此，公开了3D存储器阵列的合适配置，其中3D存储器阵列被配置在多个级，字线和/或位线在级之间共享:美国专利号7,679,133；8,553,466；8,654,587；8,559,235；和美国专利公开号2011/0233648。
存储器单元阵列220可以包括连接到多条字线的多个存储器单元。多条字线可以包括正常字线221和连接到多个冗余存储器单元的备用字线222。如此处所使用的，冗余存储器单元也可以被称为备用存储器单元。
连接到正常字线221的多个存储器单元中的至少一个存储器单元可能发生故障。多个存储器单元中的每个存储器单元可以根据劣化程度被分类为弱存储器单元或正常存储器单元。弱存储器单元可能意味着由于劣化而具有低可靠性的存储器单元。在下文中，连接到弱存储器单元的字线可以被称为弱字线。连接到弱存储器单元的弱字线221可以由备用字线222补充或替换。这个过程可以称为修复操作。
修复控制器210可以如上所述执行修复操作。为了补充经由测试操作检测到的弱存储器单元的功能，修复控制器210可以执行一系列操作以使得能够访问额外的备用存储器单元。在实施例中，修复控制器210可以确认关于弱字线的位置信息，并且确认关于操作弱字线所需的备用字线222的位置信息。
当数据被写入存储器单元时，修复控制器210可以设置存储器单元的单元操作模式。存储器单元阵列220的每个存储器单元的单元操作模式可以对应于写入存储器单元的位数。例如，单元操作模式可以包括用于存储1位数据的单级单元(SLC)模式、用于存储2位数据的多级单元(MLC)模式、用于存储3位数据的三级单元(TLC)模式、用于存储4位数据的四级单元(QLC)模式和/或用于存储5位或更多位的模式中的任何一种。
此外，对于每个存储器单元，单元操作模式可以不同。例如，处于晶圆状态的存储器单元可以被设置为第一操作模式。在测试操作之后，当单元正在经历修复操作时，修复控制器210可以将连接到弱字线的存储器单元的单元操作模式设置为第二操作模式，并将连接到备用字线222的存储器单元的单元操作模式设置为第三操作模式。例如，第一操作模式可以是其中n位数据(其中n是自然数)被存储在存储器单元中的模式，第二操作模式可以是其中m位数据(m是自然数，m<n)被存储在存储器单元中的模式，以及第三操作模式可以是其中(n-m)位数据被存储在存储器单元中的模式。例如，第一操作模式可以是TLC模式，第二操作模式可以是SLC模式，以及第三操作模式可以是MLC模式。
根据实施例，修复控制器210可以不丢弃弱字线，而是将弱字线设置为另一单元操作模式，以使能存储器单元的操作，从而增加存储器单元的利用率，并由此当应用于许多弱字线时增加存储器设备的产量。
图2是根据示例实施例的非易失性存储器设备200的框图。
参考图2，非易失性存储器设备200可以包括存储器单元阵列220、电压生成器230、地址解码器240、控制逻辑250、页面缓冲器260和输入/输出(I/O)电路270。非易失性存储器设备200还可以包括I/O接口，例如，SATA接口。
存储器单元阵列220可以连接到字线WL、串选择线SSL、接地选择线GSL和位线BL。存储器单元阵列220可以通过字线WL、串选择线SSL和接地选择线GSL连接到地址解码器240，并且通过位线BL连接到页面缓冲器260。存储器单元阵列220可以包括多个存储器块。
存储器块中每一个可以包括多个存储器单元和多个选择晶体管。存储器单元可以连接到字线WL，并且选择晶体管可以连接到串选择线SSL或接地选择线GSL。
存储器单元阵列220的元区域223可以包括关于一个或多个弱存储器单元、弱字线和备用字线的信息。这多条信息可以由修复控制器210生成，并且修复控制器210可以基于上述多条信息执行修复操作。元区域223可以包括连接到存储器单元阵列220的正常字线的存储器单元。
电压生成器230可以基于电压控制信号CTRL_vol生成用于对存储器单元阵列220执行写入操作、读取操作和擦除操作的各种电压。具体地，电压生成器230可以生成字线电压VWL，例如，编程(写入)电压、读取电压、通过(pass)电压、擦除验证电压和/或编程(写入)验证电压。此外，电压生成器230可以基于电压控制信号CTRL_Vol生成串选择线电压和接地选择线电压。此外，电压生成器230可以生成要提供给存储器单元阵列220的擦除电压。
地址解码器240可以选择存储器单元阵列220的多个存储器块中的一个存储器块，选择所选择的存储器块的字线WL中的一条，并且选择多个串选择线SSL中的一条串选择线。
控制逻辑250可以基于命令CMD、地址ADDR和控制信号CTRL输出用于对存储器单元阵列220执行写入、读取和擦除操作的各种控制信号。控制逻辑250可以向地址解码器240提供行地址X-ADDR，向页面缓冲器260提供列地址Y-ADDR，并且向电压生成器230提供电压控制信号CTRL_Vol。
控制逻辑250可以包括修复控制器210。修复控制器210可以基于从图1的测试设备100接收的用于测试操作的命令CMD、地址ADDR和控制信号CTRL来检测存储器单元阵列220中的弱存储器单元。关于弱存储器单元的位置信息可以被存储在存储器单元阵列220的元区域223中。
修复控制器210可以基于关于弱存储器单元的信息，根据设置的标准确定弱字线，并将关于弱字线的信息存储在元区域223中。
经由测试操作检测到的故障的单位可以不限于存储器单元的单位，并且可以是例如存储器块的单位。在这种情况下，修复控制器210可以基于关于有缺陷的存储器块的信息来确定弱字线。
修复控制器210可以激活至少一条备用字线来补充弱字线。因此，修复控制器210可以生成用于对连接到备用字线的存储器单元执行写入、读取和擦除操作的电压控制信号CTRL_Vol，并将电压控制信号CTRL_Vol提供给电压生成器230。此外，修复控制器210可以向地址解码器240提供用于对连接到备用字线的存储器单元执行写入、读取和擦除操作的行地址X-ADDR，并且向页面缓冲器260提供列地址Y-ADDR。
页面缓冲器260可以根据操作模式作为写入驱动器或感测放大器操作。在读取操作期间，页面缓冲器260可以感测经由控制逻辑250的控制而选择的存储器单元的位线BL。感测的数据可以存储在页面缓冲器260中包括的锁存器中。页面缓冲器260可以经由控制逻辑250的控制将存储在锁存器中的数据转储(dump)到I/O电路270。
I/O电路270可以临时存储命令CMD、地址ADDR、控制信号CTRL和数据DATA，它们通过I/O线(I/O)被提供给非易失性存储器设备200。I/O线(I/O)可以将非易失性存储器设备连接到外部；例如连接到外部设备。I/O电路270可以临时存储从非易失性存储器设备200读取的数据，并且在指定的时间点通过I/O线(I/O)将读取的数据输出到外部。
图3是根据示例实施例的存储器单元阵列中包括的存储器块280的电路图。
参考图3，存储器块280可以包括NAND串NS11至NS33、第一字线WL1至第八字线WL8、第一位线BL1至第三位线BL3、第一接地选择线GSL1至第三接地选择线GSL3、第一串选择线SSL1至第三串选择线SSL3以及公共源极线CSL。
这里，NAND串(例如，NS11至NS33)的数量、字线(例如，WL1至WL8)的数量、位线(例如，BL1至BL3)的数量、接地选择线(例如，GSL1至GSL3)的数量以及串选择线(例如，SSL1至SSL3)的数量可以根据实施例而变化。
每个NAND串(例如，NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC和接地选择晶体管GST。在实施例中，在多个存储器单元MC中有8个存储器单元MC1至MC8，但是本公开不限于此。串选择晶体管SST可以连接到与其对应的第一串选择线SSL1。存储器单元MC可以连接到分别与其对应的第一字线WL1至第八字线WL8。接地选择晶体管GST可以连接到与其对应的第一接地选择线GSL1。串选择晶体管SST可以连接到与其对应的第一位线BL1至第三位线BL3，并且接地选择晶体管GST可以连接到公共源极线CSL。
在NAND串NS11至NS33中，NAND串NS11、NS12和NS13(例如，在第一行中)可以共同连接到第一串选择线SSL1。第二行中的NAND串NS21、NS22和NS23可以共同连接到第二串选择线SSL2。第三行中的NAND串NS31、NS32和NS33可以共同连接到第三串选择线SSL3。
根据实施例，第一字线WL1至第八字线WL8可以包括多条正常字线NWL和至少一条备用字线SWL。例如，第一字线WL1至第三字线WL3可以包括备用字线SWL，以及第四字线WL4至第八字线WL8可以包括正常字线NWL。备用字线SWL的数量和位置以及正常字线NWL的数量和位置不限于此，并且可以不同地改变。
在一些情况下，为了修复弱存储器单元，可以以存储器块280为单位执行修复操作。在这种情况下，即使当弱存储器单元集中在特定字线时，存储器块280也可以完全被备用存储器块代替，因此，包括在存储器块280中的正常(例如，非弱)存储器单元可以不被使用。结果，存储器设备的效率和容量可能降低。
多条字线可以在工艺(process)期间沿垂直方向堆叠。随着堆叠字线的层数增加，弱字线出现的概率可能增加。此外，对于包括多个弱存储器单元的字线，存储器单元在测试时可能失败并且未被检测到。其中弱存储器单元集中并分布在特定字线中的情况可以被称为字线集中缺陷。
根据本公开的实施例，可以通过修复其中弱存储器单元集中的特定字线来减少浪费的存储器单元。例如，修复操作可以不以块为单位执行从而对应于字线集中缺陷，而是在存储器单元和字线级执行。此外，包括弱存储器单元的字线可以不被丢弃，而是在不同于现有单元操作模式的单元操作模式中使用，因此，可以保持存储器设备的容量。此外，可以通过将至少包括参考数量的弱存储器单元的字线指定为弱字线来执行修复操作，因此，连接到弱字线并且随后发生故障的存储器单元可以不会进一步影响存储器设备。在下文中，将与其连接的字线指定为弱字线的弱存储器单元的阈值数量可以被称为弱存储器单元的“参考数量”。
此外，这里假设修复操作的单位是字线的单位，但是本发明构思不必局限于此。例如，修复操作的单位可以是比整个存储器块更具体的另一个级别，诸如列的单位。
图4A和图4B是用于解释根据示例实施例的修复操作的图。
存储器块280a和280b可以包括多条正常字线281a和281b以及多条备用字线282a和282b。例如，存储器块280a和280b中的每一个可以包括第一正常字线NWL1至第六正常字线NWL6以及第一备用字线SWL1至第三备用字线SWL3。将参照图2描述图4A和图4B。
参考图4A，存储器单元阵列220的每个存储器单元可以被设置为TLC模式。在这种情况下，存储器设备200可以对应于晶圆、裸片和封装中的任何一种状态。
在图4A中，第一正常字线NWL1至第六正常字线NWL6以及第一备用字线SWL1至第三备用字线SWL3可以被设置为相同的单元操作模式，但不必局限于此。附加地或可替代地，可以不设置第一备用字线SWL1至第三备用字线SWL3的单元操作模式。
此后，在测试设备(例如，图1中的100)的测试操作之后，修复控制器210可以检测到弱字线。将参考图4B描述其中第三正常字线NWL3被检测为弱字线的示例情况。将参照图7在下面详细描述从正常字线NWL1至NWL6中检测至少一条弱字线的方法。
当第三正常字线NWL3被检测为弱字线时，第一备用字线SWL1可以被激活以替换第三正常字线NWL3。激活可以指将其中字线和存储器单元之间的访问被阻止的状态改变为允许访问的状态。
然而，在参考图4B的示例中，对作为弱字线的第三正常字线NWL3的访问可以不被阻止。例如，第三正常字线NWL3的单元操作模式可以从TLC模式改变为SLC模式。
当第三正常字线NWL3的单元操作改变时，可以存储在连接到第三正常字线NWL3的存储器单元中的数据的容量可以减小。为了补偿这种减少，可以激活第一备用字线SWL1，并且可以将第一备用字线SWL1的单元操作模式设置为MLC模式。激活的备用字线的数量和位置可以由修复控制器210确定，并且可以不必限于特定的数量和位置。
因此，作为根据实施例的修复操作的结果，可以仅使能对第一备用字线SWL1的访问以及对被确定为弱字线的第三正常字线NWL3的访问。
图5是用于解释根据示例实施例的修复操作的表格。
参考图5，包括存储器单元阵列(例如，图1中的220)中包括的存储器单元的单元操作模式的单元操作模式信息300a和300b可以以字线为单位来管理。例如，单元操作模式信息300a和300b可以存储在存储器单元阵列220的元区域(例如，图2中的223)中。在其他实施例中，管理存储器单元的单元操作模式的单位不必局限于字线的单位。
在修复操作之前，单元操作模式信息300a可以包括关于激活的正常字线(即，第一正常字线NWL1至第六正常字线NWL6)中的每一条的单元操作模式的信息。例如，在修复操作之前，可以不设置第一备用字线SWL1至第三备用字线SWL3的单元操作模式。
正常字线NWL1至NWL6中的每一条的单元操作模式可以由于上述修复操作而改变，并且改变的单元操作模式信息300b可以包括关于由于修复操作而改变的每条字线的单元操作模式的信息。例如，第三正常字线NWL3可以被检测为弱字线，并且第三正常字线NWL3的单元操作模式可以被改变。例如，第三正常字线NWL3的单元操作模式可以从TLC模式改变为SLC模式。此外，为了替换或补充弱字线，可以设置第一备用字线SWL1的单元操作模式。例如，第一备用字线SWL1的单元操作模式可以被设置为MLC模式。
图6至图8是示出根据示例实施例的操作测试系统的方法的流程图。
参考图2和图6，可以对存储器设备200执行测试操作(S110)。例如，测试设备(例如，图1的100)可以执行用于测试存储器设备200的一系列操作。例如，测试设备100可以向存储器设备200发送针对特定存储器单元的写入命令或擦除命令。
在操作测试系统的方法中，可以执行检测存储器设备200的存储器单元阵列220中包括的弱字线的操作(S120)。例如，作为对写入命令或擦除命令的响应，修复控制器210可以检测写入操作或擦除操作失败的弱存储器单元。修复控制器210可以基于弱存储器单元的数量和/或关于弱存储器单元的位置信息来检测弱字线。根据实施例，存储器单元可以被设置为相同的单元操作模式。此外，备用字线可以保持不激活。
当检测到弱字线时，可以执行将连接到弱字线的存储器单元的单元操作模式设置为第一操作模式的操作(S130)。例如，修复控制器210可以改变连接到弱字线的存储器单元的单元操作模式。例如，连接到弱字线的存储器单元的单元操作模式可以从TLC模式改变到SLC模式。
可以执行将连接到备用字线的存储器单元的单元操作模式设置为第二操作模式的操作(S140)。例如，当弱存储器单元的单元操作模式改变时，修复控制器210可以激活备用字线以弥补存储器设备200的容量的减少。修复控制器210可以确定要被激活的备用字线的数量和位置，并且设置连接到备用字线的存储器单元的单元操作模式。例如，连接到备用字线的存储器单元的单元操作模式可以被设置为MLC模式。此外，作为激活备用字线的方法的示例，备用字线可以例如使用电子熔丝(eFuse)物理连接到地址解码器240。
执行操作S130和操作S140的顺序不必局限于此，以及操作S130和操作S140可以并行执行，或者以相反顺序执行。
参考图7，图6的操作S120可以包括操作S121和操作S122。
可以执行检测存储器单元阵列220中包括的弱存储器单元的操作(S121)。例如，存储器单元阵列220的弱存储器单元可以被测试设备100检测到。测试设备100可以将包括弱存储器单元的位置的信息存储在存储器单元阵列220的元区域223中。
可以执行将至少包括参考数量的弱存储器单元的字线确定为弱字线的操作(S122)。例如，图1的测试设备100可以将至少包括连接到每个字线的存储器单元中当中的参考数量的弱存储器单元的字线检测为弱字线。参考数量可以由测试设备100设置，并且可以根据存储器设备200的特性而改变。测试设备100可以将包括弱字线的位置的信息存储在元区域223中。
参考图8，实施例可以包括在图6的操作S140之后的附加步骤。例如，可以执行操作S150和S160。
可以执行将多个存储器单元中的每一个的单元操作模式存储在元区域223中的操作(S150)。根据实施例，修复控制器210可以以字线为单位设置多个存储器单元中的每一个的单元操作模式，并将设置的单元操作模式信息存储在存储器单元阵列220的元区域223中。单元操作模式信息可以由于修复控制器210的修复操作而改变。
可以基于存储的单元操作模式，响应于命令来执行操作(S160)。根据实施例，修复控制器210可以基于单元操作模式执行若干操作，作为对从存储器设备200外部接收的命令的响应。
根据实施例，当控制逻辑250接收到写入命令和对应于写入命令的存储器单元的地址时，控制逻辑250可以确认连接到在接收到的地址处的存储器单元的字线的单元操作模式。当连接到在接收到的地址处的存储器单元的字线被确定为弱字线时，存储器单元的单元操作模式可以被改变，并且控制逻辑250可以生成若干控制信号，使得存储器单元在改变的单元操作模式下执行写入操作。当连接到在接收到的地址处的存储器单元的字线被确定为激活的备用字线时，控制逻辑250可以生成若干控制信号来访问该字线。例如，控制逻辑250可以生成信号以将信号从先前的弱字线重定向到激活的备用字线。
例如，操作S150可以在处于封装过程之前的状态的存储器设备200中执行，而操作S160可以在封装过程之后的存储器设备(例如，图9中的500)中执行。例如，当存储器设备500被封装并连接到存储器控制器(例如，图9中的400)时，存储器设备500可以从存储器控制器400接收命令并执行操作S160。
根据实施例的修复操作可以与处于封装过程之前的晶圆状态或裸片(例如，半导体裸片)状态的存储器设备200中的测试操作一起执行。
此外，尽管在存储器设备200的初始测试操作中没有检测到弱存储器单元，但是在存储器设备200被封装之后的芯片操作期间，正常存储器单元可能会衰退并变成弱存储器单元。在这种情况下，可以执行封装后(post-package)修复操作，因此，可以修复弱存储器单元。例如，存储器设备500可以在封装状态下用冗余存储器单元替换或补充弱存储器单元。
在下文中，将描述在封装之后在存储器设备500中执行根据实施例的修复操作的情况。
图9是根据示例实施例的存储系统2000的框图。
图9的存储系统2000可以对应于如下实施例，其中图1的测试系统1000的存储器设备200连接到在存储器设备200完成测试操作之后处于封装状态的存储器控制器400。因此，可以省略参考图1至图8给出的任何冗余描述。
参考图9，存储系统2000可以包括存储器控制器400和存储器设备500。存储器设备500可以包括非易失性存储器设备，并且被实现为存储器芯片。存储器设备500可以包括存储器单元阵列510。
在一些实施例中，存储系统2000可以实施为嵌入在电子设备中的内部存储器。例如，存储系统2000可以包括嵌入式通用闪存(UFS)存储器设备、嵌入式多媒体卡(eMMC)或固态驱动器(SSD)。在一些实施例中，存储系统2000可以实施为附接到电子设备并且能够从电子设备拆卸的外部存储器。例如，存储系统2000可以包括UFS存储器卡、紧凑型闪寸(CF)卡、安全数字(SD)卡、微型SD卡、迷你SD卡、极限数字(xD)卡或记忆棒。
存储器设备500可以包括存储器单元阵列510，并且对应于上面参考图1和图2描述的存储器设备200。存储器单元阵列510可以包括多个存储器单元连接到的多条字线，并且多条字线可以包括正常字线511和备用字线512。
响应于来自主机HOST的读取/写入请求，存储器控制器400可以控制存储器设备500读取存储在存储器设备500中的数据DATA或将数据DATA写入存储器设备500。具体地，存储器控制器400可以通过向存储器设备500提供命令CMD、地址ADDR和控制信号CTRL来控制存储器设备500上的写入、读取和擦除操作。此外，要写入的数据DATA和要读取的数据DATA可以在存储器控制器400和存储器设备500之间发送和接收。
存储器控制器400可以包括修复控制器410和元区域420。
修复控制器410可以控制存储器设备500的操作，以检测存储器设备500的存储器单元阵列510中包括的至少一个弱存储器单元。此外，根据实施例，修复控制器410可以对检测到的弱存储器单元执行如上所述的修复操作。
修复控制器410可以控制至少一条备用字线来补充或替换连接到检测到的弱存储器单元的弱字线。例如，修复控制器410可以改变连接到检测到的弱存储器单元的弱字线的单元操作模式。此外，可以激活至少一条备用字线，并且可以设置至少一条备用字线的单元操作模式。修复控制器410可以将单元操作模式控制信号CTRL_CM发送到存储器设备500，以改变或设置每个字线的单元操作模式。
修复控制器410可以将执行修复操作所需的信息和基于修复结果来控制存储器设备500所需的信息存储在元区域420中。例如，弱存储器单元信息可以存储在元区域420中以执行修复操作，并且基于修复结果生成或改变的单元操作模式信息也可以存储在元区域420中。存储在元区域420中的多条信息可以由于存储器控制器400的操作而改变。
例如，修复控制器410可以基于存储在元区域420中的信息，响应于从主机HOST接收的读取/写入请求，生成命令CMD、地址ADDR、控制信号CTRL和单元操作模式控制信号CTRL_CM。
根据实施例，可以对处于晶圆级的存储器设备500执行修复操作，并且因此即使在存储器设备500被封装之后，弱存储器单元也可以被修复。此外，因为包括弱存储器单元的弱字线没有被丢弃，并且可以被利用，所以可以确保存储器设备500的容量。
图10是根据示例实施例的存储器控制器400的框图。
一起参考图9和图10，存储器控制器400可以包括主机接口430、随机访问存储器(RAM)440、闪存转换层(FTL)450、处理器460、缓冲器存储器470和存储器接口480。
主机接口430可以向主机发送分组和从主机接收分组。从主机发送到主机接口430的分组可以包括要写入存储器设备500的命令和/或数据。从主机接口430发送到主机的分组可以包括对命令的响应和/或从存储器设备500读取的数据。
存储器接口480可以发送要写入存储器设备500的数据，或者接收从存储器设备500读取的数据。存储器接口480可以被配置为符合标准协议，例如Toggle或开放NAND闪存接口(open NAND flash interface，ONFI)。存储器接口480可以控制用于驱动存储器设备500的信号，并经由处理器460的控制来访问存储器设备500。存储器接口480可以将由修复控制器410生成的单元操作模式控制信号CTRL_CM和/或基于单元操作模式信息生成的命令发送到存储器设备500。
RAM 440可以包括修复控制器410。修复控制器410可以响应于从主机接口430接收的请求向存储器设备500发送命令。修复控制器410可以从存储器设备500接收响应，该响应包括指示存储器设备500响应于命令的操作的成功或失败的信息。
修复控制器410可以基于接收到的响应来检测存储器单元阵列510中包括的弱存储器单元。此外，对应于检测结果的弱存储器单元信息可以存储在缓冲器存储器470中。修复控制器410检测存储器单元阵列510中的故障的单位不必限于存储器单元的单位，并且可以是例如存储器块的单位。
此外，修复控制器410可以执行与由图1至图8的修复控制器210执行的上述操作相同的操作，并且可以省略其冗余描述。
修复控制器410可以基于弱存储器单元信息来设置存储器单元阵列510中包括的弱字线和备用字线的单元操作模式。例如，在设置备用字线的单元操作模式之前，修复控制器410可以激活备用字线以使能对备用字线的访问。修复控制器410可以在缓冲器存储器470中存储关于每个字线的单元操作模式信息。
修复控制器410可基于单元操作模式信息生成单元操作模式控制信号CTRL_CM以控制字线，并通过存储器接口480将单元操作模式控制信号CTRL_CM发送到存储器设备500。
当修复控制器410通过主机接口430从主机接收读取/写入请求时，修复控制器410可以基于存储在缓冲器存储器470中的单元操作模式信息，生成要发送到存储器设备500的命令、地址和控制信号。例如，修复控制器410可以响应于从主机接收的请求，基于存储在缓冲器存储器470中的单元操作模式信息来转换请求中包括的命令和地址，并将转换后的命令和转换后的地址发送到存储器设备500。
FTL 450(闪存转换层)可以执行各种功能，诸如地址映射操作、损耗均衡(wear-leveling)操作和垃圾收集操作。地址映射操作可以是包括将从主机接收的逻辑地址转换成用于在存储器设备500中实际存储数据的物理地址的操作。损耗均衡操作可以包括通过允许存储器设备500的所有块被均匀使用来防止特定块过度劣化的技术。作为示例，损耗均衡操作可以使用平衡物理块的擦除计数的固件技术来实现。垃圾收集操作可以包括用于通过在将现有块的有效数据复制到新块之后擦除现有块来确保存储器设备500中的可用容量的技术。
FTL 450可以基于单元操作模式信息执行地址映射操作。例如，当备用字线由于修复操作而被激活时，新的逻辑地址可以被分配给被激活的备用字线。FTL 450可以将激活的备用字线的逻辑地址映射到物理地址，并且使能对连接到备用字线的存储器单元的访问。
处理器460可以执行存储在RAM 440中的各种程序，并控制存储系统2000的所有操作。例如，处理器460可以执行修复控制器410中包括的程序。
缓冲器存储器470可以临时存储通过主机接口430从主机接收的数据或者从存储器设备500接收的数据。
缓冲器存储器470可以包括元区域420，该元区域420包括关于由修复控制器410检测到的弱存储器单元的信息和作为修复操作的结果生成的单元操作模式信息。存储在元区域420中的信息可以由修复控制器410更新或改变。
元区域420可以对应于图2的元区域223，并且元区域420可以包括元区域223中包括的信息，并且还包括存储器单元的逻辑地址和与其对应的存储器单元的物理地址。
缓冲器存储器470可以被实现为易失性存储器，诸如动态RAM(DRAM)、静态DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)和/或图形RAM(GRAM)；或者非易失性存储器，诸如铁电RAM(FRAM)、电阻RAM(ReRAM)、自旋转移扭矩磁性RAM(STT-MRAM)和/或相变RAM(PRAM)。
此外，图10示出了示例，其中根据一个实施例的检测和修复缺陷字线的操作由软件执行，但是实施例不必局限于此。作为示例，在图10所示的实施例中，通过执行加载在RAM440中的软件而执行的至少一些操作可以由硬件实现的电路来执行。
图11是根据示例实施例的元区域的图。图12是用于解释根据示例实施例的弱存储器单元信息的表格。图13是用于解释根据示例实施例的单元操作模式信息的表格。
参考图11，元区域420可以包括弱存储器单元信息421和单元操作模式信息422。在下文中，将参考图9描述图11至图13，图9假设存储器设备500的存储器单元阵列510包括多条正常字线(例如，第一正常字线NWL1至第六正常字线NWL6)和多条备用字线(例如，第一备用字线SWL1至第三备用字线SWL3)，如图4A所示。
参考图12，第一表421a示出了当多个存储器单元中的存储器单元都正常时的弱存储器单元信息421，以及第二表421b示出了在检测到弱存储器单元时改变的弱存储器单元信息421。
响应于主机的读取/写入请求，存储器控制器400可以通过向存储器设备500发送命令来控制存储器设备500，使得存储器设备500执行写入操作、读取操作或擦除操作。随后，修复控制器410可以确定存储器设备500是否成功地进行了响应于命令的操作。例如，修复控制器410可以确定存储器设备500是否成功地进行响应于写入命令或擦除命令的写入操作或擦除操作。修复控制器410可以基于操作的成功或失败来确定存储器单元是正常的NORMAL还是有缺陷的FAIL。在本实施例中，已经描述了由修复控制器410基于存储器单元上的写入操作或擦除操作的成功或失败来确定存储器单元是否有缺陷的方法。然而，由修复控制器410确定存储器单元是否有缺陷的方法不必局限于此。此外，检测到的故障范围不必如此有限。
在修复控制器410执行修复操作之前，弱存储器单元信息421可以与第一表421a中所示的相同。作为示例，在第一正常字线NWL1至第六正常字线NWL6与第一位线BL1至第四位线BL4之间的交叉点处的存储器单元可以都是正常的。尽管图12示出了其中第一表421a不包括连接到第一用字线SWL至第三备用字线SW3的存储器单元的状态的情况，但是本发明构思不必局限于此。在另一种情况下，例如，第一表421a可以包括指示连接到第一备用字线SWL1至第三备用字线SWL3的存储器单元正常的信息。
修复控制器410可以基于关于弱存储器单元的位置信息来更新第二表421b中所示的弱存储器单元信息421。例如，第二表421b可以包括指示在第一正常字线NWL1和第四位线BL4之间的交叉点处的存储器单元、在第三正常字线NWL3和第一位线BL1之间的交叉点处的存储器单元、在第三正常字线NWL3和第四位线BL4之间的交叉点处的存储器单元以及在第五正常字线NWL5和第二位线BL2之间的交叉点处的存储器单元是弱存储器单元的信息。
此外，修复控制器410可以确定更新弱存储器单元信息421的周期。例如，每当修复控制器410接收到指示响应于命令而执行的操作的成功或失败的信息时，修复控制器410可以向存储器设备500发送命令并更新弱存储器单元信息421。
修复控制器410可以基于第二表421b检测多条正常字线当中的弱字线。作为示例，至少包括参考数量的弱存储器单元的字线可以被确定为弱字线。例如，当参考数量为2时，包括两个弱存储器单元的第三正常字线NWL3可以被确定为弱字线。元区域420还可以包括弱字线信息。此外，基于弱存储器单元信息421确定弱字线的方法不必局限于此。
参考图13，单元操作模式信息422可以包括存储器单元的逻辑地址，以及对应于该逻辑地址的物理地址和单元操作模式。以下描述假设以字线为单位设置和改变单元操作模式，但是设置单元操作模式的单位不必局限于此。例如，单元操作模式信息422可以包括第一正常字线NWL1至第六正常字线NWL6的物理地址以及与其对应的逻辑地址和操作模式，并且包括第一备用字线SWL1至第三备用字线SWL3的物理地址以及与其对应的逻辑地址和操作模式。
第三表422a可以对应于图12的第一表421a，并且指示对应于其中多个存储器单元都正常的情况的单元操作模式信息422。
第三表422a可以包括第一正常字线NWL1至第六正常字线NWL6的逻辑地址LAN1至LAN6以及对应于逻辑地址LAN1至LAN6的第一正常字线NWL1至第六正常字线NWL6的物理地址PAN1至PAN6。此外，第三表422a可以包括第一正常字线NWL1至第六正常字线NWL6的单元操作模式。
在这种情况下，备用字线可能不会被激活，并且存储器控制器400对备用字线的访问可能被阻止。然而，第三表422a仍然可以包括第一备用字线SWL1至第三备用字线SWL3的物理地址PAS1至PAS3。
当连接到正常字线的多个存储器单元都正常时，连接到第一正常字线NWL1至第六正常字线NWL6的存储器单元的操作模式可能已经保持设置为特定单元操作模式。尽管图13示出了其中连接到第一正常字线NWL1至第六正常字线NWL6的存储器单元都被设置为TLC模式的状态，但是本发明构思不必局限于此，并且所有存储器单元可以不处于相同的操作模式。
第四表422b可以对应于图12的第二表421b，并且指示在修复控制器410执行修复操作之后的单元操作模式信息422。由于修复操作，弱字线的单元操作模式可以被改变，并且备用字线的单元操作模式可以通过激活备用字线而被新设置。
例如，当第三正常字线NWL3被检测为弱字线时，第三正常字线NWL3的单元操作模式可以从TLC模式改变为SLC模式。为了弥补由该操作引起的存储容量的减少，第一备用字线SWL1可以被激活并被设置为MLC模式。第四表422b可以包括对应于第一备用字线SWL1的物理地址PAS1的逻辑地址LAS1。
图14是根据示例实施例的操作图9的存储器控制器400的方法的流程图。
一起参考图9和图14，可以执行从主机接收读取/写入请求的操作(S210)。例如，存储器控制器400可以通过主机接口(例如，图10中的430)从主机接收读取/写入请求。
可以执行向存储器设备500发送命令的操作(S220)。例如，存储器控制器400可以向存储器设备500发送写入、读取、擦除命令。
可以基于响应于命令执行的操作的成功或失败来检测弱字线(S230)。例如，修复控制器410可以从存储器设备500接收指示响应于在操作S220中发送到存储器设备500的命令而执行的操作的成功或失败的信息。修复控制器410可以基于操作的失败来检测弱存储器单元，并且基于弱存储器单元信息来检测弱字线(参见图11中的421)。例如，如果修复控制器410检测到连接到字线的至少参考数量的弱存储器单元，则修复控制器410可以将字线确定为弱字线。
可以执行将连接到弱字线的存储器单元设置为第一操作模式的操作(S240)。例如，修复控制器410可以将连接到弱字线的存储器单元的单元操作模式设置为第一操作模式。第一操作模式可以不同于正常字线的单元操作模式。例如，当正常字线的单元操作模式是TLC模式时，第一操作模式可以是SLC模式，但不必局限于此。
可以执行将连接到备用字线的存储器单元设置为第二操作模式的操作(S250)。例如，修复控制器410可以激活备用字线，以弥补由于弱字线的单元操作模式的改变而导致的存储容量的损失。备用字线的激活可以包括允许访问连接到备用字线的存储器单元的一系列操作。例如，备用字线的激活可以包括向连接到备用字线的存储器单元分配逻辑地址，以向存储器单元写入数据，并将分配的逻辑地址映射到存储器单元的物理地址。
例如，修复控制器410可以将连接到激活的备用字线的存储器单元的单元操作模式设置为第二操作模式。第二操作模式可以不同于正常字线的单元操作模式和/或第一操作模式。例如，当正常字线的单元操作模式是TLC模式并且第一操作模式是SLC模式时，第二操作模式可以是MLC模式，但不必局限于此。
此外，尽管图14示出了其中在操作S240之后执行操作S250的示例，但是执行操作S240和S250的顺序不必局限于此，操作S240和S250可以例如并行执行，或者以相反顺序执行。
图15是根据示例实施例的操作图9的存储器控制器400的方法的流程图。
根据实施例，图15的多个操作可以对应于图14的操作S210至S230，并且可以省略来自图14的冗余描述。
参考图9和图15，可以执行从主机接收读取/写入请求的操作(S310)。
存储器设备500可以执行发送写入命令或擦除命令的操作(S320)。
写入操作或擦除操作已经失败的存储器单元可以被检测为弱存储器单元(S330)。例如，写入操作或擦除操作已经失败至少参考次数的存储器单元可以被检测为弱存储器单元。
例如，在响应于读命令的读取操作中已经失败的存储器单元也可以被检测为弱存储器单元。可以确定读取操作失败的存储器单元比写入操作或擦除操作失败的存储器单元具有更低的可靠性。因此，在实施例中，根据本实施例，读取操作已经失败的存储器单元可以从修复操作的对象中排除。
可以执行判断是否存在至少包括参考数量的弱存储器单元的字线的操作(S340)。例如，修复控制器410可以确定用于检测弱字线的参考数量。
当在操作S340中存在至少包括参考数量的弱存储器单元的字线时，该字线可以被检测为弱字线(S350)。
当在操作S340中不存在至少包括参考数量的弱存储器单元的字线时，可以再次执行操作S310。
图15示出了一种情况，其中每次向存储器设备500发送命令时，检测到弱存储器单元，并且检测到弱字线。然而，执行检测弱存储器单元的操作和/或检测弱字线的操作的时段不限于此。
图16是根据示例实施例的操作存储器控制器的方法的流程图。
根据实施例，图16可以对应于图14的操作S240和S250。
参考图9和图16，可以执行确定其中存储在连接到弱字线的存储器单元中的现有数据将被存储的字线的操作(S410)。例如，步骤S410可以描述允许存储在弱字线上的数据被传送到新字线的过程。
根据实施例，被检测为弱字线的字线的单元操作模式可以被改变，并且字线然后可以在改变的单元操作模式下操作。为此，可以执行将存储在连接到弱字线的存储器单元中的现有数据传送到其他存储器单元的操作。
因此，根据实施例，修复控制器410可以确定存储在连接到弱字线的存储器单元中的现有数据将被存储的新存储器单元，和/或连接到存储现有数据的存储器单元的新字线。该字线可以是备用字线或除弱字线之外的正常字线。为了将现有数据存储在备用字线中，可以如上所述执行通过激活备用字线将逻辑地址分配给备用字线的操作和设置备用字线的单元操作模式的操作。
可以将现有数据存储在连接到所确定的字线的存储器单元中，并且可以擦除存储在连接到弱字线的存储器单元中的现有数据(S420)。例如，修复控制器410可以向存储器设备500发送修复复制命令。
修复复制命令可以指用于控制存储器设备500移动数据的命令。例如，修复控制器410可以将关于存储现有数据的弱字线的信息和关于将要存储现有数据的字线的信息连同修复复制命令一起提供给存储器设备500。
此外，通过将修复复制命令发送到存储器设备500，修复控制器410可以将现有数据复制到连接到在操作S410中确定的字线的存储器单元，并且从连接到弱字线的存储器单元擦除现有数据。
例如，为了将连接到弱字线的所有存储器单元置于擦除状态，修复控制器410可以阻止对弱字线的访问，以不写入新数据或读取存储的数据。
可以执行确定要被激活的备用字线的操作(S430)。例如，修复控制器410可以确定要激活的备用字线，并将关于激活的备用字线的位置信息存储在元区域420中。此外，修复控制器410可以确定备用字线的单元操作模式，并将所确定的单元操作模式存储在元区域420中。
可以执行将用于设置弱字线的单元操作模式和备用字线的单元操作模式的单元操作模式控制信号发送到存储器设备500的操作(S440)。例如，修复控制器410可以将包括弱字线的改变的单元操作模式、关于激活的备用字线的位置信息以及备用字线的单元操作模式的单元操作模式控制信号发送到存储器设备500。因此，存储器设备500可以包含将数据重定向到非弱单元的所有必要信息。
此外，响应于从主机接收的请求，修复控制器410可以不向存储器设备500发送用于改变字线的单元操作模式的单元操作模式控制信号，而是转换要向存储器设备500发送的命令。例如，修复控制器410可以基于单元操作模式信息422来转换将被发送到存储器设备500的命令、地址和数据。在这种情况下，可以省略操作S440。在备用字线被激活之后，存储器设备500的操作可以通过修复控制器410的转换操作来执行。
图17是根据示例实施例的存储系统3000的框图。
参考图17，存储系统3000可以包括存储器控制器600和存储器设备700。图17可以对应于图9的修改实施例，并且可以省略参考图9的冗余描述。
存储器设备700可以包括存储器单元阵列710，并且对应于上面参考图1、图2和图9描述的存储器设备200和500。存储单元阵列710可以包括元区域720。元区域720可以包括存储器单元阵列710中的连接到正常字线的存储器单元或连接到备用字线的存储器单元。
存储器控制器600可以包括修复控制器610。修复控制器610可以控制存储器设备700的操作，以检测包括在存储器设备700中的存储器单元阵列710中包括的至少一个弱存储器单元。可以对检测到的弱存储器单元执行根据实施例的修复操作。
修复控制器610可以控制至少一条备用字线来补充或替换连接到检测到的弱存储器单元的弱字线。例如，修复控制器610可以改变连接到检测到的弱存储器单元的弱字线的单元操作模式。此外，可以激活至少一条备用字线，并且可以设置该至少一条备用字线的单元操作模式。修复控制器610可以将单元操作模式控制信号CTRL_CM发送到存储器设备700，以改变或设置每条字线的单元操作模式。
修复控制器610可以将执行修复操作所需的信息和基于修复结果来控制存储器设备700所需的信息存储在存储器单元阵列710的元区域720中。例如，元区域720可以包括弱存储器单元信息和基于修复结果生成的单元操作模式信息。
例如，修复控制器610可以检测弱存储器单元，并将关于弱存储器单元的位置信息存储在元区域720中。此外，修复控制器610可以基于存储的关于弱存储器单元的位置信息生成弱字线信息，并将弱字线信息存储在元区域720中。
修复控制器610可以基于弱字线信息确定弱字线的单元操作模式、备用字线的数量和位置、至少一条备用字线的单元操作模式。修复控制器610可以在元区域720中存储弱字线的单元操作模式、备用字线的数量和位置以及至少一条备用字线的单元操作模式。
图18是根据示例实施例的SSD系统4000的框图。
参考图18，SSD系统4000可以包括主机800和SSD 900。SSD 900可以通过信号连接器SGL向主机800发送信号和从主机800接收信号，并且通过电力连接器PWR接收电力。SSD900可以包括SSD控制器910、辅助电力设备920和多个非易失性存储器设备(例如，第一非易失性存储器设备930至第三非易失性存储器设备950)。
SSD控制器910可以响应于从主机800接收的信号来控制第一非易失性存储器设备930至第三非易失性存储器设备950。例如，SSD控制器910以及第一非易失性存储器设备930至第三非易失性存储器设备950可以分别对应于参考图9至图17进行描述的存储器控制器400或600以及三个非易失性存储器设备200或500。
辅助电力设备920可以通过电力连接器PWR连接到主机800。辅助电力设备920可以从主机800接收电力并被充电。当来自主机800的电源不平稳或不连续时，辅助电力设备920可以向SSD系统4000提供电力。例如，辅助电力设备920可以在SSD 900的内部或外部。例如，辅助电力设备920可以在SSD系统4000的主板上，并且向SSD 900提供辅助电力。
第一非易失性存储器设备930至第三非易失性存储器设备950可以用作SSD 900的存储介质。第一非易失性存储器设备930至第三非易失性存储器设备950可以通过多个通道Ch1至Chn连接到SSD控制器910。至少一个非易失性存储器可以连接到通道Ch1至Chn中的每一个。连接到通道Ch1至Chn中的每一个的第一非易失性存储器设备930至第三非易失性存储器设备950可以连接到同一数据总线。
SSD控制器910可以包括根据上述实施例的修复控制器。修复控制器可以用硬件、软件或其组合来实现。
修复控制器可以根据以上描述检测第一非易失性存储器设备930至第三非易失性存储器设备950中的每一个中包括的弱字线，并且改变连接到弱字线的存储器单元的单元操作模式。此外，可以激活备用字线，并且可以设置备用字线的单元操作模式，因此，可以对连接到备用字线的存储器单元执行写入、读取和擦除操作。
例如，由于修复控制器的操作而产生的信息可以临时存储在SSD控制器910中，或者以非易失性方式存储在第一非易失性存储器设备930至第三非易失性存储器设备950中的每一个中。
弱字线和备用字线可以在不同的非易失性存储器设备中。例如，弱字线可以出现在第一非易失性存储器设备930中，并且第二非易失性存储器设备940的备用字线可以被选择和激活以修复弱字线。
如上所述，根据本公开的修复操作可以允许利用弱字线。因此，根据本公开的存储器设备的存储容量可以通过访问备用字线来确保。
虽然已经参考本发明构思的实施例来示出和描述了本发明构思，但是将理解，可以在本文做出各种形式和细节上的改变，而不脱离所附权利要求的精神和范围。

Claims (20)

1.一种存储器设备，包括:
存储器单元阵列，包括多条正常字线和至少一条备用字线；和
修复控制器，被配置为将连接到正常字线当中的至少一条弱字线的存储器单元设置为第一操作模式，并且还被配置为将连接到所述至少一条备用字线的存储器单元设置为第二操作模式，
其中，所述至少一条弱字线是基于测试结果来检测的。
2.根据权利要求1所述的存储器设备，其中，所述至少一条弱字线包括多个弱存储器单元，
其中，所述至少一条弱字线中的每一条中包括的弱存储器单元的数量大于或等于参考数量。
3.根据权利要求1所述的存储器设备，其中，所述存储器单元阵列包括被配置为存储元数据的元区域，
其中，修复控制器在所述元区域中存储所述至少一条弱字线的单元操作模式和所述至少一条备用字线的单元操作模式。
4.根据权利要求3所述的存储器设备，其中，所述存储器设备从存储器控制器接收命令，并且基于存储在元区域中的单元操作模式，响应于所述命令来执行操作。
5.根据权利要求1所述的存储器设备，其中，在测试过程期间，连接到多条正常字线的存储器单元被设置为第三操作模式，第三操作模式被配置为写入(n+m)位数据，
第一操作模式被配置为将n位数据写入连接到所述至少一条弱字线的存储器单元，
第二操作模式被配置为将m位数据写入连接到所述至少一条备用字线的存储器单元，并且
n和m两者是大于或等于1的自然数。
6.根据权利要求5所述的存储器设备，其中，第一操作模式是单级单元SLC模式，
第二操作模式是多级单元MLC模式，并且
第三操作模式是三级单元TLC模式。
7.一种存储器控制器，被连接到包括多条正常字线和至少一条备用字线的存储器设备，其中
存储器控制器被配置为:
向存储器设备发送命令，
当响应命令执行的操作失败时，检测正常字线中的至少一条为弱字线，
将连接到弱字线的存储器单元设置为第一操作模式，以及
将连接到所述至少一条备用字线的存储器单元设置为第二操作模式。
8.根据权利要求7所述的存储器控制器，还包括缓冲器存储器，所述缓冲器存储器包括连接到弱字线的存储器单元的逻辑地址、物理地址和第一操作模式信息、并且所述缓冲器存储器还包括连接到所述至少一条备用字线的存储器单元的逻辑地址、物理地址和第二操作模式信息。
9.根据权利要求8所述的存储器控制器，其中，所述存储器控制器被配置为向存储器设备发送修复复制命令，并且在连接到正常字线的存储器单元和连接到所述至少一条备用字线的存储器单元中的至少一个中存储现有数据，所述现有数据存储在连接到弱字线的存储器单元中。
10.根据权利要求9所述的存储器控制器，其中，所述存储器控制器被配置为响应于修复复制命令而从存储器设备接收现有数据，所述现有数据存储在连接到弱字线的存储器单元中，并且还被配置为将所述现有数据临时存储在缓冲器存储器中，以及将所述现有数据发送到存储器设备。
11.根据权利要求8所述的存储器控制器，其中，所述存储器控制器被配置为生成连接到所述至少一条备用字线的存储器单元的逻辑地址，并且将所述逻辑地址映射到连接到所述至少一条备用字线的存储器单元的物理地址。
12.根据权利要求8所述的存储器控制器，其中，所述存储器控制器被配置为向存储器设备发送包括第一操作模式信息和第二操作模式信息的单元操作模式控制信号。
13.根据权利要求8所述的存储器控制器，其中，所述存储器控制器被配置为基于第一操作模式信息和第二操作模式信息，响应于从主机接收的请求，转换命令和地址，并将转换后的命令和转换后的地址发送到存储器设备。
14.根据权利要求7所述的存储器控制器，其中，所述存储器控制器被配置为基于正常字线中的每一条中包括的弱存储器单元的数量，检测包括至少参考数量的弱存储器单元的正常字线为弱字线。
15.根据权利要求14所述的存储器控制器，其中，所述命令包括写入命令或擦除命令。
16.根据权利要求7所述的存储器控制器，其中，连接到多条正常字线的存储器单元被设置为第三操作模式，第三操作模式被配置为写入(n+m)位数据，
以及其中第一操作模式被配置为将n位数据写入连接到所述弱字线的存储器单元，
第二操作模式被配置为将m位数据写入连接到所述至少一条备用字线的存储器单元，并且
n和m中的每一个是大于或等于1的自然数。
17.一种操作包括存储器设备和存储器控制器的存储设备的方法，所述存储器设备包括多条正常字线和至少一条备用字线，所述方法包括:
检测正常字线中的至少一条为弱字线；
将连接到所述弱字线的存储器单元的操作模式设置为第一操作模式，并将连接到所述至少一条备用字线的存储器单元的操作模式设置为第二操作模式；
从主机接收写入请求；和
基于设置的操作模式，将数据写入连接到弱字线的存储器单元和连接到至少一条备用字线的存储器单元中的至少一个。
18.根据权利要求17所述的方法，其中，检测正常字线中的至少一条为弱字线包括：将包括至少参考数量的弱存储器单元的字线检测为弱字线，其中，弱存储器单元是连接到正常字线的存储器单元当中写入操作或擦除操作失败的存储器单元。
19.根据权利要求17所述的方法，其中，将连接到所述至少一条备用字线的存储器单元的操作模式设置为第二操作模式包括：将第一操作模式信息和第二操作模式信息存储在存储器控制器的缓冲器存储器和存储器设备的元区域中的至少一个中。
20.根据权利要求17所述的方法，其中，对所述数据的写入包括以单级单元SLC模式将数据写入连接到弱字线的存储器单元，或者以多级单元MLC模式将数据写入连接到备用字线的存储器单元。
CN202111391378.5A 2020-12-29 2021-11-23 存储器设备和存储器控制器以及包括其的存储设备 Pending CN114694740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200186779A KR20220094990A (ko) 2020-12-29 2020-12-29 불량 워드라인의 리페어를 위한 메모리 장치, 메모리 컨트롤러 및 이를 포함하는 스토리지 장치
KR10-2020-0186779 2020-12-29

Publications (1)

Publication Number Publication Date
CN114694740A true CN114694740A (zh) 2022-07-01

Family

ID=82119511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111391378.5A Pending CN114694740A (zh) 2020-12-29 2021-11-23 存储器设备和存储器控制器以及包括其的存储设备

Country Status (3)

Country Link
US (1) US11908535B2 (zh)
KR (1) KR20220094990A (zh)
CN (1) CN114694740A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
US20230377674A1 (en) * 2022-05-20 2023-11-23 Micron Technology, Inc. Component overprovisioning in layered devices
US12026403B1 (en) * 2023-01-03 2024-07-02 Silicon Motion, Inc. Method and apparatus for performing configuration management of memory device in predetermined communications architecture with aid of electronic fuse data preparation, and associated computer-readable medium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668763A (en) * 1996-02-26 1997-09-16 Fujitsu Limited Semiconductor memory for increasing the number of half good memories by selecting and using good memory blocks
TW594775B (en) 2001-06-04 2004-06-21 Toshiba Corp Semiconductor memory device
DE10229164B4 (de) * 2002-06-28 2004-07-22 Infineon Technologies Ag Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
KR100460993B1 (ko) 2002-12-27 2004-12-09 주식회사 하이닉스반도체 워드라인 리페어가 가능한 플래시 메모리 소자
KR101660985B1 (ko) 2010-07-09 2016-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2012069605A (ja) 2010-09-21 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
KR102076584B1 (ko) 2012-10-22 2020-04-07 삼성전자주식회사 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
KR20130111074A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 연약 셀의 리프레쉬 특성을 개선한 반도체 메모리 장치
US8913450B2 (en) * 2012-11-19 2014-12-16 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
US9455048B2 (en) * 2013-06-28 2016-09-27 Sandisk Technologies Llc NAND flash word line management using multiple fragment pools
US9224473B1 (en) 2014-09-15 2015-12-29 Macronix International Co., Ltd. Word line repair for 3D vertical channel memory
JP6097775B2 (ja) 2015-02-16 2017-03-15 力晶科技股▲ふん▼有限公司 半導体記憶装置及び半導体集積回路装置
US10038005B1 (en) * 2017-06-12 2018-07-31 Sandisk Technologies Llc Sense circuit having bit line clamp transistors with different threshold voltages for selectively boosting current in NAND strings

Also Published As

Publication number Publication date
KR20220094990A (ko) 2022-07-06
US11908535B2 (en) 2024-02-20
US20220208296A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US11908535B2 (en) Memory device and memory controller and storage device including the memory device and memory controller
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
US11631466B2 (en) Storage device performing read operation by restoring ON cell count (OCC) from power loss protection area of non-volatile memory
US10622091B2 (en) Nonvolatile memory device and memory system including the same
KR102336458B1 (ko) 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템
US20150301748A1 (en) Storage operating system
US20200150896A1 (en) Data storage device, operation method thereof, and storage system having the same
US11961561B2 (en) Memory device and method of operating the same
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
US20240212769A1 (en) Memory device and method of operating the same
JP2022034536A (ja) マルチページデータをプログラムするための不揮発性メモリ装置の動作方法
TW202211036A (zh) 記憶體系統及其操作方法
US20230153001A1 (en) Nonvolatile Memory Device And Operation Method Thereof
US10553276B2 (en) Semiconductor memory device
US10706936B1 (en) System and method for avoiding back to back program failure
US9966148B1 (en) Data storage device and operating method thereof
US11782644B2 (en) Memory system and method of operating the same
US12056367B2 (en) Memory system and operating method thereof for performing urgent fine program operation
US20240203505A1 (en) Memory device and method of managing temperature of the same
US11966608B2 (en) Memory controller with improved data reliability and memory system including the same
US20240036730A1 (en) Memory controller, memory system including the memory controller, and method of operating the same
US20240176705A1 (en) System recovery during cgi-wl defect
US20240231987A1 (en) Storage device, method of operating storage device, and method of operating non-volatile memory
EP4303877A2 (en) Operating and testing semiconductor devices
KR20230031532A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination