CN115295053A - 配置信息存储电路、易失性配置方法、装置及闪速存储器 - Google Patents

Abstract

本发明涉及存储器技术领域，具体公开了一种配置信息存储电路、易失性配置方法、装置及闪速存储器，其中，配置信息存储电路包括：非易失配置信息存储电路，用于非易失性存储配置信息；存储阵列控制电路；数据总线，非易失配置信息存储电路通过数据总线与多个存储阵列控制电路电性连接；每个存储阵列控制电路具有用于易失性存储配置信息的易失性寄存器；该配置信息存储电路取消了易失配置信息存储电路，在存储阵列控制电路中设置用于易失性存储配置信息的易失性寄存器，并利用数据总线连接存储阵列控制电路，构成了非易失配置信息存储电路与存储阵列控制电路的分布式连接结构，降低了nor flash芯片布线难度和减少芯片面积。

Description

配置信息存储电路、易失性配置方法、装置及闪速存储器

技术领域

本申请涉及存储器技术领域，具体而言，涉及一种配置信息存储电路、易失性配置方法、装置及闪速存储器。

背景技术

nor flash易失性配置信息用于控制nor flash读写擦等操作中用到的电压和电流大小，以及建立时间等控制信息。

如图1所示，现有技术方案将从非易失配置信息存储电路读取的配置信息存储在一个易失配置信息存储电路中，通过信号线送往不同存储阵列控制电路，控制nor flash不同操作中的电压电流大小以及时间长短，缺点是在易失配置信息存储电路需要配置数量巨大的信号线来发送配制信息，导致走线占用很多资源，增大了芯片的面积，也提高了布线的难度。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请的目的在于提供一种配置信息存储电路、易失性配置方法、装置及闪速存储器，以简化整个nor flash芯片的构成，降低布线难度和减少芯片面积。

第一方面，本申请提供了一种配置信息存储电路，用于读取并易失性存储配置信息以控制nor flash执行操作命令，所述存储电路包括：

非易失配置信息存储电路，用于非易失性存储所述配置信息；

存储阵列控制电路，用于根据易失性存储的配置信息配置与所述操作命令对应的操作电流和操作电压；

数据总线，所述非易失配置信息存储电路通过数据总线与多个所述存储阵列控制电路电性连接；

每个所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

所述存储阵列控制电路用于读取所述非易失配置信息存储电路的非易失性的所述配置信息，并将非易失性的所述配置信息易失性写入所述易失性寄存器中。

本申请的配置信息存储电路取消了易失配置信息存储电路，构成了非易失配置信息存储电路与存储阵列控制电路的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

所述的配置信息存储电路，其中，所述非易失配置信息存储电路具有多个非易失性存储器，分别用于非易失性存储不同的配置信息，每个所述存储阵列控制电路用于通过数据总线读取对应的非易失性存储器非易失性存储的配置信息。

在该示例中，每个存储阵列控制电路从非易失配置信息存储电路读取其对应的配置信息以对适用于该配置信息的存储元分区进行操作，确保了配置的操作电压和操作电流能顺利执行相应的操作命令。

所述的配置信息存储电路，其中，所述存储阵列控制电路还包括：

读取电路，通过所述数据总线与所述非易失配置信息存储电路电性连接，并与操作命令接收电路连接，用于读取所述配置信息和操作命令；

配置电路，与所述读取电路和所述易失性寄存器电性连接，用于根据易失性存储的配置信息配置和操作命令配置对应的操作电流和操作电压。

第二方面，本申请还提供了一种配置信息易失性配置方法，用于配置nor flash的配置信息，所述方法包括以下步骤：

获取来自存储阵列控制电路关于非易失性存储的配置信息的读取请求，所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

根据所述读取请求通过数据总线将所述配置信息发送给所述存储阵列控制电路，以使所述存储阵列控制电路将所述配置信息易失性存储至所述易失性寄存器并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请的配置信息易失性配置方法在取消易失配置信息存储电路结构的情况下实现配置信息的分布式分布，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

所述的配置信息易失性配置方法，其中，所述根据所述读取请求通过所述数据总线将所述配置信息发送给所述存储阵列控制电路的步骤包括：

根据每个所述存储阵列控制电路的读取请求，通过所述数据总线将与每个所述存储阵列控制电路对应匹配的配置信息发送给对应的存储阵列控制电路。

第三方面，本申请还提供了一种配置信息易失性配置装置，用于配置nor flash的配置信息，所述装置包括：

获取模块，用于获取来自存储阵列控制电路关于非易失性存储的配置信息的读取请求，所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

发送模块，用于根据所述读取请求通过数据总线将所述配置信息发送给所述存储阵列控制电路，以使所述存储阵列控制电路将所述配置信息易失性存储至所述易失性寄存器并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请的配置信息易失性配置装置在取消易失配置信息存储电路结构的情况下实现配置信息的分布式分布，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

第四方面，本申请还提供了一种配置信息易失性配置方法，用于配置nor flash的配置信息，所述方法包括以下步骤：

通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息；

将所述配置信息易失性地存储在易失性寄存器中；

根据所述易失性寄存器中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请的配置信息易失性配置方法利用数据总线作为配置信息和读取请求的传输通道，使得非易失配置信息存储电路能将配置信息发送给对应的易失性寄存器进行存储以配置与操作命令对应的操作电流和操作电压，构成了非易失配置信息存储电路与易失性寄存器的分布式连接结构。

所述的配置信息易失性配置方法，其中，所述通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息的步骤包括：

通过数据总线向非易失配置信息存储电路发送配置信息读取请求，使所述非易失配置信息存储电路根据读取请求触发上电读取电压，并根据上电读取电压生成包括对应配置信息的读取信息；

通过所述数据总线接收所述读取信息。

第五方面，本申请还提供了一种配置信息易失性配置装置，用于配置nor flash的配置信息，其中，所述装置包括：

读取模块，用于通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息；

写入模块，用于将所述配置信息易失性地存储在易失性寄存器中；

配置模块，用于根据所述易失性寄存器中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请的配置信息易失性配置装置利用数据总线作为配置信息和读取请求的传输通道，使得非易失配置信息存储电路能将配置信息发送给对应的易失性寄存器进行存储以配置与操作命令对应的操作电流和操作电压，构成了非易失配置信息存储电路与易失性寄存器的分布式连接结构。

第六方面，本申请还提供了一种闪速存储器，包括：

第一方面提供的所述配置信息存储电路；

多个存储阵列，每个所述存储阵列与所述存储阵列控制电路一对一电性连接；

操作命令接收电路，与所述存储阵列控制电路电性连接。

本申请的闪速存储器利用数据总线连接存储阵列控制电路，使得存储阵列控制电路能直接从非易失配置信息存储电路中读取配置信息并易失性存储在对应的易失性寄存器中，以使每个存储阵列控制电路能根据配置信息和操作命令配置对应的操作电流和操作电压对相应的存储阵列进行处理。

由上可知，本申请提供了一种配置信息存储电路、易失性配置方法、装置及闪速存储器，其中，配置信息存储电路取消了易失配置信息存储电路，在存储阵列控制电路中设置用于易失性存储配置信息的易失性寄存器，并利用数据总线连接存储阵列控制电路，使得存储阵列控制电路能直接从非易失配置信息存储电路中读取配置信息并易失性存储在对应的易失性寄存器中，构成了非易失配置信息存储电路与存储阵列控制电路的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

附图说明

图1为现有技术的配置信息存储电路的结构示意图。

图2为本申请实施例提供的配置信息存储电路的结构示意图。

图3为本申请实施例提供的配置信息存储电路中的存储阵列控制电路的结构示意图。

图4为本申请实施例提供的易失性配置方法的流程图。

图5为本申请实施例提供的易失性配置装置的结构示意图。

图6为本申请实施例提供的另一种易失性配置方法的流程图。

图7为本申请实施例提供的另一种易失性配置装置的结构示意图。

附图标记：101、非易失配置信息存储电路；102、存储阵列控制电路；103、数据总线；104、易失性寄存器；105、读取电路；106、配置电路；301、获取模块；302、发送模块；501、读取模块；502、写入模块；503、配置模块。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

对于一个nor flash芯片而言，其内设有一个或多个存储阵列用于存储数据，对nor flash执行的操作为对存储阵列中的存储数据的处理过程。

nor flash基于工艺原因，不同存储元具有一定差异性，主要表现在阈值电压的不同，使得不同存储元擦写难度不同，一般情况下，nor flash需要根据存储元的分布特点进行分区，配置不同的操作电压和操作电流来执行对相应分区内的存储元的操作命令，操作电压和操作电流基于配置信息进行确定，因此，在nor flash使用时，需要读取存储在非易失配置信息存储电路中非易失性存储的配置信息并写入易失配置信息存储电路中作为易失配置信息，对应于每个分区的存储阵列控制电路通过读取该易失配置信息配置对应的操作电压和操作电流以对分区中的存储元进行相应操作命令的操作。

由于现有的nor flash 设置易失配置信息存储电路作为非易失配置信息存储电路和存储阵列控制电路之间配置信息中转站，而存储阵列控制电路需要通过多种类型的信号线获取易失性配置信息进行操作电压和操作电流的配置，使得易失配置信息存储电路需要设置多条信号线与每个存储阵列控制电路连接，易失配置信息存储电路本身占据一定电路空间，且发送易失性配置信息需要结合多条信号线实现，导致整个nor flash走线资源占用很多，增大了nor flash芯片的整体面积，也提高了布线的难度。

第一方面，请参照图2和3，本申请一些实施例中的一种配置信息存储电路，用于读取并易失性存储配置信息以控制nor flash执行操作命令，存储电路包括：

非易失配置信息存储电路101，用于非易失性存储配置信息；

存储阵列控制电路102，用于根据易失性存储的配置信息配置与操作命令对应的操作电流和操作电压；

数据总线103，非易失配置信息存储电路101通过数据总线103与多个存储阵列控制电路102电性连接；

每个存储阵列控制电路102具有用于易失性存储配置信息的易失性寄存器104；

存储阵列控制电路102用于读取非易失配置信息存储电路101的非易失性的配置信息，并将非易失性的配置信息易失性写入易失性寄存器104中。

具体地，在本申请实施例中，一个nor flash具有一个非易失配置信息存储电路101和多个存储阵列控制电路102，该非易失配置信息存储电路101通过数据总线103与所有存储阵列控制电路102进行连接，各个存储阵列控制电路102为并行关系，均通过数据总线103与非易失配置信息存储电路101进行数据传输，该数据传输包括但不限于数据反馈、状态反馈、指令发送、读取信息传输等。

更具体地，在本申请实施例中，非易失配置信息存储电路101作为所有配置信息的非易失性存储器件，即其内存储有用于控制nor flash运行所需的所有配置信息（即config数据）。

更具体地，nor flash可以是以单个或复数块为单位进行存储元分区，还可以是以单个或复数存储阵列为单位进行存储元分区，具体分区需要考虑nor flash规格大小和存储元的一致性进行设定，而每个分区对应配有一个存储阵列控制电路102。

更具体地，与现有技术相比，本申请实施例的配置信息存储电路取消了nor flash中的易失配置信息存储电路，并将其拆解为多个易失性寄存器104，并配置在对应的存储阵列控制电路102中，并利用数据总线103连接非易失配置信息存储电路101和存储阵列控制电路102，使得存储阵列控制电路102能通过数据总线103直接读取非易失配置信息存储电路101中的配置信息，并易失性地写入自身的易失性寄存器104中，即将原本作为易失性配置信息分配中转站的易失配置信息存储电路拆分并集成在各个存储阵列控制电路102中，实现了配置信息的专用专配。

更具体地，原本存储阵列控制电路102需要通过多条信号线与易失配置信息存储电路连接来读取易失性的配置信息，而本申请实施例的配置信息存储电路中的存储阵列控制电路102通过一个数据总线103与非易失配置信息存储电路101连接，即采用了总线直连的方式来实现数据读取，简化了原本的电路布局结构，有效减少了非易失配置信息存储电路101到存储阵列控制电路102之间的走线数量，从而极大地降低了整个nor flash的布线难度。

更具体地，由于取消了易失配置信息存储电路，本申请实施例的配置信息存储电路无需利用易失配置信息存储电路进行配置信息的统一分发，存储阵列控制电路102能基于自身请求从非易失配置信息存储电路101读取并易失性地存储配置信息，使得本申请实施例的配置信息存储电路因取消了易失配置信息存储电路作为数据中转站能减少芯片面积。

本申请实施例的配置信息存储电路取消了易失配置信息存储电路，在存储阵列控制电路102中设置用于易失性存储配置信息的易失性寄存器104，并利用数据总线103连接存储阵列控制电路102，使得存储阵列控制电路102能直接从非易失配置信息存储电路101中读取配置信息并易失性存储在对应的易失性寄存器104中，构成了非易失配置信息存储电路101与存储阵列控制电路102的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在一些优选的实施方式中，不同存储阵列控制电路102从非易失配置信息存储电路101读取的配置信息可以是相同的，也可以是不同的，可根据nor flash中的存储元的差异进行设定，即存储阵列控制电路102可以是非易失性地存储一组配置信息，不同存储阵列控制电路102均读取同一组配置信息，存储阵列控制电路102还可以是非易失性地存储多组配置信息，不同存储阵列控制电路102读取不同组别的配置信息，在本申请实施例中，优选为后者。

在一些优选的实施方式中，非易失配置信息存储电路101具有多个非易失性存储器，分别用于非易失性存储不同的配置信息，每个存储阵列控制电路102用于通过数据总线103读取对应的非易失性存储器非易失性存储的配置信息。

具体地，非易失配置信息存储电路101具有多个非易失性存储器，即具有多个非易失的配置位，用于存储不同的配置信息，每个存储阵列控制电路102从非易失配置信息存储电路101读取其对应的配置信息以对适用于该配置信息的存储元分区进行操作，确保了配置的操作电压和操作电流能顺利执行相应的操作命令。

在一些优选的实施方式中，各个存储阵列控制电路102可同时或独自从非易失配置信息存储电路101中读取对应的配置信息以易失性存储在对应的易失性寄存器104中。

具体地，由于取消了易失配置信息存储电路，存储阵列控制电路102可从非易失配置信息存储电路101中直接读取配置信息并进行易失性存储，因此，每个存储阵列控制电路102可根据使用需求独自启动或伴随nor flash芯片启动而同步启动，在本申请实施例中，优选为后者，即在nor flash芯片启动时，所有存储阵列控制电路102同时基于非易失配置信息存储电路101上电读取配置信息，并进行配置信息的易失性存储。

如图3所示，在一些优选的实施方式中，存储阵列控制电路102还包括：

读取电路105，通过数据总线103与非易失配置信息存储电路101电性连接，并与操作命令接收电路连接，用于读取配置信息和操作命令；

配置电路106，与读取电路105和易失性寄存器104电性连接，用于根据易失性存储的配置信息配置和操作命令配置对应的操作电流和操作电压。

具体地，读取电路105为数据接收电路，用于接收来自数据总线103的读取信息，该读取信息包括配置信息，还用于接收nor flash从外部接收的操作命令。

更具体地，在本申请实施例中，存储阵列控制电路102相当于一个独立控制器，其配备有易失性配置信息，能根据读取电路105接收的操作命令（如擦除命令和地址信息，或读取命令和地址信息，或写入命令和地址信息及写入数据）调用配置电路106根据易失性寄存器104存储的配置信息配置相应的操作电压和操作电流以对相应的存储元分区进行操作。

第二方面，请参照图4，本申请一些实施例中提供的一种配置信息易失性配置方法，用于配置nor flash的配置信息，方法包括以下步骤：

S201、获取来自存储阵列控制电路102关于非易失性存储的配置信息的读取请求，存储阵列控制电路102具有用于易失性存储配置信息的易失性寄存器104；

S202、根据读取请求通过数据总线103将配置信息发送给存储阵列控制电路102，以使存储阵列控制电路102将配置信息易失性存储至易失性寄存器104并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请实施例的配置信息易失性配置方法取消了易失配置信息存储电路，在存储阵列控制电路102中设置用于易失性存储配置信息的易失性寄存器104，能直接根据读取请求将配置信息发送给存储阵列控制电路102，并通过存储阵列控制电路102将配置信息易失性存储在对应的易失性寄存器104中，在取消易失配置信息存储电路结构的情况下实现配置信息的分布式分布，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在一些优选的实施方式中，根据读取请求通过数据总线103将配置信息发送给存储阵列控制电路102的步骤包括：

根据每个存储阵列控制电路102的读取请求，通过数据总线103将与每个存储阵列控制电路102对应匹配的配置信息发送给对应的存储阵列控制电路102。

具体地，每个存储阵列控制电路102均能通过数据总线103获取对应的配置信息以对适用于该配置信息的存储元分区进行操作，确保了配置的操作电压和操作电流能顺利执行相应的操作命令。

第三方面，请参照图5，本申请一些实施例中提供的一种配置信息易失性配置装置，用于配置nor flash的配置信息，装置包括：

获取模块301，用于获取来自存储阵列控制电路102关于非易失性存储的配置信息的读取请求，存储阵列控制电路102具有用于易失性存储配置信息的易失性寄存器104；

发送模块302，用于根据读取请求通过数据总线103将配置信息发送给存储阵列控制电路102，以使存储阵列控制电路102将配置信息易失性存储至易失性寄存器104并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请实施例的配置信息易失性配置装置取消了易失配置信息存储电路，在存储阵列控制电路102中设置用于易失性存储配置信息的易失性寄存器104，能直接根据读取请求将配置信息发送给存储阵列控制电路102，并通过存储阵列控制电路102将配置信息易失性存储在对应的易失性寄存器104中，在取消易失配置信息存储电路结构的情况下实现配置信息的分布式分布，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在一些优选的实施方式中，该实施例的配置信息易失性配置装置用于执行上述第二方面提供的配置信息易失性配置方法。

在一些优选的实施方式中，该实施例的配置信息易失性配置装置为第一方面提供的配置信息存储电路中的非易失配置信息存储电路101。

第四方面，请参照图6，本申请一些实施例中提供的一种配置信息易失性配置方法，用于配置nor flash的配置信息，方法包括以下步骤：

S401、通过数据总线103向非易失配置信息存储电路101发送配置信息读取请求，并通过数据总线103接收来自非易失配置信息存储电路101的配置信息；

S402、将配置信息易失性地存储在易失性寄存器104中；

S403、根据易失性寄存器104中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请实施例的配置信息易失性配置方法取消了易失配置信息存储电路，设置用于易失性存储配置信息的易失性寄存器104，并利用数据总线103作为配置信息和读取请求的传输通道，使得非易失配置信息存储电路101能将配置信息发送给对应的易失性寄存器104进行存储以配置与操作命令对应的操作电流和操作电压，构成了非易失配置信息存储电路101与易失性寄存器104的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在一些优选的实施方式中，通过数据总线103向非易失配置信息存储电路101发送配置信息读取请求，并通过数据总线103接收来自非易失配置信息存储电路101的配置信息的步骤包括：

通过数据总线103向非易失配置信息存储电路101发送配置信息读取请求，使非易失配置信息存储电路101根据读取请求触发上电读取电压，并根据上电读取电压生成包括对应配置信息的读取信息；

通过数据总线103接收读取信息。

具体地，读取信息包括了配置信息，非易失配置信息存储电路101基于读取请求直接上电读取出对应的读取信息，并通过数据总线103定向发送给对应读取请求的发起源，使得配置信息能定向存储在对应的易失性寄存器104中，从而确保步骤S403能准确配置出与操作命令及对应存储元分区匹配使用的操作电流和操作电压。

更具体地，非易失配置信息存储电路101根据读取请求触发上电读取电压，并根据上电读取电压生成包括对应配置信息的读取信息的过程为：在nor flash在电源上电期间，非易失配置信息存储电路101自动将其内非易失性存储的配置信息读取出来作为读取信息发送至数据总线中。

第五方面，请参照图7，本申请一些实施例中提供的一种配置信息易失性配置装置，用于配置nor flash的配置信息，装置包括：

读取模块501，用于通过数据总线103向非易失配置信息存储电路101发送配置信息读取请求，并通过数据总线103接收来自非易失配置信息存储电路101的配置信息；

写入模块502，用于将配置信息易失性地存储在易失性寄存器104中；

配置模块503，用于根据易失性寄存器104中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

本申请实施例的配置信息易失性配置装置取消了易失配置信息存储电路，设置用于易失性存储配置信息的易失性寄存器104，并利用数据总线103作为配置信息和读取请求的传输通道，使得非易失配置信息存储电路101能将配置信息发送给对应的易失性寄存器104进行存储以配置与操作命令对应的操作电流和操作电压，构成了非易失配置信息存储电路101与易失性寄存器104的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在一些优选的实施方式中，该实施例的配置信息易失性配置装置用于执行上述第四方面提供的配置信息易失性配置方法。

在一些优选的实施方式中，该实施例的配置信息易失性配置装置为第一方面提供的配置信息存储电路中的存储阵列控制电路102。

第六方面，本申请一些实施例中提供的一种闪速存储器，包括：

第一方面提供的配置信息存储电路；

多个存储阵列，每个存储阵列与存储阵列控制电路102一对一电性连接；

操作命令接收电路，与存储阵列控制电路102电性连接。

具体地，本申请实施例的闪速存储器为nor flash芯片，其还包括：高压产生器、地址解码电路、页缓存、输入输出锁存、片选电路等nor flash芯片中的结构电路，本申请实施例的闪速存储器旨在改变非易失配置信息存储电路101与存储阵列控制电路102之间的连接结构以取消易失配置信息存储电路，其他各部分电路可参考现有的nor flash芯片，在此不做图示和赘述。

本申请实施例的闪速存储器取消了易失配置信息存储电路，在存储阵列控制电路102中设置用于易失性存储配置信息的易失性寄存器104，并利用数据总线103连接存储阵列控制电路102，使得存储阵列控制电路102能直接从非易失配置信息存储电路101中读取配置信息并易失性存储在对应的易失性寄存器104中，以使每个存储阵列控制电路102能根据配置信息和操作命令配置对应的操作电流和操作电压对相应的存储阵列进行处理，构成了非易失配置信息存储电路101与存储阵列控制电路102的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

综上，本申请实施例提供了一种配置信息存储电路、易失性配置方法、装置及闪速存储器，其中，配置信息存储电路取消了易失配置信息存储电路，在存储阵列控制电路102中设置用于易失性存储配置信息的易失性寄存器104，并利用数据总线103连接存储阵列控制电路102，使得存储阵列控制电路102能直接从非易失配置信息存储电路101中读取配置信息并易失性存储在对应的易失性寄存器104中，构成了非易失配置信息存储电路101与存储阵列控制电路102的分布式连接结构，从而简化了整个nor flash芯片的构成，降低了布线难度和减少芯片面积。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种配置信息存储电路，用于读取并易失性存储配置信息以控制nor flash执行操作命令，其特征在于，所述配置信息存储电路包括：

非易失配置信息存储电路，用于非易失性存储所述配置信息；

存储阵列控制电路，用于根据易失性存储的配置信息配置与所述操作命令对应的操作电流和操作电压；

数据总线，所述非易失配置信息存储电路通过数据总线与多个所述存储阵列控制电路电性连接；

每个所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

所述存储阵列控制电路用于读取所述非易失配置信息存储电路的非易失性的所述配置信息，并将非易失性的所述配置信息易失性写入所述易失性寄存器中。

2.根据权利要求1所述的配置信息存储电路，其特征在于，所述非易失配置信息存储电路具有多个非易失性存储器，分别用于非易失性存储不同的配置信息，每个所述存储阵列控制电路用于通过数据总线读取对应的非易失性存储器非易失性存储的配置信息。

3.根据权利要求1所述的配置信息存储电路，其特征在于，所述存储阵列控制电路还包括：

读取电路，通过所述数据总线与所述非易失配置信息存储电路电性连接，并与操作命令接收电路连接，用于读取所述配置信息和操作命令；

配置电路，与所述读取电路和所述易失性寄存器电性连接，用于根据易失性存储的配置信息配置和操作命令配置对应的操作电流和操作电压。

4.一种配置信息易失性配置方法，用于配置nor flash的配置信息，其特征在于，所述方法包括以下步骤：

获取来自存储阵列控制电路关于非易失性存储的配置信息的读取请求，所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

根据所述读取请求通过数据总线将所述配置信息发送给所述存储阵列控制电路，以使所述存储阵列控制电路将所述配置信息易失性存储至所述易失性寄存器并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

5.根据权利要求4所述的配置信息易失性配置方法，其特征在于，所述根据所述读取请求通过所述数据总线将所述配置信息发送给所述存储阵列控制电路的步骤包括：

根据每个所述存储阵列控制电路的读取请求，通过所述数据总线将与每个所述存储阵列控制电路对应匹配的配置信息发送给对应的存储阵列控制电路。

6.一种配置信息易失性配置装置，用于配置nor flash的配置信息，其特征在于，所述装置包括：

获取模块，用于获取来自存储阵列控制电路关于非易失性存储的配置信息的读取请求，所述存储阵列控制电路具有用于易失性存储所述配置信息的易失性寄存器；

发送模块，用于根据所述读取请求通过数据总线将所述配置信息发送给所述存储阵列控制电路，以使所述存储阵列控制电路将所述配置信息易失性存储至所述易失性寄存器并基于易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

7.一种配置信息易失性配置方法，用于配置nor flash的配置信息，其特征在于，所述方法包括以下步骤：

通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息；

将所述配置信息易失性地存储在易失性寄存器中；

根据所述易失性寄存器中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

8.根据权利要求7所述的配置信息易失性配置方法，其特征在于，所述通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息的步骤包括：

通过数据总线向非易失配置信息存储电路发送配置信息读取请求，使所述非易失配置信息存储电路根据读取请求触发上电读取电压，并根据上电读取电压生成包括对应配置信息的读取信息；

通过所述数据总线接收所述读取信息。

9.一种配置信息易失性配置装置，用于配置nor flash的配置信息，其特征在于，所述装置包括：

读取模块，用于通过数据总线向非易失配置信息存储电路发送配置信息读取请求，并通过所述数据总线接收来自所述非易失配置信息存储电路的配置信息；

写入模块，用于将所述配置信息易失性地存储在易失性寄存器中；

配置模块，用于根据所述易失性寄存器中易失性存储的配置信息配置与操作命令对应的操作电流和操作电压。

10.一种闪速存储器，其特征在于，包括：

如权利要求1-3任一项所述的配置信息存储电路；

多个存储阵列，每个所述存储阵列与所述存储阵列控制电路一对一电性连接；

操作命令接收电路，与所述存储阵列控制电路电性连接。

Images