CN100541447C - 用于改进的镜像模式操作的系统、器件和方法 - Google Patents

用于改进的镜像模式操作的系统、器件和方法 Download PDF

Info

Publication number
CN100541447C
CN100541447C CNB2005100913364A CN200510091336A CN100541447C CN 100541447 C CN100541447 C CN 100541447C CN B2005100913364 A CNB2005100913364 A CN B2005100913364A CN 200510091336 A CN200510091336 A CN 200510091336A CN 100541447 C CN100541447 C CN 100541447C
Authority
CN
China
Prior art keywords
signal
terminal
mirror image
memory
image control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100913364A
Other languages
English (en)
Other versions
CN1749972A (zh
Inventor
蔡武成
庆桂显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1749972A publication Critical patent/CN1749972A/zh
Application granted granted Critical
Publication of CN100541447C publication Critical patent/CN100541447C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/12—Actuating devices; Operating means; Releasing devices actuated by fluid
    • F16K31/18—Actuating devices; Operating means; Releasing devices actuated by fluid actuated by a float
    • F16K31/20—Actuating devices; Operating means; Releasing devices actuated by fluid actuated by a float actuating a lift valve
    • F16K31/24—Actuating devices; Operating means; Releasing devices actuated by fluid actuated by a float actuating a lift valve with a transmission with parts linked together from a single float to a single valve
    • F16K31/26—Actuating devices; Operating means; Releasing devices actuated by fluid actuated by a float actuating a lift valve with a transmission with parts linked together from a single float to a single valve with the valve guided for rectilinear movement and the float attached to a pivoted arm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K1/00—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces
    • F16K1/14—Lift valves or globe valves, i.e. cut-off apparatus with closure members having at least a component of their opening and closing motion perpendicular to the closing faces with ball-shaped valve member
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Abstract

提供了用于改进的镜像模式操作的系统、器件和方法。通过使用共用于两个存储器件的预先存在命令信号和被独立施加于每个器件的非共享公共信号的组合，本发明的实施例可以工作于镜像模式，借此避免了由于短线负载而导致的不希望的数据衰减。由于与传统技术相比，本发明的实施例并不要求附加的专用端子和/或垫板，因此有可能在更小的器件封装中实现镜像模式操作。

Description

用于改进的镜像模式操作的系统、器件和方法
技术领域
本披露通常涉及半导体器件领域，具体地说，涉及半导体存储器件的改进的镜像模式操作。
背景技术
图1是说明具有若干个存储器模块的传统的存储器系统100的框图。存储器系统100包括两个存储器模块105和110。存储器模块105和110中的每一个包括若干个动态随机存取存储器(DRAM)器件120和一个控制/地址(C/A)缓冲器125。该DRAM器件120和C/A缓冲器125被设置在一个模板上。在每个存储器模块105、110上的DRAM器件120和C/A缓冲器，通过安装在母板/模板上的插孔/连接器(未示出)，接收从控制器115传送的信号。在母板上的数据(DQ)总线和时钟(CLK)总线与在每个存储模板105、110上的DRAM器件120公共连接。DRAM器件120是用于DQ和CLK总线的短线负载，因此图1示出的配置有时被称为“短线连接”配置。尽管在图1中仅仅示出了存储器模块105、110的一个侧面，其它DRAM器件120和/或C/A缓冲器125可以安装在其它侧面。在这种情况下，存储器模块105、110是公共公知的双列直插式存储器模块(DIMMs)。
图2示出了处于传统镜像对配置的两个集成电路的示意图。施加到器件310的衬垫的外部信号与那些施加到器件320的衬垫的信外部号是对称的。根据应用于集成电路MUX315和325中每一个的选择逻辑SEL，适当的内部转换配置可以被建立。例如，如图2所示，信号A2、A10、/RAS、CK、/CK、/CS、A9和A5可以被分配给公共器件310的垫板340、345、350、355、360、365、370、375。另一方面，镜像器件320可以具有分配给各垫板340-375的信号A5、A9、/CS、/CK、CK、/RAS、/A10和A2。
图3是用于说明根据传统的技术耦合到成对配置的标准封装和镜像封装的存储器控制器的示意图。存储器控制器400生成示例性信号A、...、B、DQ1、...、DQ7。如以上在图2中所述，镜像封装410被配置为标准封装420的“背对背”，因此封装410、420的相邻端子可以被连接到一起，如图3中指出的。在标准封装420中，A、B、DQ1和DQ7信号的端子被分别指定用来接收信号A、B、DQ1和DQ7。在此，A、B、DQ1和DQ7信号的端子被分别连接到相应的A、B、DQ1和DQ7信号的垫板，其中该垫板被定位在器件410、420中(未示出)。然而，在镜像封装410中，A、B、DQ1和DQ7信号的端子被分别指定用来接收信号B、A、DQ7和DQ1。
图5是说明具有安装在模板上的许多存储器件的传统的DIMM的端子配置的示意图。有许多存储器件10-1、10-2、...、10-n被安装在存储器模块的前侧10。同样有许多存储器件20-1、20-2、...、20-n被安装在存储器模块的后侧20。
每个存储器件10-1、...10-n、20-1、...、20-n，从存储器控制器接收公共电源信号(power)、公共命令信号(com)、公共地址信号(add)、非共享命令信号(ncom1、ncom2)和公共数据信号(data)。通常，电源信号可以包括电源信号(VCC)或地电位信号(VSS)。命令信号(com)可以包括许多信号，例如时钟信号(CK)、行地址选通信号(RASB)、列地址选通信号(CASB)、写使能信号(WEB)、时钟使能信号(CKE)等。
此外，在存储器模块的前侧10上的每个存储器件10-1、...、10-n接收“非共享”命令信号ncom2。类似地，在存储器模块的后侧20上的每个存储器件20-1、...、20-n接收“非共享”命令信号ncom1。换句话说，非共享命令信号ncom1被公共地施加于在存储器模块的后侧20上的全部存储器件，同时非共享命令信号ncom2被公共地施加于在存储器模块的前侧10上的全部存储器件。出于本披露的目的，术语“非共享”被解释为最广泛的意义，用来描述没有被存储器模块上的所有存储器件公共共享的任何信号。
电源信号(power)端子、命令信号(com)端子、地址信号端子(add)和数据信号端子(data)被公共连接到安装在模板上的全部存储器件。然而，既然每个存储器件被配置以标准的端子配置，与存储器模块的后侧20上的端子配置相比，存储器模块的前侧10上的端子配置被非对称地配置。因为这样，共享的信号线路(power、com、add、data)必须在模板上被分离。
例如，存储器件10-1的1号端子和存储器件20-1的1号端子不是与其它的直接相邻，而是每个都相对其它的向右或向左偏移。因此，信号线路必须被分离，以提供信号给两个端子。一个信号导线将会有必要比其它的短，这将导致“短线”负载，产生不需要的反射并降低信号质量，特别是在高频操作中。
图6是说明能够具有镜像模式功能的传统的存储器件600的示意图。器件600在外部端子接收许多外部信号，例如电源信号(VCC、VREF、GND)、非共享命令信号(NCOM)、命令信号(COM)、地址信号(ADD)和数据信号(DATA)。上述外部信号出现在相应的垫板PVCC、PVREF、PGND、PNCOM、PCOM、PADD和PDATA。
基于施加于转换电路610的信号，存储器件600以正常模式或镜像模式操作。当经过结合选择垫板600-1转换电路610被连接在电源垫板PVCC时，存储器件600以镜像模式操作。也就是，转换电路610将从各种外部终端输入的输入信号的配置转换成不同类型的配置。例如，施加于命令和地址垫板(PNCOM、PCOM和PADD)上的输入信号被分别传输给相应的许多个内部数据信号(idata)，而不是相应的许多内部命令和地址信号(income、icom、iadd)。
相反，当经过结合选择垫板600-2将转换电路610连接到地电位信号(PGND)垫板时，存储器件以正常模式操作。也就是，命令和地址垫板(PNCOM、PCOM和PADD)的输入信号被分别传送到内部命令信号(income、icom)和内部地址信号(iadd)，而不变换成其它的内部信号。在正常模式下，数据信号垫板(PDATA)的输入信号也分别传送到许多个相应的内部数据信号(idata)。
为了如上所述以镜像或正常模式操作传统的存储器件600，经常需要增加器件的尺寸，来调节附加的结合选择垫板(例如600-1、600-2)或端子。这导致了制作成本的增加。
发明内容
本发明的实施例着重于传统技术的这些或其它的不足。
本发明的目的是提供一种系统，包括：存储器模块，该存储器模块包括模板、配置在模板前侧的第一存储器件以及配置在模板后侧的第二存储器件；以及存储器控制器，第一存储器件被构造成响应从存储器控制器接收的第一共享信号和输入到第一存储器件的第一非共享信号而生成第一镜像控制信号，响应于第一镜像控制信号的第一电平而以正常模式操作，第二存储器件被构造成响应从存储器控制器接收的第一共享信号和输入到第二存储器件的第二非共享信号而生成第二镜像控制信号，响应于第二镜像控制信号的第二电平而以镜像模式操作。
本发明的另一个目的是提供一种半导体存储器件，包括：镜像控制电路，被构造为响应第一命令信号和第二命令信号生成镜像控制信号；以及转换电路，被构造为响应镜像控制信号的第一电平，在正常模式中，将施加到半导体存储器件的第一端子的第一输入信号分配给与所述第一端子相对应的第一内部信号，并将施加到半导体存储器件的第二端子的第二输入信号分配给与所述第二端子相对应的第二内部信号，并且，响应镜像控制信号的第二电平，在镜像模式中，将所述第一输入信号分配给所述第二内部信号，并将所述第二输入信号分配给所述第一内部信号，其中，对称地布置所述第一端子和所述第二端子。
本发明的再一个目的是提供一种存储器模块的镜像模式设置方法，该存储器模块包括模板、配置在模板前侧的第一存储器件、以及配置在模板后侧的第二存储器件，该方法包括：响应第一共享信号和输入到第一存储器件的第一非共享信号而生成具有第一电平的第一镜像控制信号，并且，响应第一共享信号和输入到第二存储器件的第二非共享信号而生成具有第二电平的第二镜像控制信号，并且，响应于第一镜像控制信号的所述第一电平而以正常模式操作第一存储器件，并且，响应于第二镜像控制信号的所述第二电平而以镜像模式操作第二存储器件。
附图说明
图1是说明具有若干存储器模块的传统的存储器系统的框图。
图2是说明在传统的镜像对配置中的两个集成电路的示意图。
图3是说明根据传统的技术，耦合到成对配置的标准封装和镜像封装的存储器控制器的示意图。
图4是说明具有安装在模板上的许多个存储器件的传统的DIMM的端子配置的示意图。
图5是说明能够具有镜像模式功能的传统的存储器件的示意图。
图6是说明根据本发明某些实施例的DIMM的端子配置的示意图。
图7是说明根据本发明的某些实施例的能够具有镜像模式功能的存储器件的示意图。
图8是说明根据本发明的某些实施例的镜像模式控制电路的示意图。
图9是说明根据本发明的其它实施例的镜像模式控制电路的示意图。
图10是说明根据本发明的另外其它实施例的镜像模式控制电路的示意图。
图11是说明根据本发明的某些其它实施例的镜像模式控制电路的示意图。
图12是说明可以触发与图9和10所示的实施例一致的镜像模式操作的信号电平的时序图。
图13是说明可以触发与图9和10所示的实施例一致的正常模式操作的信号电平的时序图。
图14是说明根据本发明的某些实施例的转换电路的示意图。
具体实施方式
图6是说明与本发明某些实施例兼容的DIMM的端子配置的示意图。DIMM包括多个安装到模板前侧30的存储器件30-1、...30-n和多个安装到模板后侧40的存储器件40-1、...40-n。-**
与图5所说明的传统的DIMM相比，图6所说明的DIMM通常施加一来自存储器控制器(未示出)的复位信号(reset)到在存储器模块的前侧30上的存储器件30-1、...、30-n和在存储器模块的后侧40上的存储器件40-1、...、40-n。因此，存储器件具有配置为用以接收复位信号的附加端子。复位信号被用于初始化存储器件30-1、...30-n、40-1、...40-n。
存储器件30-1、...、30-n、40-1、...、40-n可以包括、例如多个与DDR3DRAM兼容的高频DRAM器件。在执行正常DRAM操作之前，利用复位信号，DDR3DRAM器件被周期性地初始化。
图7是说明根据本发明的某些实施例的能够具有镜像模式功能的存储器件800的示意图。存储器件800可以对应图6所说明的单独的存储器件30-1、...、30-n、40-1、...、40-n。
器件800在外部端子接收许多外部信号，例如电源信号(VCC、VREF、GND)、非共享命令信号(NCOM)、命令信号(COM)、地址信号(ADD)和数据信号(DATA)。上述外部信号出现在相应垫板PVCC、PVREF、PGND、PNCOM、PCOM、PADD和PDATA中。此外，存储器件800也具有复位端子以从存储器控制器到复位垫板PRESET接收初始化信号(RESET)。存储器件800可以响应复位信号(RESET)被初始化，它通常以相对低的频率操作。
存储器件800包括转换电路810，其具有将外部施加的信号施加到各种内部电路的能力。转换电路810被镜像模式控制电路820控制，其响应复位信号(RESET)和多个非共享命令信号(NCOM)中的一个产生镜像控制信号。在本发明的另一个实施例中，镜像模式控制电路820可以响应复位信号(RESET)和不止一个非共享命令信号(NCOM)。
根据本发明的某些实施例，当镜像控制信号(con)处于“高”电平时，存储器件800可以工作于镜像模式。这样，转换电路810可以将施加到命令和地址垫板(PNCOM、PCOM和PADD)上的输入信号传输给许多个相应的内部数据信号(idata)。数据信号垫板(PDATA)的输入信号可以被传输给多个相应的内部命令和地址信号，例如income、icom。
相反，当控制信号(con)处于“低”电平时，存储器件800工作于正常模式。在这种情况下，转换电路810将命令和地址垫板(PNCOM、PCOM和PADD)的输入信号施加给多个相应的内部命令信号(income、icom)和内部地址信号(iadd)，同样也将数据信号垫板(PDATA)的输入信号施加给多个相应的内部数据信号(idata)。
可选的，当镜像控制信号(con)处于“低”电平时，存储器件可以工作于镜像模式，当控制信号(con)处于“高”电平时，存储器件可以工作于正常模式，这是显然的。
与图5说明的传统的存储器件相比，存储器件800不需要用来接收镜像模式控制信号或正常模式控制信号的附加的结合垫板和附加的端子。换句话说，诸如DDR3 DRAM的高频存储器件基本上具有用来初始化与镜像模式操作无关的存储器件的复位信号。因此，根据本发明实施例的存储器件可以利用现有的复位信号和其它现有的非共享命令信号来控制在镜像模式和正常模式下的器件操作。结果是，与上述传统的存储器件相比，根据本发明的实施例的存储器件的尺寸可以被减少。
此外，由于存储器件800可以工作于镜像模式，因此，诸如图6所示DIMM的结合多个存储器件800的DIMM可以在没有反射和由于短线而导致的数据衰减的情况下工作。
图8是说明根据本发明某些实施例的镜像模式控制电路900的示意图。镜像模式控制电路900响应从复位垫板(PRESET)输入的复位信号和从片选垫板(PCSB)输入的片选信号(CSB)生成镜像控制信号(con)。片选信号(CSB)是非共享命令信号(NCOM)的一个例子，如图7所示。片选信号(CSB)被输入到片选缓冲器910，生成用于触发器930的内部片选信号。复位信号(RESET)被输入到复位缓冲器920，生成用于触发器930的内部复位信号。触发器930锁存片选缓冲器910的内部片选信号，并响应由复位缓冲器920生成的内部复位信号生成模式控制信号(con)。
图9是说明根据本发明的其它实施例的镜像模式控制电路1000的示意图。镜像模式控制电路1000响应从复位垫板输入的复位信号和响应从片选垫板(PCSB)输入的片选信号(CSB)生成镜像控制信号(con)。片选信号(CSB)是一个非共享的命令信号(NCOM)的例子，如图7所示。片选信号(CSB)被输入到片选缓冲器1010，以生成触发器1040的内部片选信号。复位信号(RESET)被输入到复位缓冲器1020，以生成触发器1040的内部复位信号。触发器1040锁存片选缓冲器1010的内部片选信号，并响应由复位缓冲器1020生成的内部复位信号生成镜像控制信号(con)。
另外，镜像控制电路1000包括被配置为减少流经片选缓冲器1010的电流的延迟元件1030。也就是，片选缓冲器1010响应由延迟元件1030延迟的内部复位信号而被使能，并生成触发器1040的内部片选信号。
图10是说明根据本发明的另外其它实施例的镜像模式控制电路1100的示意图。镜像模式控制电路1100响应从复位垫板(PRESET)输入的复位信号和响应从时钟使能垫板(PCKE)输入的时钟使能信号(CKE)生成镜像控制信号(con)。时钟使能信号(CKE)是一个非共享命令信号(NCOM)的例子，如图7所示。时钟使能信号(CKE)被输入到时钟使能缓冲器1110，以生成触发器1130的内部时钟使能信号。复位信号(RESET)被输入到复位缓冲器1120，以生成触发器1130的内部时钟复位信号。触发器1130锁存时钟使能缓冲器1110的内部片选信号，并响应由复位缓冲器1120生成的内部复位信号生成模式控制信号(con)。
尽管在图10中没有示出，在可替换的实施例中，镜像模式控制电路1100也可以包括延迟元件。在这种情况下，延迟元件可以和图9所示延迟元件1030相同的方式连接到镜像模式控制电路，。
图11是说明根据本发明的某些其它实施例的镜像模式控制电路1200的示意图。镜像模式控制电路1200响应从复位垫板(PRESET)输入的复位信号和响应从片内终端垫板(POTC)输入的片内终端信号(OTC)生成镜像控制信号(con)。片内终端信号(OTC)是一个非共享的命令信号(NCOM)的例子，如图7所示。片内终端信号(OTC)被输入到片内终端缓冲器1210，以生成触发器1230的内部片内终端信号。复位信号(RESET)被输入到复位缓冲器1220，以生成触发器1230的内部复位信号。触发器1230锁存片内终端缓冲器1210的内部片内终端信号，并响应由复位缓冲器1220生成的内部复位信号生成镜像控制信号(con)。
尽管在图11中没有示出，在可替换的实施例中，镜像模式控制电路1200也可以包括延迟元件。在这种情况下，延迟元件可以与图9的延迟元件1030相同的方式被连接到镜像模式控制电路，。
根据图8-11所说明的本发明的实施例，镜像控制电路响应从存储器控制器传输的复位信号和非共享命令信号生成控制信号。如上所述，非共享命令信号可以包括片选信号(CSB)、时钟使能信号(CKE)或片内终端信号(OTC)。
图12是说明可以触发与图8和9所示的实施例一致的镜像模式操作的信号电平的时序图。当镜像控制信号(con)具有“高”电平时，存储器件以镜像模式操作。镜像控制信号(con)转变为“高”电平，以响应处于高电平被缓冲的片选信号(SCSB)以及被缓冲的复位信号(SRESET)的下降沿。除了被缓冲的片选信号(SCSB)被其它的非共享命令信号、即被缓冲的时钟使能信号(SCKE)或被缓冲的片内终端信号(SOTC)替换以外，图10和11的实施例可以有类似的时序图。
图13是示出了可以触发与图8和9所示的实施例一致的正常模式操作的信号电平的时序图。当镜像控制信号(con)具有“低”电平时，存储器件以正常模式操作。响应处于低电平的被缓冲的片选信号(SCSB)和响应被缓冲的复位信号(SRESET)的下降沿，镜像控制信号(con)具有“低”电平。除了被缓冲的片选信号(SCSB)被其它的非共享命令信号、即被缓冲的时钟使能信号(SCKE)或被缓冲的片内终端信号(SOTC)替换以外，图10和11的实施例可以有类似的时序图。
图14是说明根据本发明的某些实施例的转换电路1500的示意图。转换电路1500适于被用做例如图7的转换电路810。
转换电路1500包括第一选择电路1510和第二选择电路1520。图7所示的所有的外部信号(RESET、NCOM、COM、ADD、DATA)被施加到第一和第二选择电路1510、1520的每一个上。来自镜像模式控制电路(未示出)的镜像控制信号(con)也被施加到第一和第二选择电路1510、1520的每一个上。
根据镜像控制信号(con)的逻辑状态，第一和第二选择电路1510、1520以镜像模式或正常模式操作。在镜像模式中，垫板PRESET、PNCOM、PCOM和PADD的外部信号被施加到对应的多个内部数据信号(idata)上。类似地，来自垫板PDATA的外部信号被施加到对应的多个内部命令和地址信号(ireset、incom、icom、iadd)上。
当工作于正常模式时，存储器件将外部信号直接传递到相应的内部电路，而不再分配。例如，来自垫板PDATA的外部数据信号被分配给相应的多个内部数据信号(idata)。类似地，垫板PRESET、PNCOM、PCOM、PADD和PDATA的外部地址和命令信号被分配给相应的多个内部命令和地址信号(ireset、income、icom、iadd)。
本发明可以以多种方式实现。下面是本发明的一些实施例的范例性和非限定性的描述。
根据本发明的某些实施例，一种系统，包括：具有第一存储器件、第二存储器件和模板的存储器模块和存储器控制器，第一存储器件被构造为分别响应经过第一共享信号线和第一非共享信号线从存储器控制器接收的第一共享信号和第一非共享信号工作于镜像模式或正常模式，第二存储器件被构造为分别响应经过第一共享信号线和第二非共享信号线从存储器控制器接收的第一共享信号和第二非共享信号工作于镜像模式或正常模式。
根据本发明的某些实施例，第一共享信号是芯片复位信号。
根据本发明的某些实施例，第一非共享信号和第二非共享信号是片选信号。
根据本发明的某些实施例，第一非共享信号和第二非共享信号是时钟使能信号。
根据本发明的某些实施例，第一非共享信号和第二非共享信号是片内终端信号。
根据本发明的某些实施例，存储器模块包括DIMM，具有配置在模板的前侧的第一存储器件，其位置与配置在模板后侧的第二存储器件对应。
根据本发明的某些实施例，第一存储器件包括被构造为响应第一共享信号和第一非共享信号生成第一控制信号的第一控制电路；第一转换电路被构造为响应第一控制信号将将输入给第一存储器件的第二共享信号路由到第一存储器件的所选择的内部电路。
根据本发明的某些实施例，第二存储器件包括被构造来响应第一共享信号和第二非共享信号生成第二控制信号的第二控制电路；第二转换电路被构造为响应第二控制信号将输入给第二存储器件的第二共享信号路由到第二存储器件的所选择的内部电路。
根据本发明的某些实施例，半导体存储器件包括被构造为响应第一命令信号和第二命令信号生成控制信号的控制电路；转换电路被构造为响应控制信号将该半导体存储器件的输入路由到被选择的内部电路。
根据本发明的某些实施例，控制电路包括被构造来生成响应第一命令信号的第一内部信号的第一缓冲器；被构造为响应第二命令信号生成第二内部信号的第二缓冲器；被构造为响应第一内部信号和第二内部信号生成控制信号的触发器。
根据某些实施例，控制单元进一步包括延迟元件，耦合在第一缓冲器和触发器之间以及第二缓冲器和第一缓冲器之间，延迟元件被构造为减少流经第一缓冲器的电流。
根据某些实施例，第一命令信号包括来自存储器控制器的片选信号，和第二命令信号包括来自存储器控制器的芯片复位信号。
根据某些实施例，第一命令信号包括来自存储器控制器的时钟使能信号，和第二命令信号包括来自存储器控制器的芯片复位信号。
根据某些实施例，第一命令信号包括来自存储器控制器的片内终端信号，和第二命令信号包括来自存储器控制器的芯片复位信号。
根据某些实施例，转换电路包括被构造为响应控制信号见输入路由到第一内部电路的第一转换元件；第二转换元件被构造为响应控制信号将输入路由到第二内部电路。
根据本发明的另外其它实施例，一方法包括响应输入到第一存储器件的共享信号和第一非共享信号以正常模式操作第一存储器件；关于第一存储器件，响应输入到第二存储器件的共享信号和第二非共享信号以镜像模式操作第二存储器件。
根据某些实施例，操作第一存储器件包括响应共享信号和第一非共享信号生成第一内部信号，第一内部信号被构造为控制将第一存储器件的输入路由到第一存储器件的至少两个输出中的一个的第一转换电路。
根据某些实施例，操作第二存储器件包括响应共享信号和第二非共享信号生成第二内部信号，第二内部信号被构造为控制将第二存储器件的输入路由到第二存储器件的至少两个输出中的一个的第二转换电路。
根据某些实施例，共享信号包括从存储器控制器接收的芯片复位信号。
根据某些实施例，第一非共享信号和第二非共享信号从包括片选信号、时钟使能信号和片内终端信号的组中选择。
尽管在以上大量的示范性实施例中描述就示出了本发明的原理，但是，很明显，本发明并不仅仅限于所描述的实施例。相反，在不脱离本发明原理的情况下，可以在配置和细节上修改所述示范性的实施例，。我们要求属于以下权利要求的精神和范围的所有修改和变化。

Claims (18)

1.一种系统，包括：
存储器模块，该存储器模块包括模板、配置在模板前侧的第一存储器件、以及配置在模板后侧的第二存储器件；以及
存储器控制器，
第一存储器件被构造成响应从存储器控制器接收的第一共享信号和输入到第一存储器件的第一非共享信号而生成第一镜像控制信号，并且，响应于第一镜像控制信号的第一电平而以正常模式操作，第二存储器件被构造成响应从存储器控制器接收的第一共享信号和输入到第二存储器件的第二非共享信号而生成第二镜像控制信号，并且，响应于第二镜像控制信号的第二电平而以镜像模式操作，
其中，第一存储器件包括第一转换电路，被构造为响应第一镜像控制信号的所述第一电平，将施加到第一存储器件的第一端子的输入信号分配给与所述第一端子相对应的内部信号，并将施加到第一存储器件的第二端子的输入信号分配给与所述第二端子相对应的内部信号，其中，在第一存储器件两侧对称地布置所述第一端子和所述第二端子，
第二存储器件包括第二转换电路，被构造为响应第二镜像控制信号的所述第二电平，将施加到第二存储器件的第三端子的输入信号分配给与第二存储器件的第四端子相对应的内部信号，并将施加到所述第四端子的输入信号分配给与所述第三端子相对应的内部信号，其中，在第二存储器件两侧对称地布置所述第三端子和所述第四端子。
2.如权利要求1的系统，其中，第一共享信号是芯片复位信号。
3.如权利要求1的系统，其中，第一非共享信号和第二非共享信号是片选信号。
4.如权利要求1的系统，其中，第一非共享信号和第二非共享信号是时钟使能信号。
5.如权利要求1的系统，其中，第一非共享信号和第二非共享信号是片内终端信号。
6.如权利要求1的系统，其中，存储器模块包括DIMM。
7.如权利要求1的系统，第一存储器件包括：
第一镜像控制电路，被构造为响应第一共享信号和第一非共享信号生成具有所述第一电平的该第一镜像控制信号。
8.如权利要求7的系统，第二存储器件包括：
第二镜像控制电路，被构造为响应第一共享信号和第二非共享信号生成具有所述第二电平的该第二镜像控制信号。
9.一种半导体存储器件，包括：
镜像控制电路，被构造为响应第一命令信号和第二命令信号生成镜像控制信号；以及
转换电路，被构造为响应镜像控制信号的第一电平，在正常模式中，将施加到半导体存储器件的第一端子的第一输入信号分配给与所述第一端子相对应的第一内部信号，并将施加到半导体存储器件的第二端子的第二输入信号分配给与所述第二端子相对应的第二内部信号，并且，响应镜像控制信号的第二电平，在镜像模式中，将所述第一输入信号分配给所述第二内部信号，并将所述第二输入信号分配给所述第一内部信号，其中，在该半导体存储器件两侧对称地布置所述第一端子和所述第二端子。
10.如权利要求9的半导体存储器件，该镜像控制电路包括：
第一缓冲器，被构造为响应第一命令信号生成第三内部信号；
第二缓冲器，被构造为响应第二命令信号生成第四内部信号；以及
触发器，被构造为响应第三内部信号和第四内部信号生成镜像控制信号。
11.如权利要求10的半导体存储器件，该镜像控制电路进一步包括延迟元件，其耦合在第一缓冲器和触发器之间以及第二缓冲器和第一缓冲器之间，所述延迟元件被构造为减少流经第一缓冲器的电流。
12.如权利要求10的半导体存储器件，其中，第一命令信号包括来自存储器控制器的片选信号，并且，第二命令信号包括来自存储器控制器的芯片复位信号。
13.如权利要求10的半导体存储器件，其中，第一命令信号包括来自存储器控制器的时钟使能信号，并且，第二命令信号包括来自存储器控制器的芯片复位信号。
14.如权利要求10的半导体存储器件，其中，第一命令信号包括来自存储器控制器的片内终端信号，并且，第二命令信号包括来自存储器控制器的芯片复位信号。
15.如权利要求9的半导体存储器件，转换电路包括：
第一转换元件，被构造为响应镜像控制信号的所述第一电平而将第一输入信号分配给第一内部信号，并响应镜像控制信号的所述第二电平而将第二输入信号分配给第一内部信号；以及
第二转换元件，被构造为响应镜像控制信号的所述第一电平而将第二输入信号分配给第二内部信号，并响应镜像控制信号的所述第二电平而将第一输入信号分配给第二内部信号。
16.一种存储器模块的镜像模式设置方法，该存储器模块包括模板、配置在模板前侧的第一存储器件、以及配置在模板后侧的第二存储器件，该方法包括：
响应第一共享信号和输入到第一存储器件的第一非共享信号而生成具有第一电平的第一镜像控制信号，并且，响应第一共享信号和输入到第二存储器件的第二非共享信号而生成具有第二电平的第二镜像控制信号，并且，
响应于第一镜像控制信号的所述第一电平而以正常模式操作第一存储器件，并且，响应于第二镜像控制信号的所述第二电平而以镜像模式操作第二存储器件，
其中，操作第一存储器件包括：响应于第一镜像控制信号的所述第一电平，将施加到第一存储器件的第一端子的输入信号分配给与所述第一端子相对应的内部信号，并将施加到第一存储器件的第二端子的输入信号分配给与所述第二端子相对应的内部信号，其中，在第一存储器件两侧对称地布置所述第一端子和所述第二端子，
其中，操作第二存储器件包括：响应于第二镜像控制信号的所述第二电平，将施加到第二存储器件的第三端子的输入信号分配给与第二存储器件的第四端子相对应的内部信号，并将施加到所述第四端子的输入信号分配给与所述第三端子相对应的内部信号，其中，在第二存储器件两侧对称地布置所述第三端子和所述第四端子。
17.如权利要求16的方法，其中，共享信号包括从存储器控制器接收的芯片复位信号。
18.如权利要求16的方法，其中，从包括片选信号、时钟使能信号和片内终端信号的组中选择第一非共享信号和第二非共享信号。
CNB2005100913364A 2004-05-20 2005-05-20 用于改进的镜像模式操作的系统、器件和方法 Expired - Fee Related CN100541447C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040036148A KR100689812B1 (ko) 2004-05-20 2004-05-20 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈
KR36148/04 2004-05-20
US11/117,804 2005-04-29

Publications (2)

Publication Number Publication Date
CN1749972A CN1749972A (zh) 2006-03-22
CN100541447C true CN100541447C (zh) 2009-09-16

Family

ID=36605430

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100913364A Expired - Fee Related CN100541447C (zh) 2004-05-20 2005-05-20 用于改进的镜像模式操作的系统、器件和方法

Country Status (3)

Country Link
US (1) US7539826B2 (zh)
KR (1) KR100689812B1 (zh)
CN (1) CN100541447C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326538B (zh) * 2006-03-14 2010-12-08 株式会社理光 存储卡和存储卡控制转换方法
KR100943862B1 (ko) * 2008-06-30 2010-02-24 주식회사 하이닉스반도체 반도체 소자
KR101047000B1 (ko) * 2009-05-28 2011-07-06 주식회사 하이닉스반도체 모드레지스터리드 제어회로 및 이를 이용한 반도체 메모리 장치
US8843722B2 (en) 2010-01-25 2014-09-23 Hewlett-Packard Development Company, L.P. Reset dampener
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8988102B2 (en) 2011-02-02 2015-03-24 Rambus Inc. On-die termination
US9390772B2 (en) * 2012-05-22 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor device including option pads for determining an operating structure thereof, and a system having the same
TW201530726A (zh) * 2014-01-29 2015-08-01 Eorex Corp 記憶體與記憶體儲存裝置
CN105097024B (zh) * 2014-04-22 2019-05-07 北京兆易创新科技股份有限公司 一种非易失性存储装置
US11043246B2 (en) 2019-04-18 2021-06-22 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same
KR20220059983A (ko) * 2020-11-02 2022-05-11 삼성전자주식회사 메모리 패키지, 메모리 패키지를 포함하는 스토리지 장치, 그리고 스토리지 장치의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148656A (ja) * 1998-11-09 2000-05-30 Mitsubishi Electric Corp メモリシステム
KR20000067412A (ko) * 1999-04-28 2000-11-15 윤종용 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치
KR20000073345A (ko) 1999-05-10 2000-12-05 윤종용 본딩 옵션을 이용한 반도체 집적회로의 스택 패키지 집적회로
JP2001185680A (ja) * 1999-12-22 2001-07-06 Mitsubishi Electric Corp 半導体装置
JP3623762B2 (ja) 2001-08-20 2005-02-23 エルピーダメモリ株式会社 半導体装置
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
KR100459727B1 (ko) * 2002-10-21 2004-12-03 삼성전자주식회사 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법
KR100464436B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 병렬비트 테스트시 데이터 입출력 포맷을 변환하는 회로및 방법

Also Published As

Publication number Publication date
US20050262318A1 (en) 2005-11-24
CN1749972A (zh) 2006-03-22
KR100689812B1 (ko) 2007-03-08
US7539826B2 (en) 2009-05-26
KR20050111442A (ko) 2005-11-25

Similar Documents

Publication Publication Date Title
CN100541447C (zh) 用于改进的镜像模式操作的系统、器件和方法
US11783879B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
US9905303B2 (en) Front/back control of integrated circuits for flash dual inline memory modules
US7698470B2 (en) Integrated circuit, chip stack and data processing system
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US7948786B2 (en) Rank select using a global select pin
US10141314B2 (en) Memories and methods to provide configuration information to controllers
US9153533B2 (en) Microelectronic elements with master/slave configurability
US6982893B2 (en) Memory module having a plurality of integrated memory components
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
US7894231B2 (en) Memory module and data input/output system
US8687439B2 (en) Semiconductor apparatus and memory system including the same
US20110103162A1 (en) Semiconductor memory apparatus
TWI286765B (en) System, device, and method for improved mirror mode operation of a semiconductor memory device
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
US8699276B2 (en) Data transmission circuits and semiconductor memory devices including the same
US10355001B2 (en) Memories and methods to provide configuration information to controllers
CN113220601A (zh) 传输小摆幅数据信号的存储器装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20130520