CN117809702B - 一种三维堆叠结构及控制方法 - Google Patents
一种三维堆叠结构及控制方法 Download PDFInfo
- Publication number
- CN117809702B CN117809702B CN202410225087.6A CN202410225087A CN117809702B CN 117809702 B CN117809702 B CN 117809702B CN 202410225087 A CN202410225087 A CN 202410225087A CN 117809702 B CN117809702 B CN 117809702B
- Authority
- CN
- China
- Prior art keywords
- unit
- programmable
- address
- failure
- failure information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 41
- 230000000875 corresponding effect Effects 0.000 claims description 71
- 230000001276 controlling effect Effects 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种三维堆叠结构及控制方法。该三维堆叠结构,包括:层叠设置的N个存储芯片,每个存储芯片均包括冗余单元,N取自然数;逻辑芯片,与N个存储芯片层叠设置;逻辑芯片包括可编程单元组,可编程单元组用于记录N个存储芯片的失效信息,以能根据失效信息启用冗余单元替代所述存储芯片的失效单元。以提供一种能兼顾良率和成本的三维堆叠结构及控制方法。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种三维堆叠结构及控制方法。
背景技术
随着半导体技术的发展,缩减芯片制程尺寸所花费的成本越来越难以承受。3DIC(Three Dimensional Integrated Circuit,三维集成电路)堆叠技术能够在缩小芯片尺寸的同时,还能有效地增强电子产品的功能和实现特有性能,因而被逐渐加强研究和使用。
由于多张晶圆或多个芯片堆叠后产品的良率会受到每个芯片所来源的晶圆原始良率的影响,随着堆叠数量的增加,三维堆叠结构整体良率呈指数下降。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的三维堆叠结构及控制方法。
第一方面,提供一种三维堆叠结构,包括:
层叠设置的N个存储芯片,每个所述存储芯片均包括冗余单元,N取自然数;
逻辑芯片,与所述N个存储芯片层叠设置;所述逻辑芯片包括可编程单元组,所述可编程单元组用于记录所述N个存储芯片的失效信息,以能根据所述失效信息启用所述冗余单元替代所述存储芯片的失效单元。
可选的,所述可编程单元组包括多个可编程单元,所述多个可编程单元与所述N个存储芯片对应设置,每个所述存储芯片的失效信息存储在其对应的可编程单元内。
可选的,在所述可编程单元组中,所述N个存储芯片分别对应的可编程单元的数量,与所述N个存储芯片的失效单元的数量正相关。
可选的,每个所述可编程单元包括标志位和所述失效信息,所述标志位用于从所述N个存储芯片中识别对应的所述存储芯片,所述失效信息用于记录对应的所述存储芯片的失效单元地址。
可选的,所述失效信息包括失效单元的地址,以及失效单元的地址与对应的冗余单元的地址的映射关系。
可选的,所述三维堆叠结构包括:控制单元;所述控制单元与所述可编程单元组连接,以根据所述失效信息判断当前访问地址是否为失效单元的地址;所述控制单元与所述N个存储芯片连接,以在确定所述当前访问地址为失效单元的地址时,用对应的所述冗余单元的地址替代所述当前访问地址进行访问。
第二方面,提供一种三维堆叠结构的控制方法,所述方法应用于第一方面所述的三维堆叠结构,所述方法包括:
获取所述N个存储芯片中每个所述存储芯片的失效信息;
存储所述失效信息至所述逻辑芯片的可编程单元组,以能根据所述失效信息启用所述N个存储芯片的所述冗余单元替代所述失效单元。
可选的,所述可编程单元组包括多个可编程单元,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:根据所述N个存储芯片中每个所述存储芯片中失效单元的数量,确定每个所述存储芯片对应的可编程单元的数量;存储每个所述存储芯片的失效信息至对应的可编程单元。
可选的,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:分别存储每个所述存储芯片的标志位和失效信息至对应的可编程单元,所述标志位用于从所述N个存储芯片中识别对应的所述存储芯片,所述失效信息用于记录对应的所述存储芯片的失效单元地址。
第三方面,提供一种三维堆叠结构的控制方法,所述方法应用于第一方面所述的三维堆叠结构,所述方法包括:
接收携带有当前访问地址的访问指令;
响应于所述访问指令,从所述N个存储芯片中识别出需要访问的存储芯片,并根据对应的所述失效信息判断所述当前访问地址是否为失效单元的地址;
如果所述当前访问地址为失效单元的地址,则用对应的所述冗余单元的地址替代所述当前访问地址进行访问。
本发明实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明实施例提供的三维堆叠结构及控制方法,在层叠设置的N个存储芯片上分别设置冗余单元,在逻辑芯片上统一设置可编程单元组,通过可编程单元组记录N个存储芯片的失效信息,从而在后续访问存储芯片时能根据失效信息启用冗余单元替代失效单元,避免了失效单元对整体良率的影响,有效提高了三维堆叠结构的可靠性和良率。并且,通过将可编程单元组统一设置在逻辑芯片上,能避免增大存储芯片的面积,有效节约了成本。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本发明实施例中三维堆叠结构的示意图一;
图2为本发明实施例中三维堆叠结构的示意图二;
图3为本发明实施例中可编程单元的示意图;
图4为本发明实施例中三维堆叠结构的控制方法的流程图一;
图5为本发明实施例中三维堆叠结构的控制方法的流程图二。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
请参阅图1,以三维堆叠结构采用晶圆堆叠工艺为例,在层叠设置的N个存储芯片1中,每个存储芯片1上除了常规存储阵列11还均设置有冗余单元12的阵列和可编程单元组3,每个存储芯片1上的可编程单元组3只用于记录本芯片的失效信息,以用于本芯片的冗余单元12对失效单元的修复。这种方案虽然能根据失效信息启用冗余单元12替代失效单元来保证良率,但是却导致每个存储芯片1的面积都增大,从而使得成本增加。
请参阅图2,本申请实施例提供了一种三维堆叠结构,包括层叠设置的N个存储芯片1和与N个存储芯片1层叠设置的逻辑芯片2。每个存储芯片1均包括冗余单元12,N取自然数。逻辑芯片2包括可编程单元组3,该可编程单元组3用于记录N个存储芯片1的失效信息,以能根据失效信息启用冗余单元12替代存储芯片1的失效单元。
需要说明的是,该三维堆叠结构可以是转接板上芯片集成(D2I)、芯片与芯片集成(D2D)、芯片与晶圆集成(D2W)或晶圆与晶圆集成(W2W),在此不作限制。三维堆叠结构中的芯片可以经过如混合键合技术(Hyrid bonding),重布线层 (Redistribution Layer,RDL)以及硅通孔(Through Silicon Via,TSV)技术等进行连接,在此也不作限制。
具体来讲,由于逻辑芯片2本身设置有对外接口和控制单元等功能单元,将可编程单元组3统一设置在逻辑芯片2上,能够更便利的实现其与控制单元的连接,并且还减少了各个存储芯片的面积,有效节约了成本。
在可选的实施方式中,逻辑芯片2上的可编程单元组3中的多个可编程单元31可以与N个存储芯片1对应设置。即每个存储芯片1有各自对应的可编程单元31,每个存储芯片1的失效信息均存储在其对应的可编程单元31内。以便于在后续访问存储芯片1时,能根据访问地址所指向的存储芯片,快速查找到存储其失效信息的对应的可编程单元31,以高效判断是否需要启用冗余单元。
举例来讲,假设N个存储芯片的序号分别为wafer1、wafer2、wafer3 …… waferN,对应的,可以设置多个可编程单元31分为N个小组,每个小组分别与一个存储芯片对应。其中,wafer1的失效信息存储在wafer1对应的一个或多个可编程单元31内,wafer2的失效信息存储在wafer2对应的一个或多个可编程单元31内,……waferN的失效信息存储在waferN对应的一个或多个可编程单元31内。
在可选的实施方式中,还可以设置N个存储芯片1分别对应的可编程单元31的数量,与N个存储芯片1的失效单元的数量正相关。也就是说,可以对可编程单元组3中的多个可编程单元31进行动态分配,失效单元更多的存储芯片1对应分配数量更多的可编程单元31,不仅避免了失效单元多的存储芯片出现对应可编程单元不足的问题,也避免了失效单元少的存储单元出现浪费资源的问题,有效提高可编程单元组3的利用率。
在具体实施过程中,可以预先将所有的可编程单元31分为数量不同的N个小组,按照N个存储芯片1的失效单元的数量来进行对应正相关分配。也可以先检测N个存储芯片1的失效单元的数量,再根据该数量按比例对所有的可编程单元31进行划分,在此不作限制。
举例来讲,假设N个存储芯片1的序号分别为wafer1、wafer2、wafer3 ……waferN。经检测wafer1有A1个失效单元,wafer2有A2个失效单元、wafer3有A3个失效单元…… waferN有AN个失效单元。则可以设置多个可编程单元31分为N个小组,wafer1对应第1组(有B1个可编程单元31),wafer2对应第2组(有B2个可编程单元31)、wafer3对应第3组(有B3个可编程单元31)…… waferN对应第N组(有BN个可编程单元31)。可以设置A1: A2: A3:…… AN 等于或约等于 B1: B2: B3: ……BN。
需要说明的是,对可编程单元31的分配,以及对失效信息的获取都可以是在三维堆叠结构出厂前,进行晶圆级测试时进行的。即先对三维堆叠结构的N个存储芯片1进行检测,获取每个存储芯片1中失效单元的数量和地址,再根据各存储芯片1中失效单元的数量对可编程单元组3中的可编程单元31进行分配,分配完成后,再将各存储芯片的失效信息分别存储至对应的可编程单元31中。当然,在三维堆叠结构出厂后,也可以通过检测设备触发对可编程单元31的分配,以及对失效信息的获取和存储,在此不作限制。
在可选的实施方式中,如图3所示,每个可编程单元31中存储的信息包括标志位311和失效信息312,标志位311用于从N个存储芯片1中识别对应的存储芯片1,失效信息312用于记录对应的存储芯片1的失效单元地址。
其中,失效信息312包括失效单元的地址,以便于后续访问存储芯片1时,可以根据失效信息判断当前访问地址对应的单元是不是失效单元,从而确定是否需要启动冗余单元。失效信息还可以包括失效单元的地址与对应的冗余单元的地址的映射关系,这样当确定当前访问地址对应的单元是失效单元时,则可以根据该映射关系确定出替代的冗余单元的地址,来进行访问。当然,也可以预先不存储失效单元的地址与对应的冗余单元的地址的映射关系,在确定当前访问地址对应的单元是失效单元时,从该存储芯片1中随机或按序选择冗余单元的地址进行替代,并将该冗余单元的地址与该失效单元的地址对应存储,在此不作限制。
其中,标志位311的设置方式也可以有多种,只要能根据标志位识别出对应的存储芯片1即可。举例来讲,以N等于8为例,即有8个存储芯片,对应需要8个不同的标志位,可以有至少下面两种设置标志位的方式。
第一种,设置标志位为8位数。
可编程单元31的标志位311为10000000则对应映射第一个存储芯片,其失效信息312记录第一个存储芯片的失效单元的地址;
可编程单元31的标志位311为01000000则对应映射第二个存储芯片,其失效信息312记录第二个存储芯片的失效单元的地址;
可编程单元31的标志位311为00100000则对应映射第三个存储芯片,其失效信息312记录第三个存储芯片的失效单元的地址;
依次类推,可编程单元31的标志位311为00000001则对应映射第八个存储芯片,其失效信息312记录第八个存储芯片的失效单元的地址。
第二种,设置标志位为3位数。
可编程单元31的标志位311为000则对应映射第一个存储芯片,其失效信息312记录第一个存储芯片的失效单元的地址;
可编程单元31的标志位311为001则对应映射第二个存储芯片,其失效信息312记录第二个存储芯片的失效单元的地址;
可编程单元31的标志位311为010则对应映射第三个存储芯片,其失效信息312记录第三个存储芯片的失效单元的地址;
依次类推,可编程单元31的标志位311为111则对应映射第八个存储芯片,其失效信息312记录第八个存储芯片的失效单元的地址。
当然,标志位311的设置方式不限于上述两种,在此不作限制,也不再一一列举。
在可选的实施方式中,三维堆叠结构还可以包括控制单元。该控制单元与可编程单元组连接,以根据失效信息判断当前访问地址是否为失效单元的地址。该控制单元也与N个存储芯片连接,以在确定当前访问地址为失效单元的地址时,用对应的冗余单元的地址替代当前访问地址进行访问。
具体来讲,在三维堆叠结构接收到对存储芯片的访问请求时,控制单元会先将访问请求中携带的当前访问地址,与可编程单元组中存储的失效信息进行比较。如果当前访问地址与标志位所标识的存储芯片匹配,且与该标志位对应的失效信息中的失效单元地址匹配,则确认当前访问地址对应的存储单元为失效单元,以对应的冗余单元的地址替代当前访问地址进行访问。如果当前访问地址不是失效单元,则继续以当前访问地址进行访问。
基于同一发明构思,本申请实施例还提供了一种三维堆叠结构的控制方法,应用于前述实施例提供的三维堆叠结构,如图4所示,该方法包括:
步骤S401,获取所述N个存储芯片中每个所述存储芯片的失效信息;
步骤S402,存储所述失效信息至所述逻辑芯片的可编程单元组,以能根据所述失效信息启用所述N个存储芯片的所述冗余单元替代所述失效单元。
需要说明的是,该三维堆叠结构的控制方法可以是在出厂前的晶圆级测试阶段进行的,也可以是在出厂后的产品测试阶段进行的,在此不作限制。
在可选的实施方式中,所述可编程单元组包括多个可编程单元,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:
根据所述N个存储芯片中每个所述存储芯片中失效单元的数量,确定每个所述存储芯片对应的可编程单元的数量;存储每个所述存储芯片的失效信息至对应的可编程单元。
其中,可以设置每个所述存储芯片对应的可编程单元的数量与其检测出的失效单元的数量正相关。
在可选的实施方式中,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:
分别存储每个所述存储芯片的标志位和失效信息至对应的可编程单元,所述标志位用于从所述N个存储芯片中识别对应的所述存储芯片,所述失效信息用于记录对应的所述存储芯片的失效单元地址。
由于本发明实施例所介绍的三维堆叠结构的控制方法,是本发明实施例介绍的三维堆叠结构对应的控制方法,该三维堆叠结构的原理及结构已经进行详细说明,故而在此不再赘述。凡是本发明实施例的三维堆叠结构所对应的控制方法都属于本发明所欲保护的范围。
基于同一发明构思,本申请实施例还提供了一种三维堆叠结构的控制方法, 应用于前述实施例提供的三维堆叠结构,如图5所示,该方法包括:
步骤S501,接收携带有当前访问地址的访问指令;
步骤S502,响应于所述访问指令,从所述N个存储芯片中识别出需要访问的存储芯片,并根据对应的所述失效信息判断所述当前访问地址是否为失效单元的地址;
步骤S503,如果所述当前访问地址为失效单元的地址,则用对应的所述冗余单元的地址替代所述当前访问地址进行访问。
在三维堆叠结构接收到对存储芯片的访问请求时,会先将访问请求中携带的当前访问地址,与可编程单元组中存储的失效信息进行比较。如果当前访问地址与标志位所标识的存储芯片匹配,且与该标志位对应的失效信息中的失效单元地址匹配,则确认当前访问地址对应的存储单元为失效单元,以对应的冗余单元的地址替代当前访问地址进行访问。如果当前访问地址不是失效单元,则继续以当前访问地址进行访问。
由于本发明实施例所介绍的三维堆叠结构的控制方法,是本发明实施例介绍的三维堆叠结构对应的控制方法,该三维堆叠结构的原理及结构已经进行详细说明,故而在此不再赘述。凡是本发明实施例的三维堆叠结构所对应的控制方法都属于本发明所欲保护的范围。
本发明实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明实施例提供的三维堆叠结构及控制方法,在层叠设置的N个存储芯片上分别设置冗余单元,在逻辑芯片上统一设置可编程单元组,通过可编程单元组记录N个存储芯片的失效信息,从而在后续访问存储芯片时能根据失效信息启用冗余单元替代失效单元,避免了失效单元对整体良率的影响,有效提高了三维堆叠结构的可靠性和良率。并且,通过将可编程单元组统一设置在逻辑芯片上,能避免增大存储芯片的面积,有效节约了成本。
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述,构造这类系统所要求的结构是显而易见的。此外,本发明也不针对任何特定编程语言。应当明白,可以利用各种编程语言实现在此描述的本发明的内容,并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。
本领域那些技术人员可以理解,可以对实施例中的装置中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个装置中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制。不应将位于括号之间的任何参考符号构造成对本发明的限制。单词“包含”不排除存在未列在本发明中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的实施例中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (8)
1.一种三维堆叠结构,其特征在于,包括:
层叠设置的N个存储芯片,每个所述存储芯片均包括冗余单元,N取自然数;
逻辑芯片,与所述N个存储芯片层叠设置;所述逻辑芯片包括可编程单元组,所述可编程单元组用于记录所述N个存储芯片的失效信息,以能根据所述失效信息启用所述冗余单元替代所述存储芯片的失效单元;
其中,所述可编程单元组包括多个可编程单元,所述多个可编程单元与所述N个存储芯片对应设置,每个所述存储芯片的失效信息存储在其对应的可编程单元内;在所述可编程单元组中,所述N个存储芯片分别对应的可编程单元的数量,与所述N个存储芯片的失效单元的数量正相关。
2.如权利要求1所述的三维堆叠结构,其特征在于:
每个所述可编程单元包括标志位和所述失效信息,所述标志位用于从所述N个存储芯片中识别对应的所述存储芯片,所述失效信息用于记录对应的所述存储芯片的失效单元地址。
3.如权利要求2所述的三维堆叠结构,其特征在于:
所述失效信息包括失效单元的地址,以及失效单元的地址与对应的冗余单元的地址的映射关系。
4.如权利要求1所述的三维堆叠结构,其特征在于,包括:
控制单元;
所述控制单元与所述可编程单元组连接,以根据所述失效信息判断当前访问地址是否为失效单元的地址;
所述控制单元与所述N个存储芯片连接,以在确定所述当前访问地址为失效单元的地址时,用对应的所述冗余单元的地址替代所述当前访问地址进行访问。
5.一种三维堆叠结构的控制方法,其特征在于,所述方法应用于权利要求1~4任一所述的三维堆叠结构,所述方法包括:
获取所述N个存储芯片中每个所述存储芯片的失效信息;
存储所述失效信息至所述逻辑芯片的可编程单元组,以能根据所述失效信息启用所述N个存储芯片的所述冗余单元替代所述失效单元。
6.如权利要求5所述的三维堆叠结构的控制方法,其特征在于,所述可编程单元组包括多个可编程单元,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:
根据所述N个存储芯片中每个所述存储芯片中失效单元的数量,确定每个所述存储芯片对应的可编程单元的数量;
存储每个所述存储芯片的失效信息至对应的可编程单元。
7.如权利要求5所述的三维堆叠结构的控制方法,其特征在于,所述存储所述失效信息至所述逻辑芯片的可编程单元组包括:
分别存储每个所述存储芯片的标志位和失效信息至对应的可编程单元,所述标志位用于从所述N个存储芯片中识别对应的所述存储芯片,所述失效信息用于记录对应的所述存储芯片的失效单元地址。
8.一种三维堆叠结构的控制方法,其特征在于,所述方法应用于权利要求1~4任一所述的三维堆叠结构,所述方法包括:
接收携带有当前访问地址的访问指令;
响应于所述访问指令,从所述N个存储芯片中识别出需要访问的存储芯片,并根据对应的所述失效信息判断所述当前访问地址是否为失效单元的地址;
如果所述当前访问地址为失效单元的地址,则用对应的所述冗余单元的地址替代所述当前访问地址进行访问。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410225087.6A CN117809702B (zh) | 2024-02-29 | 2024-02-29 | 一种三维堆叠结构及控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410225087.6A CN117809702B (zh) | 2024-02-29 | 2024-02-29 | 一种三维堆叠结构及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117809702A CN117809702A (zh) | 2024-04-02 |
CN117809702B true CN117809702B (zh) | 2024-05-28 |
Family
ID=90434953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410225087.6A Active CN117809702B (zh) | 2024-02-29 | 2024-02-29 | 一种三维堆叠结构及控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117809702B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103177771A (zh) * | 2011-12-20 | 2013-06-26 | 财团法人工业技术研究院 | 可修复的多层存储器芯片堆迭及其方法 |
CN209728745U (zh) * | 2018-04-30 | 2019-12-03 | 赛灵思公司 | 3d堆叠装置 |
CN111415696A (zh) * | 2020-03-19 | 2020-07-14 | 中国电子科技集团公司第五十八研究所 | 一种对一次可编程存储器芯片进行筛选的方法 |
CN115019871A (zh) * | 2022-05-31 | 2022-09-06 | 西安紫光国芯半导体有限公司 | 三维堆叠存储芯片及其控制方法、电子设备 |
CN116724355A (zh) * | 2021-04-30 | 2023-09-08 | 华为技术有限公司 | 存储单元的访问方法、修复方法、裸片和存储芯片 |
CN116737617A (zh) * | 2023-08-11 | 2023-09-12 | 上海芯高峰微电子有限公司 | 一种访问控制器 |
CN117198371A (zh) * | 2022-05-31 | 2023-12-08 | 西安紫光国芯半导体有限公司 | 一种三维芯片、修复方法及电子设备 |
CN117437948A (zh) * | 2023-12-21 | 2024-01-23 | 浙江力积存储科技有限公司 | 三维堆叠存储器架构及其处理方法、存储器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9727417B2 (en) * | 2012-03-29 | 2017-08-08 | Intel Corporation | Chunk redundancy architecture for memory |
-
2024
- 2024-02-29 CN CN202410225087.6A patent/CN117809702B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103177771A (zh) * | 2011-12-20 | 2013-06-26 | 财团法人工业技术研究院 | 可修复的多层存储器芯片堆迭及其方法 |
CN209728745U (zh) * | 2018-04-30 | 2019-12-03 | 赛灵思公司 | 3d堆叠装置 |
CN111415696A (zh) * | 2020-03-19 | 2020-07-14 | 中国电子科技集团公司第五十八研究所 | 一种对一次可编程存储器芯片进行筛选的方法 |
CN116724355A (zh) * | 2021-04-30 | 2023-09-08 | 华为技术有限公司 | 存储单元的访问方法、修复方法、裸片和存储芯片 |
CN115019871A (zh) * | 2022-05-31 | 2022-09-06 | 西安紫光国芯半导体有限公司 | 三维堆叠存储芯片及其控制方法、电子设备 |
CN117198371A (zh) * | 2022-05-31 | 2023-12-08 | 西安紫光国芯半导体有限公司 | 一种三维芯片、修复方法及电子设备 |
CN116737617A (zh) * | 2023-08-11 | 2023-09-12 | 上海芯高峰微电子有限公司 | 一种访问控制器 |
CN117437948A (zh) * | 2023-12-21 | 2024-01-23 | 浙江力积存储科技有限公司 | 三维堆叠存储器架构及其处理方法、存储器 |
Non-Patent Citations (3)
Title |
---|
Yield Improvement for 3D Wafer-to-Wafer Stacked Memories;Taouil, Mottaqiallah等;《JOURNAL OF ELECTRONIC TESTING-THEORY AND APPLICATIONS》;20121003;全文 * |
基于3D堆叠内存的快速重复数据块识别方法;蔡苒;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190615;全文 * |
基于相邻多层冗余共享的三维存储器堆叠方法;刘军;李进;王伟;任福继;;微电子学与计算机;20170705(07);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN117809702A (zh) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9269459B2 (en) | Mechanisms for built-in self test and repair for memory devices | |
US20130070547A1 (en) | Memory system with a layer comprising a dedicated redundancy area | |
US10282264B1 (en) | Apparatus and methods for repairing memory devices including a plurality of memory die and an interface | |
US20150286529A1 (en) | Memory device having controller with local memory | |
US8675431B2 (en) | Semiconductor memory device and defective cell relieving method | |
CN212675921U (zh) | 存储器装置和存储器系统 | |
US6295237B1 (en) | Semiconductor memory configuration with a built-in-self-test | |
US20110157951A1 (en) | 3d chip selection for shared input packages | |
KR102675818B1 (ko) | 퓨즈 회로, 리페어 제어 회로 및 이를 포함하는 반도체 장치 | |
US20190180840A1 (en) | Stacked memory device using base die spare cell and method of repairing the same | |
JP2019067469A (ja) | メモリシステム及び三次元積層型メモリの制御方法 | |
CN117198371A (zh) | 一种三维芯片、修复方法及电子设备 | |
CN117809702B (zh) | 一种三维堆叠结构及控制方法 | |
CN107068195B (zh) | 带有故障修复装置的三维芯片及故障修复和数据读取方法 | |
Chi et al. | 3D-IC BISR for stacked memories using cross-die spares | |
CN106782666A (zh) | 一种三维堆叠存储器 | |
WO2021142816A1 (zh) | 晶圆堆叠结构及其测试方法、高宽带内存及其制备方法 | |
EP4036917B1 (en) | Memory device, testing method therefor and usage method therefor, and memory system | |
US20230298686A1 (en) | Redundancy managing method and apparatus for semiconductor memories | |
KR101810771B1 (ko) | 리페어 가능한 3차원 반도체 소자, 및 그 리페어 방법 | |
US20240224542A1 (en) | Programmable hybrid memory and capacitive device in a dram process | |
CN115373926B (zh) | 基于物理层ip的自测试及自修复方法及系统 | |
US20240088084A1 (en) | Tightly-coupled random access memory interface shim die | |
CN114187954A (zh) | 存储器装置及其测试方法和使用方法、存储器系统 | |
CN116601705A (zh) | 一种存储器、其使用方法、制作方法和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |