CN115373926B - 基于物理层ip的自测试及自修复方法及系统 - Google Patents

基于物理层ip的自测试及自修复方法及系统 Download PDF

Info

Publication number
CN115373926B
CN115373926B CN202211058280.2A CN202211058280A CN115373926B CN 115373926 B CN115373926 B CN 115373926B CN 202211058280 A CN202211058280 A CN 202211058280A CN 115373926 B CN115373926 B CN 115373926B
Authority
CN
China
Prior art keywords
test
tsv
self
repair
tsvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211058280.2A
Other languages
English (en)
Other versions
CN115373926A (zh
Inventor
唐磊
周兴社
匡乃亮
於志文
李珂
田力
史杨梅
梁勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Xian Microelectronics Technology Institute
Original Assignee
Northwestern Polytechnical University
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University, Xian Microelectronics Technology Institute filed Critical Northwestern Polytechnical University
Priority to CN202211058280.2A priority Critical patent/CN115373926B/zh
Publication of CN115373926A publication Critical patent/CN115373926A/zh
Application granted granted Critical
Publication of CN115373926B publication Critical patent/CN115373926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了基于物理层IP的自测试及自修复方法，该方法相较于现有电路更简单，更容易在尺寸和性能之间取得平衡，本设计应用于3D封装堆叠过程中时，首先启动电路，开始自测试工作，定位出现TSV连接故障的节点，通过配置修复电路，重新定义TSV路为通路，并根据分配算法流程对涉及冗余TSV的进行分配，与传统的TSV修复技术相比，我们所提出的技术具有更高的修复性和更少的冗余TSV，达到修复电路的目的，由于设置了算法流程，这样成本更低，成品率更高，提高了可靠性。

Description

基于物理层IP的自测试及自修复方法及系统
技术领域
本发明涉及电子工程技术领域，具体为基于物理层IP的自测试及自修复方法及系统。
背景技术
随着芯片工艺制程进入到10nm以下节点，及芯片内部电路规模的增加，靠传统的提升工艺制程降低芯片面积的方法难度越来越大。而过大的芯片面积会导致芯片生产良率的降低并增加芯片内部互联线的长度，这将进一步导致芯片性能下降，功耗增加。
3D集成技术是当前业界解决该类问题必不可少的手段。在3D集成技术，使用TSV通过在垂直方向上进行芯片堆叠，打破了传统芯片二维封装的限制。基于TSV封装的集成电路能够实现更小的封装尺寸，更短的芯片间互联，更高的通信带宽。同时3D集成技术能够集成不同工艺的裸芯，可以在不提升芯片制造工艺的情况下，对外提供更高的性能。
由于TSV技术通过铜，钨，多晶硅等导电物质的填充，实现硅通孔的垂直电气互联，其制造工艺相对复杂，因此TSV孔的引入缺陷很多，且难以彻底杜绝，影响了产品的成品率和系统的可靠性。
发明内容
本发明目的在于提供基于物理层IP的自测试及自修复方法、系统、设备及介质，以克服现有技术中成品率低，可靠性差的问题。
为实现上述目的，本发明提供如下技术方案：
基于物理层IP的自测试及自修复方法，包括以下步骤；
S1：设计边界扫描电路，所述边界扫描电路包括测试应用寄存器单元、测试采样寄存器单元、修复配置寄存器单元和修复电路；
S2：将S1的边界扫描电路封装为IP，并将IP在芯片生产阶段集成到芯片中；
S3：进行芯片堆叠，对堆叠的芯片间的TSV，通过S1的测试应用寄存器单元将测试模式应用到每个TSV的驱动器；
S4：使用测试采样寄存器单元对每个TSV进行测试，再通过修复配置寄存器单元保存每个TSV的测试结果；
S5：通过修复配置寄存器单元对保存的每个TSV的测试结果进行判断，如果发现TSV通路有故障，则将测试结果传递给修复电路，如果没有故障，则进入下一层芯片堆叠的生产流程；
S6：修复电路对故障信息进行修复，根据分配算法流程对涉及冗余TSV的进行分配，当已分配TSV数量不等于预设值时，TSV修复失败，结束流程。
优选地，S1中边界扫描电路还包括自测试逻辑单元。
优选地，S3测试模式和测试应用寄存器单元通过测试访问控制器进行设置。
优选地，测试访问控制器由IEEE1149.1 TAP控制器进行配置。
优选地，S2中将S1的边界扫描电路封装为IP应用于3D封装检测领域。
优选地，S4中测试采样寄存器单元对每个TSV进行测试后进行采样，采样值通过测试访问控制器读取。
优选地，S5中测试结果通过TSV_pass信号传递给修复电路。
一种基于物理层IP的内建自测试及自修复系统，包括：
测试应用模块：用于将测试模式应用到每个TSV的驱动器；
测试采样模块：用于对每个TSV的通路情况进行数据采样，测试每个TSV的通路情况，；
修复配置存储模块：用于存储每个TSV通路情况的数据存储，并对保存的每个TSV的测试结果进行判断；
修复模块：用于对有问题的TSV进行修复，根据分配算法流程对涉及冗余TSV的进行分配。
一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如上述任一项基于物理层IP的自测试及自修复方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如上述任一项所述基于物理层IP的自测试及自修复方法的步骤。
与现有技术相比，本发明具有以下有益效果：本发明提供了基于物理层IP的自测试及自修复方法，该方法相较于现有电路更简单，更容易在尺寸和性能之间取得平衡，本设计应用于3D封装堆叠过程中时，首先启动电路，开始自测试工作，定位出现TSV连接故障的节点，通过配置修复电路，重新定义TSV路为通路，并根据分配算法流程对涉及冗余TSV的进行分配，与传统的TSV修复技术相比，我们所提出的技术具有更高的修复性和更少的冗余TSV，达到修复电路的目的，由于设置了算法流程，这样成本更低，成品率更高，提高了可靠性。
附图说明
图1是本发明边界扫描电路；
图2是本发明多层堆叠间TSV自修复系统框图；
图3是本发明TSV冗余结构；
图4是本发明TSV分配算法流程图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如图1-4所示，本发明提供了基于物理层IP的自测试及自修复方法、系统、设备及介质，
由于TSV在3D集成电路中使用非常多，为了在3D集成电路中实现TSV的边界扫描电路，并将其封装为IP。因此封装为IP的TSV自边界扫描电路应该尽可能简单。这样最终进行3D封装后的电路才能在尺寸和性能之间取得平衡。为此本设计中首先全新设计了边界扫描电路，包括修复算法和相关测试及修复电路。边界扫描电路包括测试模式选择，预期结果生成器，堆叠层间边界扫描测试电路，测试结果和预期结果之间的比较器，修复电路。最终借助这些电路形成重新规划的高可靠TSV路径。
TSV的堆叠层间边界扫描测试：为了扫描堆叠层间TSV，我们设计了一个边界扫描电路，边界扫描电路如图1所示：由三个基本单元组成，分别为应用测试寄存器单元，测试采样寄存器单元和修复配置寄存器单元。
测试应用寄存器单元将测试模式应用到每个TSV的驱动器，测试采样寄存器从每个TSV捕获接收的值。修复配置寄存器保存每个TSV的测试结果。这些单元构成了三种类型的边界寄存器来测试和修复TSV。图1中名为TSV_pass的信号将TSV测试通过或者失败的信息通知给响应的修复电路，TSV_pass信号用于将TSV测试通过或者失败的信息通知给响应的修复电路的传递。修复电路决定激活或不激活TSV，并使用图1中的TSV_active信号进行控制。
在TSV扫描测试序列中，首先通过测试访问控制器设置测试模式以及测试应用寄存器单元。测试访问控制器，即self-Test controller，由IEEE1149.1 TAP控制器进行配置。这样可以利用已有的基于IEEE1149.1协议的相关测试平台，仅需扩展三条指令即可，分别为用于启动自测试的指令，读取TSV故障信息指令，对TSV重新进行配置的指令。其次，堆叠层中的某一层将测试模式应用于TSV，所有的堆叠层都从TSV中采样值。测试采样寄存器单元中的采样值能够通过测试访问端口控制器读取。通过不同测试模式的重复测试，获取TSV的故障图。其结构如图2所示。
简化的修复电路：3D堆叠中的TSV被分成组，由25个TSV组成，如图3所示：每个TSV选择器由25个TSV和20个信号组成6对1多路复用器和1对6解复用器。与复杂的修复技术相比，简单的修复技术抑制了不同修复配置之间的信号延迟差异。
在TSV扫描测试之后，根据TSV故障图通过测试端口控制器向修复配置寄存器单元写入修复配置信息。然后，根据TSV故障图和表1中的所示的优先级表，将标记为通过的可用TSV中的一个唯一分配给单个信号。优先级表已在IP设计中实现，修复TSV时的TSV分配算法流程如图4所示，具体为，n表示每一组内的信号ID，m表示的是与每个信号相连的TSV的ID，从ID最高的信号开始分配，信号20个为一组，对应25个TSV，其中每个信号与6个TSV相连，因此，每6个TSV可以看成一个小组。相邻的两个信号之间有5个TSV是复用的。从单个信号来看其最大能实现6冗余的TSV备份方案，但是由于相邻信号之间的TSV复用。因此能够以较少的冗余TSV，提供更高的可靠性。signal为signal0到signal19，signal19优先级最高，第一个开始分配，与该信号相连的TSV的ID为TSV24，TSV23，TSV22，TSV21，TSV20，TSV19，对应的偏移依次为5,4,3,2,1,0.TSV在小组内的偏移由5开始，一开始判断TSV24是否正常，若正常分配给signal19，不正常，m-1,判断TSV23是否正常，若正常分配给signal19。依次这样继续，直至n小于等于0，则对已经分配的TSV计数，判断已分配的数量是否等于20，若等于则修复成功，不等于则修复失败。
在每个TSV测试和修复组中，除非当前组中所有TSV已经被分配完毕，否则每个信号都分配了唯一的TSV。每组TSV中，由ID号最大TSV开始分配。
表1优先级分配表
本发明一实施例提供的终端设备。该实施例的终端设备包括：处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序。所述处理器执行所述计算机程序时实现上述各个方法实施例中的步骤。或者，所述处理器执行所述计算机程序时实现上述各装置实施例中各模块的功能。
所述计算机程序可以被分割成一个或多个模块，所述一个或者多个模块/单元被存储在所述存储器中，并由所述处理器执行，以完成本发明。
所述终端设备可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述终端设备可包括，但不仅限于，处理器、存储器。
所述处理器可以是中央处理单元(CentralProcessingUnit，CPU)，还可以是其他通用处理器、数字信号处理器(DigitalSignalProcessor，DSP)、专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)、现成可编程门阵列(Field-ProgrammableGateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
所述存储器可用于存储所述计算机程序和模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和模块，以及调用存储在存储器内的数据，实现所述终端设备的各种功能。
所述终端设备集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，RandomAccessMemory）、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
尽管以上结合附图对本发明的实施方案进行了描述，但是本发明并不局限于上述的具体实施方案和应用领域，上述的具体实施方案仅仅是示意性的、指导性的，而不是限制性的。本领域的普通技术人员在说明书的启示下，在不脱离本发明权利要求所保护的范围的情况下，还可以做出很多种的形式，这些均属于本发明保护之列。

Claims (7)

1.基于物理层IP的自测试及自修复方法，其特征在于，包括以下步骤；
S1：设计边界扫描电路，所述边界扫描电路包括测试应用寄存器单元、测试采样寄存器单元、修复配置寄存器单元和修复电路；
S2：将S1的边界扫描电路封装为IP，并将IP在芯片生产阶段集成到芯片中；
S3：进行芯片堆叠，对堆叠的芯片间的TSV，通过S1的测试应用寄存器单元将测试模式应用到每个TSV的驱动器；
S4：使用测试采样寄存器单元对每个TSV进行测试，再通过修复配置寄存器单元保存每个TSV的测试结果；
S5：通过修复配置寄存器单元对保存的每个TSV的测试结果进行判断，如果发现TSV通路有故障，则将测试结果传递给修复电路，如果没有故障，则进入下一层芯片堆叠的生产流程；
S6：修复电路对故障信息进行修复，然后对冗余的TSV进行分配，当已分配TSV数量不等于预设值时，TSV修复失败，结束流程；
所述S3中测试模式和测试应用寄存器单元通过测试访问控制器进行设置；
所述测试访问控制器由IEEE1149.1 TAP控制器进行配置。
2.根据权利要求1所述的基于物理层IP的自测试及自修复方法，其特征在于，所述S1中边界扫描电路还包括自测试逻辑单元。
3.根据权利要求1所述的基于物理层IP的自测试及自修复方法，其特征在于，所述S4中测试采样寄存器单元对每个TSV进行测试后进行采样，采样值通过测试访问控制器读取。
4.根据权利要求1所述的基于物理层IP的自测试及自修复方法，其特征在于，所述S5中测试结果通过TSV_pass信号传递给修复电路，TSV_pass信号用于将TSV测试通过或者失败的信息通知给响应的修复电路。
5.一种基于物理层IP的内建自测试及自修复系统，其特征在于，基于权利要求1-4任一项所述基于物理层IP的自测试及自修复方法实现，包括：
测试应用模块：用于将测试模式应用到每个TSV的驱动器；
测试采样模块：用于对每个TSV的通路情况进行数据采样，测试每个TSV的通路情况；
修复配置存储模块：用于每个TSV通路情况的数据存储，并对保存的每个TSV的测试结果进行判断；
修复模块：用于对有问题的TSV进行修复，然后对冗余的TSV进行分配。
6.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至4任一项基于物理层IP的自测试及自修复方法的步骤。
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述基于物理层IP的自测试及自修复方法的步骤。
CN202211058280.2A 2022-08-31 2022-08-31 基于物理层ip的自测试及自修复方法及系统 Active CN115373926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211058280.2A CN115373926B (zh) 2022-08-31 2022-08-31 基于物理层ip的自测试及自修复方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211058280.2A CN115373926B (zh) 2022-08-31 2022-08-31 基于物理层ip的自测试及自修复方法及系统

Publications (2)

Publication Number Publication Date
CN115373926A CN115373926A (zh) 2022-11-22
CN115373926B true CN115373926B (zh) 2023-05-16

Family

ID=84068881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211058280.2A Active CN115373926B (zh) 2022-08-31 2022-08-31 基于物理层ip的自测试及自修复方法及系统

Country Status (1)

Country Link
CN (1) CN115373926B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367281A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 具有穿硅通孔与测试电路的半导体结构与其制作方法
CN103904064A (zh) * 2012-12-27 2014-07-02 财团法人工业技术研究院 硅穿孔修补电路
EP2779221A1 (fr) * 2013-03-15 2014-09-17 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé, dispositif et système de détection automatique de défauts dans des vias TSV
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8756486B2 (en) * 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
CN101329918A (zh) * 2008-07-30 2008-12-24 中国科学院计算技术研究所 存储器内建自修复系统及自修复方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术
CN110491850B (zh) * 2019-08-29 2020-11-27 合肥工业大学 一种基于间隔分组的tsv故障容错方法
CN113270335B (zh) * 2021-04-15 2022-11-11 深圳市国微电子有限公司 Tsv测试方法及系统、设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
CN103367281A (zh) * 2012-03-31 2013-10-23 南亚科技股份有限公司 具有穿硅通孔与测试电路的半导体结构与其制作方法
CN103904064A (zh) * 2012-12-27 2014-07-02 财团法人工业技术研究院 硅穿孔修补电路
EP2779221A1 (fr) * 2013-03-15 2014-09-17 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé, dispositif et système de détection automatique de défauts dans des vias TSV

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于环形振荡器的硅通孔测试方法研究;徐康康;《中国优秀硕士学位论文全文数据库》(第第02期期);第1-80页 *

Also Published As

Publication number Publication date
CN115373926A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US8988130B2 (en) Method and apparatus for providing through silicon via (TSV) redundancy
US9287268B2 (en) Dynamic random access memory (DRAM) and production method, semiconductor packaging component and packaging method
US20210233599A1 (en) Testing through-silicon-vias
US9401312B1 (en) TSV redundancy scheme and architecture using decoder/encoder
US9934870B2 (en) Apparatuses and methods for memory testing and repair
US20130159587A1 (en) Interconnect Redundancy for Multi-Interconnect Device
US8618541B2 (en) Semiconductor apparatus
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
TW201417219A (zh) 矽穿孔自我繞線電路及其繞線方法
KR20140024594A (ko) 멀티 칩 반도체 장치
US12009043B2 (en) Integrated circuit chip and die test without cell array
CN112562770B (zh) 具有测试电路的半导体装置
CN115938453A (zh) 包含内部测试机构的设备及相关联方法
CN115373926B (zh) 基于物理层ip的自测试及自修复方法及系统
US11495318B2 (en) Memory device and method for using shared latch elements thereof
KR102295895B1 (ko) 반도체 장치 및 시스템
EP4084052A1 (en) Wafer to wafer structure and test method therefor, and high bandwidth memory and manufacturing method therefor
CN107767900B (zh) 一种存储器器件和中央处理单元
US20170133299A1 (en) Semiconductor device having repairable penetration electrode
US20210202477A1 (en) Three-dimensional device and manufacturing method thereof
US6727584B2 (en) Semiconductor module
CN113921514A (zh) 一种测试晶圆、芯片形成方法和芯片测试方法
CN116601705A (zh) 一种存储器、其使用方法、制作方法和电子设备
WO2024123711A1 (en) In-package error correction for multi-die memory stacks
CN114295868A (zh) 堆叠芯片与堆叠芯片的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant