CN110491850B - 一种基于间隔分组的tsv故障容错方法 - Google Patents

一种基于间隔分组的tsv故障容错方法 Download PDF

Info

Publication number
CN110491850B
CN110491850B CN201910809561.9A CN201910809561A CN110491850B CN 110491850 B CN110491850 B CN 110491850B CN 201910809561 A CN201910809561 A CN 201910809561A CN 110491850 B CN110491850 B CN 110491850B
Authority
CN
China
Prior art keywords
tsv
signal
kth
signal tsv
data selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910809561.9A
Other languages
English (en)
Other versions
CN110491850A (zh
Inventor
梁华国
左小寒
王鑫宇
倪天明
蒋翠云
应健锋
易茂祥
黄正峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN201910809561.9A priority Critical patent/CN110491850B/zh
Publication of CN110491850A publication Critical patent/CN110491850A/zh
Application granted granted Critical
Publication of CN110491850B publication Critical patent/CN110491850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种基于间隔分组的TSV故障容错方法，其步骤包括：1使用正方形将网格阵列中TSV按位置分为若干TSV组；2为每个TSV组确定冗余、信号TSV，并配备数据选择器；3构建TSV组中双向环链式结构；4确定TSV组中一阶信号TSV并将对应逻辑信号连接至冗余TSV；5将TSV分区并构建单向环链式结构。本发明能够以较小的硬件开销、较低的延时为代价，在TSV发生均匀及聚簇故障下，均达到高修复率。

Description

一种基于间隔分组的TSV故障容错方法
技术领域
本发明属于集成电路芯片设计的容错技术领域，具体的说是一种三维集成电路中针对TSV均匀故障和聚簇故障的间隔分组容错方法。
背景技术
三维集成电路(Three-dimensional Integrated Circuit,3D IC)在垂直方向堆叠多个同构或异构的晶片或电路模块，利用硅通孔(Through Silicon Via,TSV)实现垂直方向电气连接，具有互连密度高、外形尺寸小、低功耗和大带宽等众多优势。
然而，由于工艺不成熟，TSV制造堆叠过程可能会引入针孔、空洞及未对准等各种缺陷。抛开制造堆叠工艺的影响，TSV堆叠质量还受减薄晶片弯曲程度以及表面粗糙度和清洁度的影响。如果一个TSV在键合过程中有缺陷，其相邻TSV很可能也有缺陷，这些缺陷TSV呈聚簇式分布。TSV缺陷会影响TSV的电气参数，甚至产生泄漏故障和开路故障，导致不同层芯片间通信错误，造成整个3D芯片失效，产生极大的成本损耗。因此对TSV均匀及聚簇故障容错以提升TSV良率，对于降低3D芯片成本损耗有重大意义。
早期提出用来修复TSV均匀故障的方案，是在TSV阵列中添加若干空闲的冗余TSV(Redundant TSV,冗余TSV)，当信号TSV(Signal TSV,信号TSV)由于针孔或空洞等原因发生故障时，无法进行层间通信，最初连接到故障信号TSV的信号分配给其他无故障的信号TSV及空闲冗余TSV进行传输，从而实现3D芯片对TSV故障的冗余。
由于均匀故障冗余方案无法解决TSV聚簇故障问题，香港中文大学的蒋力首次针对TSV故障聚簇，提出了基于路由模块的TSV聚簇故障容错方法，如图1所示为基于路由模块的TSV容错方法。黑色实心圆点表示信号，白色圆圈为信号TSV，灰色圆圈为冗余TSV，六边形为每个信号TSV的路由模块，带箭头黑色实线表示信号路由方向。该方法为TSV阵列配备一行一列的冗余TSV，并为每个信号TSV配备一个由三个1：3DE数据选择器组成的路由模块。进入路由模块的信号，除连接至对应信号TSV外，还可以向东、南两个方向的相邻路由模块移位。基于此，故障聚簇时，信号可以经由路由模块，跨过附近的故障信号TSV，传输到无故障信号TSV或位于TSV阵列边缘的冗余TSV实现冗余(如图中灰色曲线所示)。该方法冗余路径灵活，具有高修复率。但由于使用了路由模块和较多的冗余TSV，具有较高的硬件开销。
中国台湾清华大学的Tingting Hwang等人提出基于环的TSV聚簇故障容错方法，如图2所示为基于环的容错方法，该方法将TSV阵列从内而外划分成几个同心环，在最外层环的四个角和边上配置若干冗余TSV。当信号TSV发生故障时，信号利用2:1、3:1或4:1数据选择器，可以在环上以顺时针或逆时针方向向相邻TSV移位，也可以向相邻环的相邻TSV移位，直至移位至冗余TSV，实现对故障信号TSV的冗余。该方法相比路由模块容错方法，每个信号TSV配备一个数据选择器，硬件开销有所降低，但在较大阵列中，对于多聚簇故障，修复率不佳。
延世大学Lee等人提出基于切换转移方式的TSV容错方法，如图3所示为切换转移容错方法，依据物理位置将TSV阵列划分为若干组，每组配置一个冗余TSV。信号可以向同组或其他组的冗余TSV切换，也可以向同组内相邻信号TSV移位。图示仅以带箭头黑色实线画出了A组的冗余方式，冗余TSV连接同组及其他组共六个信号，组内信号与相邻信号TSV利用2:1数据选择器构成移位链，其余三组冗余路径类似。该方法冗余路径较多，对于聚簇故障具有高修复率，但是由于为每个冗余TSV配备一个大输入数据选择器(在4×4TSV阵列中为6:1数据选择器，8×8TSV阵列中为14:1数据选择器，并随着阵列扩大而快速增大)，对数据选择器在TSV间的布局提出一定挑战。并且当故障信号TSV与冗余TSV相距较远时，会由于修复路径较长而产生较长路径延时(如图中灰色加粗虚线所示)。
发明内容
本发明是为了避免上述现有技术存在的不足之处，分别针对均匀故障和聚簇故障故障，设计相应的冗余路径进行故障的修复，从而提供一种基于间隔分组的TSV故障容错方法，以期能以较小的硬件开销及较短的延时为代价，在TSV故障发生时，得到高修复率，并提升TSV良率，从而提高三维集成电路的良率。
本发明为解决技术问题所采用的技术方案是：
本发明一种基于间隔分组的TSV故障容错方法的特点是应用于三维集成电路中，所述三维集成电路在垂直方向堆叠D层芯片，芯片从最底层到最高层依次编号为1，2，3，…，d，…，D，1≤d＜D；第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接，所述多根TSV包括信号TSV和冗余TSV，并呈M行N列网格型阵列排布，且相邻TSV间距为p；当前层芯片中的逻辑信号经过数据选择器后从所述网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片；所述TSV故障容错方法是按如下步骤进行：
步骤一：在M行N列网格型阵列中，将多根TSV的某一列的位置编号记为PL，且PL＝{PL1,…,PLm,…,PLM}，1≤m≤M，其中，PLm表示第m行TSV的位置，且PLm＝{PLm,1,…,PLm,n,…PLm,N}，1≤n≤N，其中，PLm,n表示第m行第n列的TSV位置；
以边长为
Figure GDA0002755175200000031
的正方形，将M行N列网格型阵列中的TSV位置分为K＝x2+y2组：选定第m行第n列的TSV位置PLm,n，令与第m行第n列的TSV位置PLm,n属于同一组的TSV位置为PLO,Z，且O＝m+ox+zy，Z＝n+oy-zx，x、y分别表示边长Ls在TSV阵列中所跨的行数、列数，o、z均表示边长Ls的倍数，0≤x≤M，0≤y≤N，1≤O≤M，1≤Z≤N；
将处于同一组的TSV位置上的所有TSV划分为一个TSV组，从而得到TSV组的集合为RG，且RG＝{RG1,…,RGk,…,RGK}，其中，RGk表示第k个TSV组，1≤k≤K；令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk，且
Figure GDA0002755175200000032
其中，Tk,t表示第k个TSV组RGk中第t个TSV；令第k个TSV组RGk中所包含的TSV数量记为Fk；
步骤二：在第k个TSV组RGk的TSV集合Tk中，选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV，并记为
Figure GDA0002755175200000033
令第k个TSV组RGk中其余TSV均为信号TSV，并记为第k个信号TSV集合
Figure GDA0002755175200000034
且
Figure GDA0002755175200000035
其中，
Figure GDA0002755175200000036
表示第k个信号TSV集合
Figure GDA0002755175200000037
中第s个信号TSV，令
Figure GDA0002755175200000038
与
Figure GDA0002755175200000039
之间的曼哈顿距离为Length＝(x+y)p；
为第k个TSV组RGk中每个TSV配备一个数据选择器，将第k个TSV组RGk中冗余TSV
Figure GDA00027551752000000310
所配备的数据选择器记为
Figure GDA00027551752000000311
将第k个信号TSV集合
Figure GDA00027551752000000312
所配备的数据选择器集合记为
Figure GDA00027551752000000313
其中，
Figure GDA00027551752000000315
为第k个信号TSV集合
Figure GDA00027551752000000314
中第s个信号TSV
Figure GDA00027551752000000316
所配备的数据选择器，1≤s≤Fk-1；
令第k个信号TSV集合
Figure GDA00027551752000000317
所传输的逻辑信号集合为
Figure GDA00027551752000000318
其中，
Figure GDA00027551752000000319
表示第k个信号TSV集合
Figure GDA00027551752000000320
中第s个信号TSV
Figure GDA00027551752000000321
所传输的逻辑信号；
步骤三：将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构：
将第k个信号TSV集合
Figure GDA00027551752000000322
中第s个信号TSV
Figure GDA00027551752000000323
所传输的逻辑信号
Figure GDA00027551752000000324
分别连接至第k个信号TSV集合
Figure GDA0002755175200000041
中第s-1个信号TSV
Figure GDA0002755175200000042
所配备的数据选择器
Figure GDA0002755175200000043
的输入端以及第s+1个信号TSV
Figure GDA0002755175200000044
所配备的数据选择器
Figure GDA0002755175200000045
的输入端；
当第k个信号TSV集合
Figure GDA0002755175200000046
中第s个信号TSV
Figure GDA0002755175200000047
故障时，第k个信号TSV集合
Figure GDA0002755175200000048
中第s个信号TSV
Figure GDA0002755175200000049
所传输的逻辑信号
Figure GDA00027551752000000410
经过第s-1个信号TSV
Figure GDA00027551752000000411
所配备的数据选择器
Figure GDA00027551752000000412
传输至第k个信号TSV集合
Figure GDA00027551752000000414
中第s-1个信号TSV
Figure GDA00027551752000000416
后到达另一层芯片；或者，第k个信号TSV集合
Figure GDA00027551752000000413
中第s个信号TSV
Figure GDA00027551752000000415
所传输的逻辑信号
Figure GDA00027551752000000417
经过第s+1个信号TSV
Figure GDA00027551752000000418
所配备的数据选择器
Figure GDA00027551752000000419
传输至第s+1个信号TSV
Figure GDA00027551752000000420
后到达另一层芯片；
将第k个信号TSV集合
Figure GDA00027551752000000421
中第Fk-1个信号TSV
Figure GDA00027551752000000422
所传输的逻辑信号
Figure GDA00027551752000000423
连接至第k个信号TSV集合
Figure GDA00027551752000000424
中第1个信号TSV
Figure GDA00027551752000000425
所配备的数据选择器
Figure GDA00027551752000000426
的输入端或第Fk-2个信号TSV
Figure GDA00027551752000000427
所配备的数据选择器
Figure GDA00027551752000000428
的输入端；
当第k个信号TSV集合
Figure GDA00027551752000000429
中第Fk-1个信号TSV
Figure GDA00027551752000000430
故障时，第k个信号TSV集合
Figure GDA00027551752000000431
中第Fk-1个信号TSV
Figure GDA00027551752000000432
所传输的逻辑信号
Figure GDA00027551752000000433
经过第1个信号TSV
Figure GDA00027551752000000434
所配备的数据选择器
Figure GDA00027551752000000435
传输至第k个信号TSV集合
Figure GDA00027551752000000436
中第1个信号TSV
Figure GDA00027551752000000437
后到达另一层芯片；或者，第k个信号TSV集合
Figure GDA00027551752000000438
中第Fk-1个信号TSV
Figure GDA00027551752000000439
所传输的逻辑信号
Figure GDA00027551752000000440
经过第Fk-2个信号TSV
Figure GDA00027551752000000441
所配备的数据选择器
Figure GDA00027551752000000442
传输至第k个信号TSV集合
Figure GDA00027551752000000443
中第Fk-2个信号TSV
Figure GDA00027551752000000444
后到达另一层芯片；
步骤四：将第k个信号TSV集合
Figure GDA00027551752000000445
中与第k个冗余TSV
Figure GDA00027551752000000446
的曼哈顿距离为Length＝(x+y)p的所有信号TSV记为第k个一阶信号TSV集合
Figure GDA00027551752000000447
且
Figure GDA00027551752000000448
其中，
Figure GDA00027551752000000450
表示第k个一阶信号TSV集合
Figure GDA00027551752000000449
中第j个一阶信号TSV；将第j个一阶信号TSV
Figure GDA00027551752000000451
所配备的数据选择器记为
Figure GDA00027551752000000452
将第k个一阶信号TSV集合
Figure GDA00027551752000000453
中第j个一阶信号TSV
Figure GDA00027551752000000454
所传输的逻辑信号记为
Figure GDA00027551752000000455
Hk为第k个一阶信号TSV集合
Figure GDA00027551752000000456
中一阶信号TSV的数量；
步骤五：将第k个一阶信号TSV集合
Figure GDA0002755175200000051
中第j个一阶信号TSV所传输的逻辑信号
Figure GDA0002755175200000052
连接至第k个冗余TSV
Figure GDA0002755175200000053
的所配备的数据选择器
Figure GDA0002755175200000054
的输入端；
当第k个一阶信号TSV集合
Figure GDA0002755175200000055
中第j个一阶信号TSV
Figure GDA0002755175200000056
故障时，第j个一阶信号TSV
Figure GDA0002755175200000057
所传输的逻辑信号
Figure GDA0002755175200000058
经过第k个冗余TSV
Figure GDA0002755175200000059
所配备的数据选择器
Figure GDA00027551752000000510
传输至第k个冗余TSV
Figure GDA00027551752000000511
后到达另一层芯片；
步骤六：将M行N列网格型阵列中所有的信号TSV分为Q个单向环区并构成单向环区集合为AQ，且AQ＝{AQ1,…,AQq,…,AQQ}，其中，AQq表示第q个单向环区，1≤q≤Q，Q＝max{Fk}-1；
将第q个单向环区AQq内的信号TSV集合令为
Figure GDA00027551752000000512
且
Figure GDA00027551752000000513
其中，
Figure GDA00027551752000000514
表示第q个单向环区AQq内的信号TSV集合
Figure GDA00027551752000000515
中第c个信号TSV；将第c个信号TSV
Figure GDA00027551752000000516
所配备的数据选择器记为
Figure GDA00027551752000000517
将第c个信号TSV
Figure GDA00027551752000000518
所传输的逻辑信号记为
Figure GDA00027551752000000519
Cq为第q个单向环区AQq内的信号TSV集合
Figure GDA00027551752000000520
所包含的信号TSV个数；
令第q个信号TSV集合
Figure GDA00027551752000000521
中第c个信号TSV
Figure GDA00027551752000000522
与第c+1个信号TSV
Figure GDA00027551752000000523
之间的曼哈顿距离为p；
第q个信号TSV集合
Figure GDA00027551752000000524
中第1个信号TSV
Figure GDA00027551752000000525
与第Cq个信号TSV
Figure GDA00027551752000000526
之间的曼哈顿距离Lq≤(x+y)p；
对于任意k值，令第q个信号TSV集合
Figure GDA00027551752000000528
中只包含一个或零个第k组信号TSV集合
Figure GDA00027551752000000527
中的信号TSV；
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构：
将第q个信号TSV集合
Figure GDA00027551752000000529
中第c个信号TSV
Figure GDA00027551752000000530
所传输的逻辑信号
Figure GDA00027551752000000531
连接至第q个信号TSV集合
Figure GDA00027551752000000532
中第c+1个信号TSV
Figure GDA00027551752000000533
的数据选择器
Figure GDA00027551752000000534
的输入端；
当第q个信号TSV集合
Figure GDA0002755175200000061
中第c个信号TSV
Figure GDA0002755175200000062
故障时，第q个信号TSV集合
Figure GDA0002755175200000063
中第c个信号TSV
Figure GDA0002755175200000064
所传输的逻辑信号
Figure GDA0002755175200000065
经过第q个信号TSV集合
Figure GDA0002755175200000066
中第c+1个信号TSV
Figure GDA0002755175200000067
的数据选择器
Figure GDA0002755175200000068
传输至第q个信号TSV集合
Figure GDA0002755175200000069
中第c+1个信号TSV
Figure GDA00027551752000000610
后到达另一层芯片；
将第q个信号TSV集合
Figure GDA00027551752000000611
中第Cq个信号TSV
Figure GDA00027551752000000612
所传输的逻辑信号
Figure GDA00027551752000000613
连接至第q个信号TSV集合
Figure GDA00027551752000000614
中第1个信号TSV
Figure GDA00027551752000000615
的数据选择器
Figure GDA00027551752000000616
的输入端；
当第q个信号TSV集合
Figure GDA00027551752000000617
中第Cq个信号TSV
Figure GDA00027551752000000618
故障时，第q个信号TSV集合
Figure GDA00027551752000000619
中第Cq个信号TSV
Figure GDA00027551752000000620
所传输的逻辑信号
Figure GDA00027551752000000621
经过第q个信号TSV集合
Figure GDA00027551752000000622
中第1个信号TSV
Figure GDA00027551752000000623
的数据选择器
Figure GDA00027551752000000624
传输至第q个信号TSV集合
Figure GDA00027551752000000625
中第1个信号TSV
Figure GDA00027551752000000626
后到达另一层芯片，从而实现对信号TSV故障的容错功能。
与已有技术相比，本发明效果体现在：
1、本发明针对TSV故障，将TSV网格阵列间隔分为多个TSV组，然后确定组内冗余TSV并构建组内冗余路径，最后将信号TSV划分为多个单向环区，构建区内单向环链式结构，克服了现有容错方法对冗余TSV利用不充分的缺点，综合考虑了修复率和硬件开销及延时开销之间的平衡，利用相对较少的硬件开销及较低的延时，实现了对TSV均匀及聚簇故障极高的容错能力。
2、本发明利用正方形间隔分组方法，在容错逻辑上将物理位置邻近的TSV划分到不同的TSV组，并在各个TSV组中针对单个故障TSV构建完整的容错体系，当发生聚簇故障时，多个故障TSV利用各自所属TSV组中的容错体系径进行容错，本发明各个TSV组之间互不干扰，从而能容错严重的多个TSV聚簇故障。
附图说明
图1是现有技术中路由模块容错方法示意图；
图2是现有技术中基于环容错方法示意图；
图3是现有技术中切换转移容错方法示意图；
图4是本发明中8×8TSV网格阵列分组方法示意图；
图5是本发明中8×8TSV网格阵列分组结果示意图；
图6是本发明中8×8TSV网格阵列下中双向环链式结构示意图；
图7是本发明中8×8TSV网格阵列下一阶逻辑信号连接方法示意图；
图8是本发明中8×8TSV网格阵列下单向环区示意图；
图9为TSV故障均匀分布下的四种容错方法修复率折线图；
图10为TSV故障聚簇分布下的四种容错方法修复率折线图。
具体实施方式
本实施例中，一种基于间隔分组的TSV故障容错方法是应用于三维集成电路中，该三维集成电路在垂直方向堆叠D层芯片，芯片从最底层到最高层依次编号为1，2，3，…，d，…，D，1≤d＜D；第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接，多根TSV包括信号TSV和冗余TSV，并呈8行8列网格型阵列排布，且相邻TSV间距为p；当前层芯片中的逻辑信号经过数据选择器后从网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片；该TSV故障容错方法是按如下步骤进行：
步骤一：在M＝8行N＝8列网格型阵列中，将多根TSV的某一列的位置编号记为PL，且PL＝{PL1,…,PLm,…,PLM}，1≤m≤8，其中，PLm表示第m行TSV的位置，且PLm＝{PLm,1,…,PLm,n,…PLm,N}，1≤n≤8，其中，PLm,n表示第m行第n列的TSV位置；图4所示是8×8TSV网格阵列实施例的俯视图，一个圆圈表示一个TSV位置，TSV位置编号为PL1，1至PL8，8，相邻TSV之间的间距为p。
取x＝2，y＝2，以边长为
Figure GDA0002755175200000071
的正方形，将8行8列网格型阵列中的TSV位置分为K＝x2+y2＝22+22＝8组：选定第3行第3列的TSV位置PL3，3作为正方形的一个顶点，令边长为
Figure GDA0002755175200000072
的正方形的另外三个顶点也落在TSV位置上，如图4中的PL5，1、PL5，5、PL7，3(正方形的顶点与TSV位置圆心重合)，将正方形以
Figure GDA0002755175200000073
为步长，沿正方形四条边分别平移，直至覆盖整个8×8TSV阵列。将正方形顶点所落的TSV位置分为一组；令与第3行第3列的TSV位置PL3，3属于同一组的TSV位置为PLO,Z，则O＝3+2o+2z，Z＝3+2o-2z，x、y分别表示边长Ls在TSV阵列中所跨的行数、列数，o、z均表示边长Ls的整数倍；1≤O≤8，1≤Z≤8，如图4中与第3行第3列的TSV位置PL3，3属于同一组的TSV位置为PL1，1、PL1，5、PL3，3、PL3，7、PL5，1、PL5，5、PL7，3、PL7，7。
将边长为
Figure GDA0002755175200000074
的正方形网格依次将向右或向下平移p，并扩大网格至覆盖所有TSV位置，得到新的正方形顶点所落的TSV位置组，直至将64个TSV位置全部分组，得到8组TSV位置。
将处于同一组的TSV位置上的所有TSV划分为一个TSV组，从而得到TSV组的集合为RG，且RG＝{RG1,…,RGk,…,RG8}，其中，RGk表示第k个TSV组，1≤k≤8；令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk，且Tk＝{Tk,1,…,Tk,t,…,Tk,8},1≤t≤8，其中，Tk,t表示第k个TSV组RGk中第t个TSV；
步骤二：在第k个TSV组RGk的TSV集合Tk中，选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV，并记为
Figure GDA0002755175200000081
令第k个TSV组RGk中其余TSV均为信号TSV，并记为第k个信号TSV集合
Figure GDA0002755175200000082
且
Figure GDA0002755175200000083
其中，
Figure GDA0002755175200000084
表示第k个信号TSV集合
Figure GDA0002755175200000085
中第s个信号TSV，令
Figure GDA0002755175200000086
与
Figure GDA0002755175200000087
之间的曼哈顿距离为Length＝(2+2)p＝4p；
为第k个TSV组RGk中每个TSV配备一个数据选择器，将第k个TSV组RGk中冗余TSV
Figure GDA0002755175200000088
所配备的数据选择器记为
Figure GDA0002755175200000089
将第k个信号TSV集合
Figure GDA00027551752000000810
所配备的数据选择器集合记为
Figure GDA00027551752000000811
其中，
Figure GDA00027551752000000813
为第k个信号TSV集合
Figure GDA00027551752000000812
中第s个信号TSV
Figure GDA00027551752000000814
所配备的数据选择器，1≤s≤7；
令第k个信号TSV集合
Figure GDA00027551752000000815
所传输的逻辑信号集合为
Figure GDA00027551752000000816
其中，
Figure GDA00027551752000000817
表示第k个信号TSV集合
Figure GDA00027551752000000818
中第s个信号TSV
Figure GDA00027551752000000819
所传输的逻辑信号；
图5所示在8×8TSV网格阵列实施例得到的TSV分组结果中，64个TSV被间隔分为8个TSV组，第k个TSV集合Tk中心的TSV位置放置冗余TSV，图中灰色圆圈表示冗余TSV，白色圆圈表示信号TSV。第k个冗余
Figure GDA00027551752000000820
和第k个信号TSV集合
Figure GDA00027551752000000822
中第s个信号TSV
Figure GDA00027551752000000824
均配备一个数据选择器，第k个信号TSV集合
Figure GDA00027551752000000821
中第s个信号TSV
Figure GDA00027551752000000823
有所传输的逻辑信号
Figure GDA00027551752000000825
图中以梯形表示数据选择器，以黑色实心圆点表示逻辑信号。
步骤三：将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构：
将第k个信号TSV集合
Figure GDA00027551752000000826
中第s个信号TSV
Figure GDA00027551752000000827
所传输的逻辑信号
Figure GDA00027551752000000828
分别连接至第k个信号TSV集合
Figure GDA0002755175200000091
中第s-1个信号TSV
Figure GDA0002755175200000092
所配备的数据选择器
Figure GDA0002755175200000093
的输入端以及第s+1个信号TSV
Figure GDA0002755175200000094
所配备的数据选择器
Figure GDA0002755175200000095
的输入端；
当第k个信号TSV集合
Figure GDA0002755175200000096
中第s个信号TSV
Figure GDA0002755175200000097
故障时，第k个信号TSV集合
Figure GDA0002755175200000098
中第s个信号TSV
Figure GDA0002755175200000099
所传输的逻辑信号
Figure GDA00027551752000000910
经过第s-1个信号TSV
Figure GDA00027551752000000911
所配备的数据选择器
Figure GDA00027551752000000912
传输至第k个信号TSV集合
Figure GDA00027551752000000913
中第s-1个信号TSV
Figure GDA00027551752000000914
后到达另一层芯片；或者，第k个信号TSV集合
Figure GDA00027551752000000915
中第s个信号TSV
Figure GDA00027551752000000916
所传输的逻辑信号
Figure GDA00027551752000000917
经过第s+1个信号TSV
Figure GDA00027551752000000918
所配备的数据选择器
Figure GDA00027551752000000919
传输至第s+1个信号TSV
Figure GDA00027551752000000920
后到达另一层芯片；
将第k个信号TSV集合
Figure GDA00027551752000000921
中第Fk-1个信号TSV
Figure GDA00027551752000000922
所传输的逻辑信号
Figure GDA00027551752000000923
连接至第k个信号TSV集合
Figure GDA00027551752000000924
中第1个信号TSV
Figure GDA00027551752000000925
所配备的数据选择器
Figure GDA00027551752000000926
的输入端或第Fk-2个信号TSV
Figure GDA00027551752000000927
所配备的数据选择器
Figure GDA00027551752000000928
的输入端；
当第k个信号TSV集合
Figure GDA00027551752000000929
中第Fk-1个信号TSV
Figure GDA00027551752000000930
故障时，第k个信号TSV集合
Figure GDA00027551752000000931
中第Fk-1个信号TSV
Figure GDA00027551752000000932
所传输的逻辑信号
Figure GDA00027551752000000933
经过第1个信号TSV
Figure GDA00027551752000000934
所配备的数据选择器
Figure GDA00027551752000000935
传输至第k个信号TSV集合
Figure GDA00027551752000000936
中第1个信号TSV
Figure GDA00027551752000000937
后到达另一层芯片；或者，第k个信号TSV集合
Figure GDA00027551752000000938
中第Fk-1个信号TSV
Figure GDA00027551752000000939
所传输的逻辑信号
Figure GDA00027551752000000940
经过第Fk-2个信号TSV
Figure GDA00027551752000000941
所配备的数据选择器
Figure GDA00027551752000000942
传输至第k个信号TSV集合
Figure GDA00027551752000000943
中第Fk-2个信号TSV
Figure GDA00027551752000000944
后到达另一层芯片；
如此，TSV组中的逻辑信号及信号TSV构成双向环链式结构，若信号TSV故障，其逻辑信号可以向同TSV组中环左或环右的信号TSV转移传输，将故障分散至TSV阵列中其他区域，避免聚簇故障发生时，同区域多个故障TSV竞争附近的同一个冗余TSV。
图6所示在8×8TSV网格阵列实施例中，以第2个TSV组RG2为例，RG2中的信号TSV集合
Figure GDA00027551752000000945
及对应逻辑信号集合
Figure GDA00027551752000000946
利用数据选择器链组成双向环链式结构：
如图6中带箭头黑色实线所示，将第2个信号TSV集合
Figure GDA00027551752000000947
中第s个信号TSV
Figure GDA00027551752000000948
所传输的逻辑信号
Figure GDA00027551752000000949
分别连接至第2个信号TSV集合
Figure GDA00027551752000000950
中第s-1个信号TSV
Figure GDA00027551752000000951
所配备的数据选择器
Figure GDA0002755175200000101
的输入端以及第s+1个信号TSV
Figure GDA0002755175200000102
所配备的数据选择器
Figure GDA0002755175200000103
的输入端；
当第2个信号TSV集合
Figure GDA0002755175200000104
中第s个信号TSV
Figure GDA0002755175200000105
故障时，第2个信号TSV集合
Figure GDA0002755175200000106
中第s个信号TSV
Figure GDA0002755175200000107
所传输的逻辑信号
Figure GDA0002755175200000108
经过第s-1个信号TSV
Figure GDA0002755175200000109
所配备的数据选择器
Figure GDA00027551752000001010
传输至第2个信号TSV集合
Figure GDA00027551752000001011
中第s-1个信号TSV
Figure GDA00027551752000001012
后到达另一层芯片；或者，第2个信号TSV集合
Figure GDA00027551752000001013
中第s个信号TSV
Figure GDA00027551752000001014
所传输的逻辑信号
Figure GDA00027551752000001015
经过第s+1个信号TSV
Figure GDA00027551752000001016
所配备的数据选择器
Figure GDA00027551752000001017
传输至第s+1个信号TSV
Figure GDA00027551752000001018
后到达另一层芯片；
将第2个信号TSV集合
Figure GDA00027551752000001019
中第7个信号TSV
Figure GDA00027551752000001020
所传输的逻辑信号
Figure GDA00027551752000001021
连接至第2个信号TSV集合
Figure GDA00027551752000001022
中第1个信号TSV
Figure GDA00027551752000001023
所配备的数据选择器
Figure GDA00027551752000001024
的输入端或第6个信号TSV
Figure GDA00027551752000001025
所配备的数据选择器
Figure GDA00027551752000001026
的输入端；
当第2个信号TSV集合
Figure GDA00027551752000001027
中第7个信号TSV
Figure GDA00027551752000001028
故障时，第2个信号TSV集合
Figure GDA00027551752000001029
中第7个信号TSV
Figure GDA00027551752000001030
所传输的逻辑信号
Figure GDA00027551752000001031
经过第1个信号TSV
Figure GDA00027551752000001032
所配备的数据选择器
Figure GDA00027551752000001033
传输至第2个信号TSV集合
Figure GDA00027551752000001034
中第1个信号TSV
Figure GDA00027551752000001035
后到达另一层芯片；或者，第2个信号TSV集合
Figure GDA00027551752000001036
中第7个信号TSV
Figure GDA00027551752000001037
所传输的逻辑信号
Figure GDA00027551752000001038
经过第6个信号TSV
Figure GDA00027551752000001039
所配备的数据选择器
Figure GDA00027551752000001040
传输至第2个信号TSV集合
Figure GDA00027551752000001041
中第6个信号TSV
Figure GDA00027551752000001042
后到达另一层芯片；
步骤四：将第k个信号TSV集合
Figure GDA00027551752000001043
中与第k个冗余TSV
Figure GDA00027551752000001044
的曼哈顿距离为Length＝(2+2)p＝4p的所有信号TSV记为第k个一阶信号TSV集合
Figure GDA00027551752000001045
Figure GDA00027551752000001046
其中，
Figure GDA00027551752000001048
表示第k个一阶信号TSV集合
Figure GDA00027551752000001047
中第j个一阶信号TSV；将第j个一阶信号TSV
Figure GDA00027551752000001049
所配备的数据选择器记为
Figure GDA00027551752000001050
将第k个一阶信号TSV集合
Figure GDA00027551752000001051
中第j个一阶信号TSV
Figure GDA00027551752000001052
所传输的逻辑信号记为
Figure GDA00027551752000001053
在8×8TSV网格阵列实施例下，第k个信号TSV集合
Figure GDA00027551752000001054
中一阶信号TSV的个数为6，1≤j≤6；
步骤五：将第k个一阶信号TSV集合
Figure GDA00027551752000001055
中第j个一阶信号TSV所传输的逻辑信号
Figure GDA00027551752000001056
连接至第k个冗余TSV
Figure GDA0002755175200000111
的所配备的数据选择器
Figure GDA0002755175200000112
的输入端；
当第k个一阶信号TSV集合
Figure GDA0002755175200000113
中第j个一阶信号TSV
Figure GDA0002755175200000114
故障时，第j个一阶信号TSV
Figure GDA0002755175200000115
所传输的逻辑信号
Figure GDA0002755175200000116
经过第k个冗余TSV
Figure GDA0002755175200000117
所配备的数据选择器
Figure GDA0002755175200000118
传输至第k个冗余TSV
Figure GDA0002755175200000119
后到达另一层芯片；
图7为在8×8TSV网格阵列实施例下，步骤四中第2个TSV组RG2的示意图，第2个信号TSV集合
Figure GDA00027551752000001110
中与第2个冗余TSV
Figure GDA00027551752000001111
的曼哈顿距离为Length＝(2+2)p＝4p的一阶信号TSV集合为
Figure GDA00027551752000001112
且
Figure GDA00027551752000001113
如图7中带箭头黑色实线所示，将第2个一阶信号TSV集合
Figure GDA00027551752000001114
中第j个一阶信号TSV所传输的逻辑信号
Figure GDA00027551752000001115
连接至第2个冗余TSV
Figure GDA00027551752000001116
的所配备的数据选择器
Figure GDA00027551752000001117
的输入端；
当第2个一阶信号TSV集合
Figure GDA00027551752000001118
中第j个一阶信号TSV
Figure GDA00027551752000001119
故障时，第j个一阶信号TSV
Figure GDA00027551752000001120
所传输的逻辑信号
Figure GDA00027551752000001121
经过第2个冗余TSV
Figure GDA00027551752000001122
所配备的数据选择器
Figure GDA00027551752000001123
传输至第2个冗余TSV
Figure GDA00027551752000001124
后到达另一层芯片；
步骤六：以上的冗余方式中，故障信号TSV的逻辑信号既可以直接向同组冗余TSV转移，也可以向同组相邻信号TSV转移，再向同组冗余TSV转移，在聚簇严重的故障情况下具有很高的灵活性。然而，由于一个TSV组只有一个冗余TSV，只能冗余一个TSV故障，当聚簇较轻甚至均匀分布时，若位于同组的多个信号TSV同时发生故障，则无法实现冗余。为了共享冗余TSV，引入新的冗余修复路径：以物理位置邻近的原则，将信号TSV分单向环区，任意单向环区包含任意TSV组RGk一个信号TSV，并将逻辑信号与信号TSV利用数据选择器链构成单向环链式结构。
将8行8列网格型阵列中64个信号TSV分为7个单向环区并构成单向环区集合为AQ，且AQ＝{AQ1,…,AQq,…,AQ7}，其中，AQq表示第q个单向环区，1≤q≤7；Q＝max{Fk}-1；
将第q个单向环区AQq内的信号TSV集合令为
Figure GDA00027551752000001125
且
Figure GDA00027551752000001126
其中，
Figure GDA00027551752000001127
表示第q个单向环区AQq内的信号TSV集合
Figure GDA00027551752000001128
中第c个信号TSV；将第c个信号TSV
Figure GDA00027551752000001129
所配备的数据选择器记为
Figure GDA00027551752000001130
将第c个信号TSV
Figure GDA00027551752000001131
所传输的逻辑信号记为
Figure GDA0002755175200000121
Cq为第q个单向环区AQq内的信号TSV集合
Figure GDA0002755175200000122
所包含的信号TSV个数；图8为在8×8TSV网格阵列实施例下，将64个TSV分为7个单向环区的示意图，图中以灰色虚线圈出7个单向环区，第q个单向环区AQq内的信号TSV集合
Figure GDA0002755175200000123
所包含的信号TSV个数为8，Cq＝8；
第q个信号TSV集合
Figure GDA0002755175200000124
中第c个信号TSV
Figure GDA0002755175200000125
与第c+1个信号TSV
Figure GDA0002755175200000126
之间的曼哈顿距离为p；
第q个信号TSV集合
Figure GDA0002755175200000127
中第1个信号TSV
Figure GDA0002755175200000128
与第Cq个信号TSV
Figure GDA0002755175200000129
之间的曼哈顿距离为p；
对于任意k值，第q个信号TSV集合
Figure GDA00027551752000001210
中只包含一个第k组信号TSV集合
Figure GDA00027551752000001211
中的信号TSV；
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构：
将第q个信号TSV集合
Figure GDA00027551752000001212
中第c个信号TSV
Figure GDA00027551752000001213
所传输的逻辑信号
Figure GDA00027551752000001214
连接至第q个信号TSV集合
Figure GDA00027551752000001215
中第c+1个信号TSV
Figure GDA00027551752000001216
的数据选择器
Figure GDA00027551752000001217
的输入端；
当第q个信号TSV集合
Figure GDA00027551752000001218
中第c个信号TSV
Figure GDA00027551752000001219
故障时，第q个信号TSV集合
Figure GDA00027551752000001220
中第c个信号TSV
Figure GDA00027551752000001221
所传输的逻辑信号
Figure GDA00027551752000001222
经过第q个信号TSV集合
Figure GDA00027551752000001223
中第c+1个信号TSV
Figure GDA00027551752000001224
的数据选择器
Figure GDA00027551752000001225
传输至第q个信号TSV集合
Figure GDA00027551752000001226
中第c+1个信号TSV
Figure GDA00027551752000001227
后到达另一层芯片；
将第q个信号TSV集合
Figure GDA00027551752000001228
中第Cq个信号TSV
Figure GDA00027551752000001229
所传输的逻辑信号
Figure GDA00027551752000001230
连接至第q个信号TSV集合
Figure GDA00027551752000001231
中第1个信号TSV
Figure GDA00027551752000001232
的数据选择器
Figure GDA00027551752000001233
的输入端；
当第q个信号TSV集合
Figure GDA00027551752000001234
中第Cq个信号TSV
Figure GDA00027551752000001235
故障时，第q个信号TSV集合
Figure GDA00027551752000001236
中第Cq个信号TSV
Figure GDA00027551752000001237
所传输的逻辑信号
Figure GDA00027551752000001238
经过第q个信号TSV集合
Figure GDA00027551752000001239
中第1个信号TSV
Figure GDA00027551752000001240
的数据选择器
Figure GDA00027551752000001241
传输至第q个信号TSV集合
Figure GDA00027551752000001242
中第1个信号TSV
Figure GDA0002755175200000131
后到达另一层芯片，从而实现对信号TSV故障的容错功能。
通过单向环链式结构，故障信号TSV的逻辑信号被转移到物理位置相邻的信号TSV，即将故障转移到相邻的TSV组，利用相邻TSV组的冗余TSV实现对故障信号TSV的容错，从而实现TSV组间共享冗余TSV。
在图8所示实施例中，以右下角单向环区AQ7为例，将第7个单向环区AQ7中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构：
如图8右侧放大部分所示，在第7个单向环区AQ7内，将第7个信号TSV集合
Figure GDA0002755175200000132
中第c个信号TSV
Figure GDA0002755175200000133
所传输的逻辑信号
Figure GDA0002755175200000134
连接至第7个信号TSV集合
Figure GDA0002755175200000135
中第c+1个信号TSV
Figure GDA0002755175200000136
的数据选择器
Figure GDA0002755175200000137
的输入端；
当第7个信号TSV集合
Figure GDA0002755175200000138
中第c个信号TSV
Figure GDA0002755175200000139
故障时，第7个信号TSV集合
Figure GDA00027551752000001310
中第c个信号TSV
Figure GDA00027551752000001311
所传输的逻辑信号
Figure GDA00027551752000001312
经过第7个信号TSV集合
Figure GDA00027551752000001313
中第c+1个信号TSV
Figure GDA00027551752000001314
的数据选择器
Figure GDA00027551752000001315
传输至第7个信号TSV集合
Figure GDA00027551752000001316
中第c+1个信号TSV
Figure GDA00027551752000001317
后到达另一层芯片；
将第7个信号TSV集合
Figure GDA00027551752000001318
中第8个信号TSV
Figure GDA00027551752000001319
所传输的逻辑信号
Figure GDA00027551752000001320
连接至第7个信号TSV集合
Figure GDA00027551752000001321
中第1个信号TSV
Figure GDA00027551752000001322
的数据选择器
Figure GDA00027551752000001323
的输入端；
当第7个信号TSV集合
Figure GDA00027551752000001324
中第8个信号TSV
Figure GDA00027551752000001325
故障时，第7个信号TSV集合
Figure GDA00027551752000001326
中第8个信号TSV
Figure GDA00027551752000001327
所传输的逻辑信号
Figure GDA00027551752000001328
经过第7个信号TSV集合
Figure GDA00027551752000001329
中第1个信号TSV
Figure GDA00027551752000001330
的数据选择器
Figure GDA00027551752000001331
传输至第7个信号TSV集合
Figure GDA00027551752000001332
中第1个信号TSV
Figure GDA00027551752000001333
后到达另一层芯片。
如此，对于每个信号，其可能的传输路径为(1)本身对应的信号TSV，(2)同组的冗余TSV，(3)同TSV组环左以及环右的信号TSV，(4)单向环区中物理位置邻近的一个其他组信号TSV。而每个信号TSV需配备一个四输入一输出数据选择器，其输入信号为：(1)本身对应的信号，(2)同TSV组环左以及环右的信号，(3)单向环区中物理位置邻近的一个其他组信号。对于每个冗余TSV，其输入信号个数依据TSV阵列所分组数而有所不同。对于同等大小的TSV阵列，所分组数越多，用以分组的正方形边长越长，组内距冗余TSV曼哈顿距离最短的信号TSV个数不等。
实验比较了在8×8TSV网格阵列下，本发明容错方法、路由模块容错方法、基于环容错方法、切换转移容错方法在均匀和聚簇故障下对相同数量故障TSV的修复率情况。故障数量由1到8，每种数量的故障TSV随机产生并进行100000次实验。修复率为可修复情形与总故障情形的比值。
图9为TSV故障均匀分布下的修复率折线图，从图中可看出，随着故障数量增多，环形方法(带菱形标记折线)修复率从1个故障时的100％下降至8个故障时的83.79％，而本发明方法(带三角形标记折线)修复率始终保持在99.5％以上，高于路由方法(带圆形标记折线)与切换转移方法(带正方形标记折线)。图10为TSV故障聚簇分布下的修复率折线图，环形方法的最低修复率下降至5％，路由方法由于在3×3聚簇窗中只有三行三列修复路径，无法冗余六个以上TSV故障，对于7、8个TSV故障修复率为0，本发明方法的修复率接近100％，高于切换转移方法。这是因为本发明方法中，所有聚簇故障被分散到8个不同的TSV组，充分利用阵列中8个冗余TSV修复。
由此可认为，无论是针对TSV均匀故障还是聚簇故障，本发明方法的修复能力都是最佳的。并且与以往方法修复率随着聚簇程度加重而有所下降不同，即使在严重聚簇程度下，本发明方法始终能够保持99.5％以上的高修复率。
另外，路由方法每个信号TSV配备由三个1：3数据选择器组成的路由模块，环形方法为每个TSV配备一个2：1、3：1或4：1数据选择器，切换转移方法为每个信号TSV配备一个2:1数据选择器，为冗余TSV配备14：1数据选择器，本发明方法为信号TSV配备4：1数据选择器，为冗余TSV配备6:1数据选择器。在综合工具Synopsys Design Complier基于TSMC 45-nm标准单元库下，本发明方法数据选择器总面积比路由方法少67.5％，比环形方法增加15％，比切换转移方法仅增加4.7％，这在大幅提高修复率的前提下是可容忍的。
在TSV测试之后执行修复过程，由于故障信号TSV与相应的冗余TSV之间存在一定的布线距离，且信号路由会经过数据选择器，因此会引起额外的延时。考虑可修复的所有故障情形中延时最长的TSV故障情况，本发明方法延时相比路由方法减少51％，比切换转移结构减少26.8％，稍高于环形方法，但修复率的优势是环形方法无法比拟的。
由此，本发明能够以较小的硬件开销、较低的延时为代价，在TSV发生均匀及聚簇故障下，均达到高修复率，具有优越的容错能力。

Claims (1)

1.一种基于间隔分组的TSV故障容错方法，其特征是应用于三维集成电路中，所述三维集成电路在垂直方向堆叠D层芯片，芯片从最底层到最高层依次编号为1，2，3，…，d，…，D，1≤d＜D；第d层与第d+1层芯片间通过多根TSV实现垂直方向电气连接，所述多根TSV包括信号TSV和冗余TSV，并呈M行N列网格型阵列排布，且相邻TSV间距为p；当前层芯片中的逻辑信号经过数据选择器后从所述网格型阵列中的信号TSV的输入端口传输至输出端口并到达另一层芯片；所述TSV故障容错方法是按如下步骤进行：
步骤一：在M行N列网格型阵列中，将多根TSV的某一列的位置编号记为PL，且PL＝{PL1,…,PLm,…,PLM}，1≤m≤M，其中，PLm表示第m行TSV的位置，且PLm＝{PLm,1,…,PLm,n,…PLm,N}，1≤n≤N，其中，PLm,n表示第m行第n列的TSV位置；
以边长为
Figure FDA0002658393210000011
的正方形，将M行N列网格型阵列中的TSV位置分为K＝x2+y2组：选定第m行第n列的TSV位置PLm,n，令与第m行第n列的TSV位置PLm,n属于同一组的TSV位置为PLO,Z，且O＝m+ox+zy，Z＝n+oy-zx，x、y分别表示边长Ls在TSV阵列中所跨的行数、列数，o、z均表示边长Ls的倍数，0≤x≤M，0≤y≤N，1≤O≤M，1≤Z≤N；
将处于同一组的TSV位置上的所有TSV划分为一个TSV组，从而得到TSV组的集合为RG，且RG＝{RG1,…,RGk,…,RGK}，其中，RGk表示第k个TSV组，1≤k≤K；令第k个TSV组RGk中所包含的TSV所构成的集合记为Tk，且
Figure FDA0002658393210000012
其中，Tk,t表示第k个TSV组RGk中第t个TSV；令第k个TSV组RGk中所包含的TSV数量记为Fk；
步骤二：在第k个TSV组RGk的TSV集合Tk中，选取处于TSV集合Tk中心位置的一根TSV作为冗余TSV，并记为
Figure FDA0002658393210000013
令第k个TSV组RGk中其余TSV均为信号TSV，并记为第k个信号TSV集合
Figure FDA0002658393210000014
且
Figure FDA0002658393210000015
其中，
Figure FDA0002658393210000016
表示第k个信号TSV集合
Figure FDA0002658393210000017
中第s个信号TSV，令
Figure FDA0002658393210000018
与
Figure FDA0002658393210000019
之间的曼哈顿距离为Length＝(x+y)p；
为第k个TSV组RGk中每个TSV配备一个数据选择器，将第k个TSV组RGk中冗余TSV
Figure FDA00026583932100000110
所配备的数据选择器记为
Figure FDA00026583932100000111
将第k个信号TSV集合
Figure FDA00026583932100000112
所配备的数据选择器集合记为
Figure FDA0002658393210000021
其中，
Figure FDA0002658393210000022
为第k个信号TSV集合
Figure FDA0002658393210000023
中第s个信号TSV
Figure FDA0002658393210000024
所配备的数据选择器，1≤s≤Fk-1；
令第k个信号TSV集合
Figure FDA0002658393210000025
所传输的逻辑信号集合为
Figure FDA0002658393210000026
其中，
Figure FDA0002658393210000027
表示第k个信号TSV集合
Figure FDA0002658393210000028
中第s个信号TSV
Figure FDA0002658393210000029
所传输的逻辑信号；
步骤三：将第k个TSV组RGk中所有信号TSV与所传输的逻辑信号利用数据选择器构成双向环链式结构：
将第k个信号TSV集合
Figure FDA00026583932100000210
中第s个信号TSV
Figure FDA00026583932100000211
所传输的逻辑信号
Figure FDA00026583932100000212
分别连接至第k个信号TSV集合
Figure FDA00026583932100000213
中第s-1个信号TSV
Figure FDA00026583932100000214
所配备的数据选择器
Figure FDA00026583932100000215
的输入端以及第s+1个信号TSV
Figure FDA00026583932100000216
所配备的数据选择器
Figure FDA00026583932100000217
的输入端；
当第k个信号TSV集合
Figure FDA00026583932100000218
中第s个信号TSV
Figure FDA00026583932100000219
故障时，第k个信号TSV集合
Figure FDA00026583932100000220
中第s个信号TSV
Figure FDA00026583932100000221
所传输的逻辑信号
Figure FDA00026583932100000222
经过第s-1个信号TSV
Figure FDA00026583932100000223
所配备的数据选择器
Figure FDA00026583932100000224
传输至第k个信号TSV集合
Figure FDA00026583932100000225
中第s-1个信号TSV
Figure FDA00026583932100000226
后到达另一层芯片；或者，第k个信号TSV集合
Figure FDA00026583932100000227
中第s个信号TSV
Figure FDA00026583932100000228
所传输的逻辑信号
Figure FDA00026583932100000229
经过第s+1个信号TSV
Figure FDA00026583932100000230
所配备的数据选择器
Figure FDA00026583932100000231
传输至第s+1个信号TSV
Figure FDA00026583932100000232
后到达另一层芯片；
将第k个信号TSV集合
Figure FDA00026583932100000233
中第Fk-1个信号TSV
Figure FDA00026583932100000234
所传输的逻辑信号
Figure FDA00026583932100000235
连接至第k个信号TSV集合
Figure FDA00026583932100000236
中第1个信号TSV
Figure FDA00026583932100000237
所配备的数据选择器
Figure FDA00026583932100000238
的输入端或第Fk-2个信号TSV
Figure FDA00026583932100000239
所配备的数据选择器
Figure FDA00026583932100000240
的输入端；
当第k个信号TSV集合
Figure FDA00026583932100000241
中第Fk-1个信号TSV
Figure FDA00026583932100000242
故障时，第k个信号TSV集合
Figure FDA00026583932100000243
中第Fk-1个信号TSV
Figure FDA00026583932100000244
所传输的逻辑信号
Figure FDA00026583932100000245
经过第1个信号TSV
Figure FDA00026583932100000246
所配备的数据选择器
Figure FDA00026583932100000247
传输至第k个信号TSV集合
Figure FDA00026583932100000248
中第1个信号TSV
Figure FDA00026583932100000249
后到达另一层芯片；或者，第k个信号TSV集合
Figure FDA00026583932100000250
中第Fk-1个信号TSV
Figure FDA00026583932100000251
所传输的逻辑信号
Figure FDA00026583932100000252
经过第Fk-2个信号TSV
Figure FDA00026583932100000253
所配备的数据选择器
Figure FDA00026583932100000254
传输至第k个信号TSV集合
Figure FDA00026583932100000255
中第Fk-2个信号TSV
Figure FDA00026583932100000256
后到达另一层芯片；
步骤四：将第k个信号TSV集合
Figure FDA0002658393210000031
中与第k个冗余TSV
Figure FDA0002658393210000032
的曼哈顿距离为Length＝(x+y)p的所有信号TSV记为第k个一阶信号TSV集合
Figure FDA0002658393210000033
且
Figure FDA0002658393210000034
其中，
Figure FDA0002658393210000035
表示第k个一阶信号TSV集合
Figure FDA0002658393210000036
中第j个一阶信号TSV；将第j个一阶信号TSV
Figure FDA0002658393210000037
所配备的数据选择器记为
Figure FDA0002658393210000038
将第k个一阶信号TSV集合
Figure FDA0002658393210000039
中第j个一阶信号TSV
Figure FDA00026583932100000310
所传输的逻辑信号记为
Figure FDA00026583932100000311
1≤j≤Hk≤Fk-1，Hk为第k个一阶信号TSV集合
Figure FDA00026583932100000312
中一阶信号TSV的数量；
步骤五：将第k个一阶信号TSV集合
Figure FDA00026583932100000313
中第j个一阶信号TSV所传输的逻辑信号
Figure FDA00026583932100000314
连接至第k个冗余TSV
Figure FDA00026583932100000315
的所配备的数据选择器
Figure FDA00026583932100000316
的输入端；
当第k个一阶信号TSV集合
Figure FDA00026583932100000317
中第j个一阶信号TSV
Figure FDA00026583932100000318
故障时，第j个一阶信号TSV
Figure FDA00026583932100000319
所传输的逻辑信号
Figure FDA00026583932100000320
经过第k个冗余
Figure FDA00026583932100000321
所配备的数据选择器
Figure FDA00026583932100000322
传输至第k个冗余TSV
Figure FDA00026583932100000323
后到达另一层芯片；
步骤六：将M行N列网格型阵列中所有的信号TSV分为Q个单向环区并构成单向环区集合为AQ，且AQ＝{AQ1,…,AQq,…,AQQ}，其中，AQq表示第q个单向环区，1≤q≤Q，Q＝max{Fk}-1；
将第q个单向环区AQq内的信号TSV集合令为
Figure FDA00026583932100000324
且
Figure FDA00026583932100000325
其中，
Figure FDA00026583932100000326
表示第q个单向环区AQq内的信号TSV集合
Figure FDA00026583932100000327
中第c个信号TSV；将第c个信号TSV
Figure FDA00026583932100000328
所配备的数据选择器记为
Figure FDA00026583932100000329
将第c个信号TSV
Figure FDA00026583932100000330
所传输的逻辑信号记为
Figure FDA00026583932100000331
1≤c≤Cq，1≤Cq≤K，Cq为第q个单向环区AQq内的信号TSV集合
Figure FDA00026583932100000332
所包含的信号TSV个数；
令第q个信号TSV集合
Figure FDA00026583932100000333
中第c个信号TSV
Figure FDA00026583932100000334
与第c+1个信号TSV
Figure FDA00026583932100000335
之间的曼哈顿距离为p；
第q个信号TSV集合
Figure FDA00026583932100000336
中第1个信号TSV
Figure FDA00026583932100000337
与第Cq个信号TSV
Figure FDA00026583932100000338
之间的曼哈顿距离Lq≤(x+y)p；
对于任意k值，令第q个信号TSV集合
Figure FDA0002658393210000041
中只包含一个或零个第k组信号TSV集合
Figure FDA0002658393210000042
中的信号TSV；
将第q个单向环区AQ中的信号TSV与相应所传输的逻辑信号利用数据选择器构成单向环链式结构：
将第q个信号TSV集合
Figure FDA0002658393210000043
中第c个信号TSV
Figure FDA0002658393210000044
所传输的逻辑信号
Figure FDA0002658393210000045
连接至第q个信号TSV集合
Figure FDA0002658393210000046
中第c+1个信号TSV
Figure FDA0002658393210000047
的数据选择器
Figure FDA0002658393210000048
的输入端；
当第q个信号TSV集合
Figure FDA0002658393210000049
中第c个信号TSV
Figure FDA00026583932100000410
故障时，第q个信号TSV集合
Figure FDA00026583932100000411
中第c个信号TSV
Figure FDA00026583932100000412
所传输的逻辑信号
Figure FDA00026583932100000413
经过第q个信号TSV集合
Figure FDA00026583932100000414
中第c+1个信号TSV
Figure FDA00026583932100000415
的数据选择器
Figure FDA00026583932100000416
传输至第q个信号TSV集合
Figure FDA00026583932100000417
中第c+1个信号TSV
Figure FDA00026583932100000418
后到达另一层芯片；
将第q个信号TSV集合
Figure FDA00026583932100000419
中第Cq个信号TSV
Figure FDA00026583932100000420
所传输的逻辑信号
Figure FDA00026583932100000421
连接至第q个信号TSV集合
Figure FDA00026583932100000422
中第1个信号TSV
Figure FDA00026583932100000423
的数据选择器
Figure FDA00026583932100000424
的输入端；
当第q个信号TSV集合
Figure FDA00026583932100000425
中第Cq个信号TSV
Figure FDA00026583932100000426
故障时，第q个信号TSV集合
Figure FDA00026583932100000427
中第Cq个信号TSV
Figure FDA00026583932100000428
所传输的逻辑信号
Figure FDA00026583932100000429
经过第q个信号TSV集合
Figure FDA00026583932100000430
中第1个信号TSV
Figure FDA00026583932100000431
的数据选择器
Figure FDA00026583932100000432
传输至第q个信号TSV集合
Figure FDA00026583932100000433
中第1个信号TSV
Figure FDA00026583932100000434
后到达另一层芯片，从而实现对信号TSV故障的容错功能。
CN201910809561.9A 2019-08-29 2019-08-29 一种基于间隔分组的tsv故障容错方法 Active CN110491850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910809561.9A CN110491850B (zh) 2019-08-29 2019-08-29 一种基于间隔分组的tsv故障容错方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910809561.9A CN110491850B (zh) 2019-08-29 2019-08-29 一种基于间隔分组的tsv故障容错方法

Publications (2)

Publication Number Publication Date
CN110491850A CN110491850A (zh) 2019-11-22
CN110491850B true CN110491850B (zh) 2020-11-27

Family

ID=68555142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910809561.9A Active CN110491850B (zh) 2019-08-29 2019-08-29 一种基于间隔分组的tsv故障容错方法

Country Status (1)

Country Link
CN (1) CN110491850B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112329363B (zh) * 2020-11-04 2022-03-11 安徽工程大学 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法
CN115373926B (zh) * 2022-08-31 2023-05-16 西安微电子技术研究所 基于物理层ip的自测试及自修复方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969193B1 (en) * 2010-07-06 2011-06-28 National Tsing Hua University Differential sensing and TSV timing control scheme for 3D-IC
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN109117318A (zh) * 2018-08-10 2019-01-01 安徽工程大学 基于分区的tsv聚簇故障容错系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969193B1 (en) * 2010-07-06 2011-06-28 National Tsing Hua University Differential sensing and TSV timing control scheme for 3D-IC
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN109117318A (zh) * 2018-08-10 2019-01-01 安徽工程大学 基于分区的tsv聚簇故障容错系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于功能细分的硅通孔容错方法;杜高明 等;《微电子学与计算机》;20160505;第33卷(第5期);第142-152页 *
基于链式的信号转移冗余TSV方案;王伟 等;《计算机工程与应用》;20140312;第50卷(第17期);第34-39页 *

Also Published As

Publication number Publication date
CN110491850A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US8866303B2 (en) Semiconductor device with configurable through-silicon vias
US20210216853A1 (en) Yield improvements for three-dimensionally stacked neural network accelerators
Zhao et al. Cost-effective TSV grouping for yield improvement of 3D-ICs
Jiang et al. On effective through-silicon via repair for 3-D-stacked ICs
US10591544B2 (en) Programmable integrated circuits with in-operation reconfiguration capability
CN110491850B (zh) 一种基于间隔分组的tsv故障容错方法
US9304167B2 (en) Apparatus of three-dimensional integrated-circuit chip using fault-tolerant test through-silicon-via
CN1716598A (zh) 堆叠式半导体器件
CN103413796B (zh) 一种基板多芯片集成的大端口互连类芯片及实现方法
US9401312B1 (en) TSV redundancy scheme and architecture using decoder/encoder
WO2022062045A1 (zh) 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构
US20130279280A1 (en) Stacked memory device with redundant resources to correct defects
US10170398B2 (en) Three-dimensional integrated circuit
CN110323218B (zh) 一种面向三维集成电路中tsv的容错架构
CN109117318B (zh) 基于分区的tsv聚簇故障容错系统及方法
CN110223965B (zh) 一种基于蜂窝的tsv聚簇故障容错结构
US11408929B2 (en) Through-silicon via detecting circuit, method and integrated circuit having the same
KR101503737B1 (ko) 반도체 장치
Chen et al. Architectural evaluations on TSV redundancy for reliability enhancement
KR20130047056A (ko) 반도체 집적회로
US8786308B1 (en) Method and apparatus for providing signal routing control
Ni et al. CC-RTSV: Cross-cellular based redundant TSV Design for 3D ICs
KR101810771B1 (ko) 리페어 가능한 3차원 반도체 소자, 및 그 리페어 방법
Zhang et al. A TSV repair method for clustered faults
CN110430086B (zh) 基于分时复用的tsv蜂窝单环结构、tsv蜂窝多环结构及容错方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant