CN110223965B - 一种基于蜂窝的tsv聚簇故障容错结构 - Google Patents

一种基于蜂窝的tsv聚簇故障容错结构 Download PDF

Info

Publication number
CN110223965B
CN110223965B CN201910490688.9A CN201910490688A CN110223965B CN 110223965 B CN110223965 B CN 110223965B CN 201910490688 A CN201910490688 A CN 201910490688A CN 110223965 B CN110223965 B CN 110223965B
Authority
CN
China
Prior art keywords
tsvs
tsv
signal
hexagon
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910490688.9A
Other languages
English (en)
Other versions
CN110223965A (zh
Inventor
倪天明
姚瑶
鲁麟
代广珍
韩名君
高文根
瞿成明
朱世东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Polytechnic University
Original Assignee
Anhui Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Polytechnic University filed Critical Anhui Polytechnic University
Priority to CN201910490688.9A priority Critical patent/CN110223965B/zh
Publication of CN110223965A publication Critical patent/CN110223965A/zh
Application granted granted Critical
Publication of CN110223965B publication Critical patent/CN110223965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/06Structured ASICs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00Details relating to the type or aim of the circuit design
    • G06F2117/02Fault tolerance, e.g. for transient fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明适用于半导体技术领域,提供了一种基于蜂窝的TSV聚簇故障容错结构,由N层环形结构组成,在最外层环形结构中的六边形中心处都设有一个冗余TSV,利用六边形这种灵活且稳定的结构排列所有TSV,合理的摆放冗余TSV的位置和选择路径转移方向,既能实现较高的良率且面积开销和延迟开销大大减;综合考虑了修复率和硬件开销之间的平衡,利用相对较少的硬件开销达到了相对较高的修复率。

Description

一种基于蜂窝的TSV聚簇故障容错结构
技术领域
本发明属于半导体技术领域,提供了一种基于蜂窝的TSV聚簇故障容错结构。
背景技术
三维集成电路利用TSV将两个或者两个以上的有源器件层在垂直方向堆叠起来,不仅减小了互连线长度,缩小了芯片的体积,提高了数据带宽还具有异构集成的特点,因此越来越受到半导体行业的广泛关注。默克(Merck)全球集成电路材料事业处资深副总裁Rico Wiedenbruch曾经说过,通过3D芯片结构来改变半导体芯片的结构,是用来解决当摩尔定律逼近物理极限之后,制程微缩越来越困难问题的最佳解答。然而由于制造工艺不够成熟,TSV可能在组装和堆叠过程中出现失效,在TSV焊盘对准过程中出现错位导致互连失效,或者由于TSV中导电材料填充不充分导致开路故障等都大大降低了三维集成电路的良率。因此为了提高三维集成电路的良率,一般都为这些TSV阵列设置一定数量的冗余TSV,当有TSV发生故障时,可以通过一些设计将其信号路由到冗余TSV上进行传送,因此冗余TSV架构的设计对TSV容错非常重要。
此外,由于硅表面粗糙程度和清洁度以及粘接技术的影响,TSV故障容易成聚簇分布,一个TSV出现故障,其相邻TSV也有可能是故障的。因此香港中文大学的蒋力提出一种基于路由的冗余架构,其原理图如图1所示,其中黑色小点代表3-to-1MUX,黑色方块、白色方块和灰色方块分别代表信号、信号TSV和冗余TSV,信号TSV上的黑色交叉线代表故障TSV,黑色的连线代表故障TSV的修复路径。在该结构中每个TSV对应一个路由结构,如图1中虚线方框所示,该路由结构由3个3-to-1MUX构成,阵列中的每个信号可以直接向右方和下方相邻的TSV进行路径转移,也可以通过右方和下方相邻TSV的路由结构向距离较远的TSV转移,例如图中信号S1原本对应的TSV1发生了故障,则信号S1可以通过路由结构A和B向TSV2进行路径转移。虽然基于路由的冗余架构可以有效恢复多个严重聚簇的故障TSV,然而这种路由结构设计需要大量的硬件开销,每个信号TSV都对应着3个3-to-1MUX,此外由于信号通过路由结构转移到较远的TSV,延迟开销也比较大。
Wei-Hen Lo提出一种基于环的冗余架构来解决聚簇故障问题,如图2所示,其中黑色方块代表信号,白色圆圈代表信号TSV,灰色圆圈代表冗余TSV,TSV上的黑色交叉线代表该TSV是故障TSV,图中灰色箭头代表修复路径。TSV阵列由外而内被分成若干个环,分别是ring0,ring1,ring2,ring3。冗余TSV放置在最外层ring0上,信号可沿环顺时针或逆时针移动,当发生TSV故障时,信号可一层层的往外环移动,直至找到冗余TSV。例如信号TSV T1发生故障,信号S1可使用临近T2来修复,信号S2使用临近T3进行修复,信号S3利用临近R1进行修复,修复路径如蓝色箭头所示。由于冗余TSV放置在外环上,故障TSV的修复路径一般都比较长,所造成的路径延迟也较高。对于高度聚簇的故障TSV,若黑色虚线框圈出的TSV Sa,Sb,Sc,Sd发生故障时,则该结构无法修复全部的故障TSV。实验证明该结构虽然面积开销小,但对聚簇故障的容忍能力比较差,对2*2的四个故障的容错率也仅为50%左右。这种架构的硬件开销小,但是对于高度聚簇的故障的修复能力并不理想并且路径延迟也比较大。
发明内容
本发明实施例提供了一种基于蜂窝的TSV聚簇故障容错结构,综合考虑了修复率和硬件开销之间的平衡,利用相对较少的硬件开销达到了相对较高的修复率。
本发明是这样实现的,一种基于蜂窝的TSV聚簇故障容错结构,所述结构由N层环形结构组成,最里层的环形结构是一个六边形,下一层的环形结构基于上一层环形结构的外围边来构建,在上一层环形结构的每条外围边上构建一个六边形,构建的所有六边形组成了下一层的环形结构,在各六边形的六个顶点处都设有一个信号TSV,称为顶点信号TSV;
在最外层环形结构中的六边形中心处都设有一个冗余TSV,在剩余层环形结构的六边形中心处都设有一个信号TSV,称为中心信号TSV,每层环形结构中的中心信号TSV或冗余TSV均呈六边形分布;
冗余TSV呈六边形分布,以所述六边形的任一条边为基准方向,对N层环形结构进行划分,划分成(2N-1)行六边形,第i行的六边形间通过顺时针方向进行信号转移,相邻行(第i-1行或第i+1行)的六边形间通过逆时针方向进行信号转移,顺时针方向或逆时针方向表示六边形中的顶点信号TSV间的信号转移方向。
进一步的,在最外层的环状结中,六边形中的所有顶点信号TSV都能向冗余TSV转移信号,在剩余层的环状结构中,六边形中的三个顶点信号TSV1能向中心信号TSV转移信号,中心信号TSV能向剩余三个边缘信号TSV2转移信号,顶点信号TSV1与顶点信号TSV2交叉设置。
进一步的,最外层的外围信号TSV间可双向转移信号,最外层的外围信号TSV为最外层环形结构中不邻接六边形的信号TSV。
本发明提供的基于蜂窝的TSV聚簇故障容错结构具有如下有益效果:
1.利用六边形这种灵活且稳定的结构排列所有TSV,合理的摆放冗余TSV的位置和选择路径转移方向,既能实现较高的良率且面积开销和延迟开销大大减;
2.综合考虑了修复率和硬件开销之间的平衡,利用相对较少的硬件开销达到了相对较高的修复率。
附图说明
图1为本发明实施例提供的基于路由的TSV冗余结构示意图;
图2为本发明实施例提供的基于环形的TSV冗余结构示意图;
图3为本发明实施例提供的TSV放置的矩形拓扑结构和蜂窝拓扑结构的俯视图;
图4为本发明实施例提供的基于蜂窝的TSV冗余结构示意图;
图5为本发明实施例提供的两层蜂窝结构开关设计及路径转移方向示意图;
图6为本发明实施例提供的四种MUX的结构示意图;
图7为本发明实施例提供的聚簇故障的修复示意图;
图8为本发明实施例提供的TSV阵列流图;
图9为本发明实施例提供的三种TSV架构的冗余TSV配置示意图;
图10为本发明实施例提供的三种冗余架构对随机分布的均匀故障的容忍能力图;
图11为本发明实施例提供的三种架构对聚簇故障的容错能力图;
图12为本发明实施例提供的三种架构良率对比图;
图13为本发明实施例提供的三种架构对聚簇故障的容错能力对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
针对现有TSV架构存在面积、时延开销大或者聚簇故障修复率不高问题,本专利以TSV的放置位置为出发点提出一种基于蜂窝的TSV聚簇故障容错结构,如图3(a)所示是TSV放置的矩形拓扑结构和蜂窝拓扑结构的俯视图。假设相邻TSV之间的间距为p,则矩形拓扑结构中处于同一对角线上的TSV之间的距离为
Figure GDA0002534844100000041
而蜂窝结构中所有TSV之间的距离都为p。根据国际半导体技术路线图(International Technology Roadmap forSemiconductors),两个TSV之间的间距(两个相邻TSV的中心之间的最小距离)预测为4-8μm,TSV的主要设计规则是任何两个TSV之间满足TSV之间的最小间距。在六边形TSV拓扑内能好的满足该要求。六边形拓扑结构比矩形结构每个TSV的耦合电容下降7%,峰值噪声影响降低,并且互感现象降低两到三个数量级。
每个TSV所占的有效面积是指一组TSV所占面积之和除以该面积内所有有效TSV数量,如果每个TSV的有效面积越小则说明相同面积可以容纳越多的TSV。由于在每个小矩形中位于矩形顶点处的TSV会被所有相邻的四个矩形所共享,如图3(a)中点A所示,所以每个顶点的TSV有效数量为1/4TSV,而小矩形每条边的中心点处的TSV被相邻的两个矩形所共享,如图3(a)中点B所示,所以每条边的中心点处的TSV有效数量为1/2TSV,只有每个矩形中心的TSV被这个小矩形单独所拥有,有效数量为1个TSV。所以整个小的矩形中TSV有效数量为4,而该矩形的有效面积为4p2,所以在矩形结构中每个TSV的有效面积为p2。在蜂窝结构中,每个六边形的顶点都被相邻的三个六边形共享,如图3(b)中点C所示,有效数量为1/3TSV,而中心的TSV有效数量为1,所有整个六边形中有效TSV数量为3,由于六边形的面积为
Figure GDA0002534844100000051
所以蜂窝结构中每个TSV有效面积为
Figure GDA0002534844100000052
对比结果如表1所示。从表1中可以看出蜂窝结构中平均每个TSV所占的有效面积比矩形结构少13.4%,也就是使用相同面积的芯片蜂窝结构比矩形结构可以容纳更多的TSV。
表1每个TSV有效面积对比
Figure GDA0002534844100000053
由于上述六边形拓扑结构的优势且每个TSV节点有六个相邻节点,修复路径转移更加灵活,因此修复成功的概率也更大。此外,如果冗余TSV位置得到合理的摆放,再加上合理的转移路径,路径延迟也会更短。所以基于上述思路,本发明设计了一种基于蜂窝的TSV冗余架构用于聚簇故障的修复,为了验证本发明方法的优势,本发明对三种方法在相同条件下做了修复率、面积开销和延迟开销的对比。
图4为本发明实施例提供的基于蜂窝的TSV聚簇故障容错结构示意图,为了便于说明,仅示出与本发明实施例相关的部分。
该结构由N层环形结构组成,最里层的环形结构是一个六边形,下一层的环形结构基于上一层环形结构的外围边来构建,在上一层环形结构的每条外围边上构建一个六边形,构建的所有六边形组成了下一层的环形结构,在各六边形的六个顶点处都设有一个信号TSV,称为顶点信号TSV;
在最外层环形结构中的六边形中心处都设有一个冗余TSV,在剩余层环形结构的六边形中心处都设有一个信号TSV,称为中心信号TSV,每层环形结构中的中心信号TSV或冗余TSV均呈六边形分布;
冗余TSV呈六边形分布,以该六边形的任一条边为基准方向,对N层环形结构进行划分,划分成(2N-1)行六边形,第i行的六边形间通过顺时针方向进行信号转移,相邻行(第i-1行或第i+1行)的六边形间通过逆时针方向进行信号转移,顺时针方向或逆时针方向表示六边形中的顶点信号TSV间的信号转移方向;
在本发明实施例中,在最外层的环状结中,六边形中的所有顶点信号TSV都能向冗余TSV转移信号,在剩余层的环状结构中,六边形中的三个顶点信号TSV1能向中心信号TSV转移信号,中心信号TSV能向剩余三个边缘信号TSV2转移信号,顶点信号TSV1与顶点信号TSV2交叉设置;
在本发明实施例中,最外层的外围信号TSV间可双向转移信号,最外层的外围信号TSV为最外层环形结构中不邻接六边形的信号TSV。结合图4进行说明,黑色圆圈所示冗余TSV,白色圆圈所示信号TSV。图4中蜂窝结构从上至下可以划分为(2N-1)行六边形,信号在第一行六边形顶点上采用顺时针转移到相邻TSV上,信号在第二行六边形顶点上则采用逆时针方式转移到相邻TSV上,依次类推,相邻行顺逆时针交替,灰色旋转箭头表明了六边形上的TSV的信号转移路径。此外,若六边形中心是冗余TSV,则该六边形上所有六个信号都可以往该冗余TSV转移,如图4中左下角第一个六边形所示,若六边形中心是信号TSV,以图4中左下角第二个六边形所示,位于点A、C、E上的信号可以转移到中心点G上的TSV,位于点G上的信号可以转移到点B、D、F上的TSV。在图4中最外围连线上不直接相邻的六边形顶点处的信号可以互相转移,如图4中双向箭头所示,该路径的长度是其他常规路径长度的
Figure GDA0002534844100000071
倍。
为了了解本发明提出的结构的开关设计及路径转移方向,以两层蜂窝结构为例,图5中箭头方向代表了本专利架构中信号的转移方向,由信号转移方向我们可以判断出每个TSV用于互连所使用的MUX情况,其中黑色方块表示信号,图中不同颜色的圆圈表示对应的TSV上的MUX的种类,2-to-1MUX、3-to-1MUX、4-to-1MUX、6-1MUX在图中分别用深灰、白色、浅灰和黑色标注。例如图4中TSV1接收自己对应的信号和来自TSV2的信号,所以需要使用一个2-to-1MUX;TSV5接收自己对应的信号和来自TSV2、TSV6的信号,所以需要使用一个3-to-1MUX;TSV2接收自己对应的信号和来自TSV3、TSV4、TSV5的信号,所以需要使用一个4-to-1MUX;TSV9是冗余TSV,接收来自六个顶点(TSV1、TSV2、TSV5、TSV6、TSV7、TSV8)的信号,所以需要使用一个6-to-1MUX,这些MUX具体结构如图6所示。
图7中表示的是聚簇故障的修复实例,在该图中常规TSV上有红色交叉线代表该TSV是故障TSV,不同颜色箭头代表不同故障TSV上的信号移位路径。假设2层蜂窝结构中发生6个聚簇故障,则这些有故障的TSV上的信号按照箭头方向移位到相邻TSV上,相邻TSV上的信号继续沿箭头方向转移,直至找到冗余TSV为止。以图7中故障TSV T1为例,信号S1沿图中浅灰路径找T2进行信号传输,信号S2使用R1传输。这导致箭头路径上的所有的信号被移位到相邻的TSV上,因此每个信号转移最多需要一个MUX延迟时间。
本发明提出的基于蜂窝的TSV聚簇故障容错结构中,冗余TSV放在所有最外层六边形的中心,假设该蜂窝结构有n层。那么该蜂窝结构上的TSV数量Nhex
Nhex=3n*(3n-1)+1 (1)
此外,可以推导出冗余TSV的数量NR和信号TSV数量NS
NR=6*(n-1) (2)
NS=9n2-9n+7 (3)
冗余比是指冗余TSV的数量和信号TSV的数量比值所以基于蜂窝的TSV冗余体系结构的冗余比为6*(n-1)/(9n2-9n+7)。
在得到TSV测试后的故障的位图后,就需要分析TSV阵列是否可修复并尽可能的生成TSV修复序列,TSV修复路径的查找问题就可以转换成经典的最小成本大流问题。
本发明的故障TSV寻路算法见算法1,该算法输入为有向图G(V,E),其中节点集V由超源节点{Source},信号节点{Signal},TSV节点{TSV}和汇点{Sink}组成,其中边集E由超源节点到信号的边{SS},信号到信号TSV的边{ST},信号到冗余TSV上的边{SR}和TSV到超汇节点的边{TS}组成。以图8为例,节点S1到S25表示信号,T1到T25是信号TSV,R1到R6代表冗余TSV,图8(b)为图8(a)中阵列的流图,并且所有边流flow都设置为1。此外每条边上还有对应的成本cost,边{SS}和边{TS}的成本cost为0,COST(Si,Tj)为边集{ST}的成本函数,如公式(4)所示,COST(Si,Rj)为边集{SR}的成本函数,如公式(5)所示。
Figure GDA0002534844100000081
COST(Si,Rj)=1 1≤i≤|#Signal|,1≤j≤|#RTSV| (5)
并假设故障TSV为:T1和T25,如图8(b)中绿色圆圈表示,接着按照算法1中步骤1-7实施故障TSV修复路径的查找,设置好每条边的流量f和成本cost删除所有和故障TSV相关联的顶点和边(图8(b)中虚线所示)。接着实施最小成本最大流算法找到修复路径,并得到最大流为25,等于信号的数量,所以输出修复路径为{(S1-R1),(S25-T10),(S10-R3)},所以修复故障TSV所花费的最小成本为3。
Figure GDA0002534844100000091
本发明提供的基于蜂窝的TSV冗余结构具有如下有益效果:
1.利用六边形这种灵活且稳定的结构排列所有TSV,合理的摆放冗余TSV的位置和选择路径转移方向,既能实现较高的良率且面积开销和延迟开销大大减;
2.综合考虑了修复率和硬件开销之间的平衡,利用相对较少的硬件开销达到了相对较高的修复率。
为了评估三种架构修复聚簇故障能力的强弱,本发明采用聚簇故障模型来评估三种架构的修复率。本发明中“聚簇窗”代表聚簇故障可能分布的范围,图9中红色虚线框表示聚簇窗,在矩形结构中聚簇窗是矩形结构,在蜂窝结构中聚簇窗是平行四边形结构。图9(a)中是2*2的聚簇窗,图9(b)是3*3的聚簇窗,当故障的数目相同时,聚簇窗越小说明故障聚簇密度越大,故障分布的更集中。假设有4个故障,则分布在2*2聚簇窗的4个故障的的聚簇密度肯定比分布在3*3聚簇窗口的4个故障分布集中,说明故障聚簇密度也越大。实验结果与分析如下:
A.容错能力及良率分析
为了比较三种架构对聚簇故障的容错能力,本发明实验中使用修复率作为判断不同架构容错能力的标准,实验中基于蜂窝和基于路由采用8*8TSV阵列,本发明方法采用的是三层蜂窝架构,相关TSV架构如图9(a)-(c)所示,比较了在不同故障聚簇密度(5*5聚簇窗,3*3聚簇窗,2*2聚簇窗)下三种架构对相同数量故障的修复率情况。在本专利实验中故障数量由1到8,每种数量的故障TSV阵列是随机产生并且生成100000组实验。修复率的计算公式如下
Figure GDA0002534844100000101
图9表示了三种冗余架构对随机分布的均匀故障的容忍能力,可发现,随着故障数量的增加,基于环的架构修复率明显下降,基于路由和基于蜂窝架构一直具有较高的修复率而本发明提出的蜂窝架构略低于路由架构,这是因为基于路由的架构中使用了硬件开销较大的路由结构,导致故障TSV可直接使用较远的TSV进行修复,但两者在故障最多的情况下,修复率仍然高于98%,且相差不到1%。由于路由结构需要16个冗余TSV,本发明结构只需要12个冗余TSV,由此可知,对于随机分布的故障,本发明提出的蜂窝结构与路由结构相比使用更少的冗余资源和硬件开销却能够维持相对较高的修复率。
为了比较三种架构对于聚簇故障的容忍能力,图11(a)-(d)表示了四种不同的故障聚簇密度下三种架构的修复率情况。从图11中可以看出,当故障个数很少时(比如一个故障或者两个故障),无论在何种故障聚簇密度下,三种架构均能达到差不多100%的修复率。当故障个数增加时,比如4、5、6个故障时,随着聚簇窗的不断变小(即聚簇密度的增大),三种架构的修复率都在下降,基于环的架构下降幅度特别明显,6个故障时3*3聚簇窗比5*5聚簇窗下降约56%,本发明提出的架构和基于路由的架构分别下降约15%,3%,说明本发明架构对聚簇故障聚簇较好的容忍性。从图11(a)中可以看出在5*5聚簇窗条件下,随着故障个数的增加,三种方法的修复率都有所下降,基于环架构修复率下降的最快,基于路由架构下降的最少,而本发明提出的架构相比路由结构略有下降,但整体修复率均大于90%。从图11(a)-(d)中可以看出,随着故障聚簇密度的上升,三种架构的容错能力都有所下降,基于环架构的修复率大幅下降,基于路由架构略有下降,本发明提出的基于蜂窝架构也是平稳下降,说明本发明提出的冗余架构的修复能力相对于基于环架构有明显的提升,并且修复能力是介于两种架构之间。从图11(d)看出,当故障数量在4个以内时,即使高度聚簇,4个故障在2*2聚簇窗,基于环,基于路由和本发明提出的架构的修复率分别为50.03%,96.87%和93.62%。说明对应4个以内的任何聚簇故障,本发明的方法都能保持较高的修复率。对于8*8TSV阵列,超过3个故障TSV的概率为10-9,所以相比于路由方法,本发明方法具有更高的成本效益。
图11三种架构对聚簇故障的容错能力:(a)5*5聚簇窗,(b)4*4聚簇窗,(c)3*3聚簇窗,(d)2*2聚簇窗,虽然基于路由架构对于大面积聚簇故障具有很高的容错能力,但是发生这种大面积聚簇故障的可能性是非常小,甚至几乎可忽略不计,那么我们花费这么多硬件开销只是为了应对这种甚至不太可能发生的情况,是非常不值得的。采用良率复合泊松分布模型模拟TSV阵列中不同个数的TSV故障,公式(7)代表芯片中发生k个故障的概率,α表示聚簇因子,α越小代表聚簇效应越高,λ代表芯片中平均故障数量。假设TSV的故障率为1%,实际上TSV故障率远远小于1%,如果TSV架构在这种情况下能达到很高的良率说明这种架构在任何情况下都能实现很高的良率,故障聚簇密度α设为1。图12中横坐标0-8代表故障TSV的数量,对应的纵坐标值代表发生对应数量故障的概率。最后一列代表三种架构的良率,良率Y的计算公式见公式(8),其中Px表示发生x个故障的概率,Rex表示发生x个故障的修复率。最后良率如图11中最右边柱状图所示。从图中可以看出,因为电路中大部分故障个数都集中0、1、2、3,尽管路由架构能容忍任何形式的聚簇故障,但是发生该类型故障的概率很小,基于环、基于路由和本发明架构的良率分别为98.98%,99.60%和99.97%,说明本发明提出的架构良率最高。
Figure GDA0002534844100000111
Figure GDA0002534844100000112
为了更加全面的比较三种架构的修复率,图13列出了4层蜂窝阵列与其他规模的矩形阵列的修复率对比。为了使三种架构的总TSV数量上尽量保持一致,相关TSV数量如表2所示,基于环、基于路由和基于蜂窝三种架构的冗余TSV数量分别为16,21和18。从图13可以看出无论在何种情况下,本发明提出的蜂窝结构的修复率均远远高于基于环的架构,略低于基于路由的结构,并且冗余TSV数量也在基于环架构和基于路由架构之间。这都说明本发明提出的冗余结构能在利用较少的冗余资源和硬件资源的条件下达到相对较高的修复率。
表2三种架构的规模
Figure GDA0002534844100000121
图13为三种架构对聚簇故障的容错能力:(a)6*6聚簇窗,(b)5*5聚簇窗,(c)4*4聚簇窗,(d)3*3聚簇窗,针对面积开销及时延开销进行说明,具体如下:
A.面积开销
为了计算冗余架构的面积开销,本发明采用了综合工具Synopsys DesignVision和Nangate 45nm开放单元库技术参数,表3列出了基于环的冗余架构、基于路由的冗余架构和本发明提出的基于蜂窝的架构所使用的TSV数量和各种MUX的数量。冗余比是指冗余TSV的数量与信号TSV的数量的比值,从表3中可以看出,基于环、基于路由和基于蜂窝三种结构的冗余比分别为14.29%、25%和19.67%。这意味着本发明提出的基于蜂窝的架构需要的冗余TSV数量比基于环的架构多比基于路由的架构少。从表3中也可以看出三种方法使用不同类型MUX的数量和MUX开销总和,实验中TSV的直径设为1μm。从表中可看出基于环方法和本发明方法相对于路由方法的平均硬件开销分别减小67.36%和51.75%。由此可知,本发明提出的架构的硬件开销略微大于基于环方法,但相对于基于路由方法的开销大大减小。
表3硬件开销
Figure GDA0002534844100000131
B.时延开销
故障TSV的修复过程就是为故障TSV重路由到冗余TSV的过程,由于故障TSV和冗余TSV有一段距离,因此必然会发生信号重路由引起的路径延迟,假设相邻TSV之间的距离是50μm,假设每10mm的信号传播延迟是5ns,则我们可以推算出路径延迟,MUX延迟则由综合工具Synopsys DesignVision仿真得到,从表4中我们可以看出三种架构在不同故障个数下的路径延迟和MUX延迟,表4中列出的路径延迟和MUX延迟都是最差情况下的延迟。从中可以看出,本发明提出的架构的路径延迟最小,当故障个数大于4时,本发明提出的方法MUX延迟也最小,当故障数量小于等于4时,本发明总延迟略高于基于环方法,但远远低于路由方法,当故障数量大于4时,本发明提出的方法总延迟最小。从表中可知,当故障数量为8时,本发明方法相对于基于环方法和基于路由方法,总延迟分别减小20.69%和46.93%。
表4三种架构时延比较
Figure GDA0002534844100000141
针对现有的修复聚簇故障方法普遍存在的面积开销太大或者修复率不高的问题,本发明提出一种基于蜂窝的TSV聚簇故障容错结构来解决聚簇故障问题,不仅能保持较高的良率还能维持较小的面积开销和时延。仿真结果表明,本发明提出的架构对均匀故障具有99.84%的修复率,对于高度聚簇的4个故障(2*2聚簇窗),本发明提出的方法修复率比基于环方法高44%左右,对于高度聚簇的6个故障,本发明方法也能达到82%的修复率。此外,本发明方法的面积开销相对于基于路由方法减小51.75%,总时延相对于基于环方法和路由方法分别减少20.69%和46.93%。根据复合泊松分布模拟聚簇故障模型,基于环、基于路由和本发明架构的良率分别为98.98%,99.60%和99.97%,说明本发明提出的架构良率最高。所以本发明提出的架构能以合理的硬件开销修复高度聚簇的故障。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种基于蜂窝的TSV聚簇故障容错结构,其特征在于,所述结构由N层环形结构组成,最里层的环形结构是一个六边形,下一层的环形结构基于上一层环形结构的外围边来构建,在上一层环形结构的每条外围边上构建一个六边形,构建的所有六边形组成了下一层的环形结构,在各六边形的六个顶点处都设有一个信号TSV,称为顶点信号TSV;
在最外层环形结构中的六边形中心处都设有一个冗余TSV,在剩余层环形结构的六边形中心处都设有一个信号TSV,称为中心信号TSV,每层环形结构中的中心信号TSV或冗余TSV均呈六边形分布;
冗余TSV呈六边形分布,以所述六边形的任一条边为基准方向,对N层环形结构进行划分,划分成(2N-1)行六边形,第i行的六边形间通过顺时针方向进行信号转移,相邻行的六边形间通过逆时针方向进行信号转移,顺时针方向或逆时针方向表示六边形中的顶点信号TSV间的信号转移方向。
2.如权利要求1所述基于蜂窝的TSV聚簇故障容错结构,其特征在于,在最外层的环状结中,六边形中的所有顶点信号TSV都可向冗余TSV转移信号,在剩余层的环状结构中,六边形中的三个顶点信号TSV1可向中心信号TSV转移信号,中心信号TSV可向剩余三个边缘信号TSV2转移信号,顶点信号TSV1与顶点信号TSV2交叉设置。
3.如权利要求1或2所述基于蜂窝的TSV聚簇故障容错结构,其特征在于,最外层的外围信号TSV间可双向转移信号,最外层的外围信号TSV为最外层环形结构中不邻接六边形的信号TSV。
4.如权利要求1或2所述基于蜂窝的TSV聚簇故障容错结构,其特征在于,所述冗余TSV的数量为6*(n-1)。
CN201910490688.9A 2019-06-06 2019-06-06 一种基于蜂窝的tsv聚簇故障容错结构 Active CN110223965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910490688.9A CN110223965B (zh) 2019-06-06 2019-06-06 一种基于蜂窝的tsv聚簇故障容错结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910490688.9A CN110223965B (zh) 2019-06-06 2019-06-06 一种基于蜂窝的tsv聚簇故障容错结构

Publications (2)

Publication Number Publication Date
CN110223965A CN110223965A (zh) 2019-09-10
CN110223965B true CN110223965B (zh) 2020-08-04

Family

ID=67819672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910490688.9A Active CN110223965B (zh) 2019-06-06 2019-06-06 一种基于蜂窝的tsv聚簇故障容错结构

Country Status (1)

Country Link
CN (1) CN110223965B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112329363B (zh) * 2020-11-04 2022-03-11 安徽工程大学 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428553A (zh) * 2009-05-20 2012-04-25 高通股份有限公司 用于提供穿硅通孔(tsv)冗余度的方法与设备
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN103780243A (zh) * 2014-01-28 2014-05-07 合肥工业大学 一种具有转移信号功能的3d芯片冗余硅通孔容错结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201525494A (zh) * 2013-12-26 2015-07-01 Nat Univ Tsing Hua 測試兼具容錯矽穿通道裝置
TWI556247B (zh) * 2014-11-12 2016-11-01 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法
CN104935324A (zh) * 2015-06-26 2015-09-23 合肥工业大学 一种双硅通孔在线自容错结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428553A (zh) * 2009-05-20 2012-04-25 高通股份有限公司 用于提供穿硅通孔(tsv)冗余度的方法与设备
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN103780243A (zh) * 2014-01-28 2014-05-07 合肥工业大学 一种具有转移信号功能的3d芯片冗余硅通孔容错结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Architecture of ring-based redundant TSV for clustered faults;Wei-Hen Lo ; Kang Chi ; TingTing Hwang;《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS 》;20151231;第24卷(第12期);全文 *
基于改进CAF-WAS的绑定前硅通孔测试;卞景昌,梁华国,聂牧,倪天明,徐秀敏,黄正峰;《计算机工程与科学》;20170331;第39卷(第3期);全文 *

Also Published As

Publication number Publication date
CN110223965A (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
CN110323218B (zh) 一种面向三维集成电路中tsv的容错架构
Zhao et al. Cost-effective TSV grouping for yield improvement of 3D-ICs
US9401312B1 (en) TSV redundancy scheme and architecture using decoder/encoder
CN110223965B (zh) 一种基于蜂窝的tsv聚簇故障容错结构
KR101837877B1 (ko) 대면적 질화물 반도체 디바이스들을 위한 장애 허용 설계
WO2022062045A1 (zh) 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构
JPH02177345A (ja) 半導体集積回路装置
US20220416145A1 (en) Two-dimensional scalable superconducting qubit structure and method for controlling cavity mode thereof
US10684929B2 (en) Self healing compute array
Wang et al. A new cellular-based redundant TSV structure for clustered faults
CN110491850B (zh) 一种基于间隔分组的tsv故障容错方法
US10777537B2 (en) Face-to-face three-dimensional integrated circuit of simplified structure
KR20070023950A (ko) 다수의 셀이 결합된 발광 소자
US8384201B2 (en) Wafer and method for improving yield rate of wafer
CN109117318B (zh) 基于分区的tsv聚簇故障容错系统及方法
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
TW201334122A (zh) 隨機存取記憶體的製造方法
Ni et al. CC-RTSV: Cross-cellular based redundant TSV Design for 3D ICs
WO2017183352A1 (ja) 半導体チップおよびこれを備えた半導体装置
KR100230398B1 (ko) 고집적 반도체 메모리소자
CN110430086B (zh) 基于分时复用的tsv蜂窝单环结构、tsv蜂窝多环结构及容错方法
KR20130047056A (ko) 반도체 집적회로
TWI248192B (en) Semiconductor integrated circuit and its manufacturing method
Zhang et al. A TSV repair method for clustered faults
CN110620097A (zh) 一种3d芯片冗余硅通孔的容错结构和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant