CN109117318B - 基于分区的tsv聚簇故障容错系统及方法 - Google Patents

基于分区的tsv聚簇故障容错系统及方法 Download PDF

Info

Publication number
CN109117318B
CN109117318B CN201810908262.6A CN201810908262A CN109117318B CN 109117318 B CN109117318 B CN 109117318B CN 201810908262 A CN201810908262 A CN 201810908262A CN 109117318 B CN109117318 B CN 109117318B
Authority
CN
China
Prior art keywords
tsv
routing module
routing
fault
module array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810908262.6A
Other languages
English (en)
Other versions
CN109117318A (zh
Inventor
倪天明
常郝
梁华国
黄正峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Polytechnic University
Original Assignee
Anhui Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Polytechnic University filed Critical Anhui Polytechnic University
Priority to CN201810908262.6A priority Critical patent/CN109117318B/zh
Publication of CN109117318A publication Critical patent/CN109117318A/zh
Application granted granted Critical
Publication of CN109117318B publication Critical patent/CN109117318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明适用于超大规模集成电路技术领域,提供了一种基于区分的TSV聚簇故障容错系统及方法,系统包括:由四个M*N的路由模块阵列一组成,四个路由模块阵列一组成一个4M*N的路由模块阵列二;路由模块阵列一由(M*N‑1)个路由模块一、及一个路由模块二组成,路由模块二设于路由模块阵列一的临接边界;路由模块一由STSV、信号及路由开关组成,路由开关用于连接STSV与信号;路由模块二由RTSV及路由开关组成。相对于路由容错方法,在保证良率的前提下,会使用更少的冗余TSV,使得面积开销大大节省;由于各区域均分配了冗余TSV,修复路径相对短,意味着时序开销更短;对于特定的聚簇区域,提供信号转移的方向选择更多,保证更高的容错能力,提升3D芯片良率。

Description

基于分区的TSV聚簇故障容错系统及方法
技术领域
本发明属于超大规模集成电路技术领域,提供了一种基于区分的TSV聚簇故障容错系统及方法。
背景技术
随着CMOS工艺节点逐渐接近物理极限,摩尔定律正式走向了终结。三维集成电路(3DIC)技术的出现为半导体行业的发展提供了新的动力,近些年成为了业界的研究热点。3DIC技术利用硅通孔(TSV)在垂直方向上将多个堆叠的裸片进行互连,具有高性能、高带宽、低功耗且支持异构集成等优点。同时基于TSV的3DIC技术也面临着制造工艺、3DIC测试、热管理、互连设计和CAD算法与工具等方面的新的挑战。
3D芯片在制造过程中容易产生缺陷,在堆叠过程中也会由于不对齐绑定、应力等因素引起TSV缺陷,TSV的堆叠质量不仅取决于堆叠工艺技术,还受硅片本身粗糙度和清洁度的影响。一旦堆叠过程中某个TSV产生缺陷,其周围的TSV也很有可能产生缺陷,TSV的缺陷呈现聚簇分布,影响3D芯片的良率及可靠性。
三星公司提出了一种信号切换的冗余策略可以有效提升3D DRAM良率。6个TSV作为一组,每一组使用多路开关选择其中4个TSV用于信号传输,剩余2个TSV用于冗余,冗余比为4:2,该方法可以容忍任何一个或两个TSV发生故障。而基于信号转移的容错结构,它在每个TSV块中添加1个冗余TSV形成一个TSV链。那么,原来经由某故障TSV传输的信号可以通过邻近TSV传输,因此它可以容忍TSV块中的某一个TSV发生故障。
基于交叉开关的冗余结构用于3D片上网络的容错。冗余TSV添加到TSV阵列(路由模块阵列)的行或列,连接故障TSV的信号可以经由交叉开关实现转移,这种方法可以容忍行或列中任意一个TSV发生故障。
上述方法都可以在一定程度上实现3D芯片良率的提升,但这些方法都假设TSV故障是均匀分布的(各TSV故障彼此独立),采用邻近TSV实现信号的转移。但实际上,由于聚簇效应的存在,故障TSV的邻近TSV也是很大概率上发生故障的,那么简单通过旁边TSV转移信号就显得不那么可行了。
针对TSV聚簇故障的容错方案,研究甚少,现有主要有基于路由的TSV容错方法,基于路由的TSV容错方法将冗余TSV放置于TSV阵列边缘,当TSV阵列规模较大时,冗余TSV的数目会很多,而单个TSV的面积较大,故该方法面积开销过大。
发明内容
本发明实施例提供了一种基于分区的TSV聚簇故障容错系统,旨在解决基于路由的TSV容错方法需要插入的冗余TSV的数目多,面积开销过大的问题。
本发明是这样实现的,一种基于分区的TSV聚簇故障容错系统,所述系统包括:
由四个M*N的路由模块阵列一组成,四个路由模块阵列一组成一个2M*2N的路由模块阵列二;
路由模块阵列一由(M*N-1)个路由模块一、及一个路由模块二组成,路由模块二设于路由模块阵列一的临接边界;
路由模块一由STSV、信号及路由开关组成,路由开关用于连接STSV与信号;
路由模块二由RTSV及路由开关组成。
进一步的,路由模块一中的路由开关内设有3个MUX,
当路由开关位于RTSV所在行或RTSV所在列,且不处于路由模块阵列一的边界时,配置3个4-to-1MUX;
当路由开关位于路由模块阵列一的边界,且不位于RTSV所在行及RTSV所在列时,配置3个2-to-1MUX;
当路由开关位于路由模块阵列一的内部时,配置3个3-to-1MUX。
本发明是这样实现的,一种述基于分区的TSV聚簇故障容错方法,该方法包括如下步骤:
S1检测各路由模块阵列一中的故障TSV,并将故障TSV放入对应的故障TSV集合,将冗余TSV放入冗余TSV集合;
S2、在存在故障STSV的路由模块阵列一中添加超级源节点,超级源节点用于连接对应路由模块阵列一中的所有故障STSV,同时添加一个超级目标节点,超级目标节点连接所有的RTSV;
S4、查找从超级源节点到超级目的节点的增广路径p;
S5、当故障STSV数目小于等于RTSV数目,且存在路径长度不超过预设长度的增广路径时,判定为容忍所述聚簇TSV故障。
与现有技术相比,本发明有如下优点:
1、相对于路由容错方法,在保证良率的前提下,本发明将会使用更少的冗余TSV,使得面积开销大大节省;
2、由于各区域均分配了冗余TSV,本发明修复路径相对短,意味着时序开销更短;
3、对于特定的聚簇区域,本发明提供信号转移的方向选择更多,保证更高的容错能力,提升3D芯片良率。
附图说明
图1为本发明实施例提供的基于分区的TSV聚簇故障容错系统的结构示意图;
图2为本发明实施例提供的路由开关a至路由开关f间的信号流向示意图;
图3为本发明实施例提供的图中2中区域A的局部放大图;
图4为本发明实施例提供的额基于分区的TSV聚簇故障容错方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供的基于分区的TSV聚簇故障容错方法可以容忍TSV聚簇故障,不同于以往现有技术中将冗余TSV放置于路由模块阵列二的边缘,该方法将整个路由模块阵列均匀划分成4个区域,即4个路由模块阵列一,然后在每个区域的邻接边界上分别添加一个冗余TSV。
图1为本发明实施例提供的基于分区的TSV聚簇故障容错系统的结构示意图,为了便于说明,仅示出于本发明实施例相关的部分。
该系统包括:
由四个M*N(其中,N的取值可以与M相同,或者与M不相同)的路由模块阵列一组成,四个路由模块阵列一组成一个2M*2N的路由模块阵列二;
路由模块阵列一由(M*N-1)个路由模块一,及一个路由模块二组成,路由模块二设于路由模块阵列一的临接边界,临接边界是指边界所在侧存在路由模块阵列一;
路由模块一由STSV、信号及路由开关组成,路由开关用于连接STSV与信号;STSV为信号TSV(Signal TSV);
路由模块二由RTSV及路由开关组成,RTSV为冗余TSV(Redundant TSV)。
在本发明实施例中,路由模块一中的路由开关内设有3个MUX(多路复用器),
当路由开关位于RTSV所在行或RTSV所在列,且不处于路由模块阵列一的边界时,配置3个4-to-1MUX,其中,4-to-1MUX是指四进一出的多路复用器;
当路由开关位于路由模块阵列一的边界,且不位于RTSV所在行及RTSV所在列时,配置3个2-to-1MUX,其中,2-to-1MUX是指两进一出的多路复用器;
当路由开关位于路由模块阵列一的内部时,配置3个3-to-1MUX,其中,3-to-1MUX是指三进一出的多路复用器。
信号为路由模块一的信号起点,通过路由开关中的3个MUX选择传输路径,其中2个MUX用于转移到相邻TSV,另一个MUX用于连接本地信号,即传输至本地TSV。
本发明具体以1个8*8的路由模块阵列二为例进行说明,如图1所示,将8*8的路由模块阵列二分成四个路由模块一,即图1中的四个区域,I区、II区、III区和IV区,冗余TSV设于四个区域两临接边界的交点处,即I区的右下角,II区的左下角,III区的右上角,IV区的左上角,因此I区的路由方向可以设置为由西向东、由北向南,II区的路由方向为由东向西、由北向南;III区路由方向由西向东、由南向北;IV区路由方向由东向西、由南向北。
上述四个区域中的STSV都有2个路由方向用于信号转移,因而这些信号TSV对应的路由开关都包括3个MUX:其中2个用于转移到相邻TSV,另一个用于连接本地信号。另外,分布在RTSV的同行或同列,且不在路由模块阵列一边界的信号TSV配有4-to-1MUX。位于路由模块阵列一边界,但不处于RTSV同行或同列的信号TSV则连接2-to-1MUX,其余的信号TSV均连接到3-to-1MUX,图2为本发明实施例提供的路由开关a至路由开关f间的信号流向示意图,图3为本发明实施例提供的图中2中区域A的局部放大图;
图4为本发明实施例提供的额基于分区的TSV聚簇故障容错方法流程图,该方法包括如下步骤:
S1检测各路由模块阵列一中的故障TSV,并将故障TSV放入对应的故障TSV集合,将冗余TSV放入冗余TSV集合;
S2、在存在故障STSV的路由模块阵列一中添加超级源节点,超级源节点用于连接对应路由模块阵列一中的所有故障STSV,同时添加一个超级目标节点,超级目标节点连接所有的RTSV;
S4、查找从超级源节点到超级目的节点的增广路径p;
S5、当故障STSV数目小于等于RTSV数目,且存在路径长度不超过预设长度的增广路径时,判定为容忍所述聚簇TSV故障。
在本发明实施例中,将路由模块阵列一当作一个有向图G(V,E),V是阵列各TSV及相关路由开关的集合,E代表连接两个节点边的集合,单位容量为1。若故障TSV及RTSV的数目均大于1,那么整个路由模块阵列一可以看作是1个多源多目标的网络,添加一个超级源节点S指向将所有的故障TSV,并将所有的RTSV汇聚成一个超级目标节点T,那么路由模块阵列一将转化成单源单目标网络;
修复路径的构建,输入G(V,E)、故障TSV集合{FTSV}和冗余TSV集合{RTSV};输出修复路径RE。首先,初始化流图并将其保存在队列中。经过TSV测试,将得到故障TSV集合,添加超级源源节点S和超级目标节点T,分别连接所有故障TSV和RTSV,对于流图中的每条边均初始化为0,然后,从源节点到目的节点寻找增广路径p,通过将时序开销转换成修复路径长度,可以判断是否发生时序违规,当故障TSV数目小于等于冗余TSV数目,且存在增广路径长度不超过预设长度时,认为容忍该聚簇TSV故障,而找到的增广路径即代表修复路径。如果发生时序违规,即增广路径长度均超过预设长度时,则认为不可容忍该聚簇TSV故障,或者说故障TSV数目大于冗余TSV数目,则认为不可容忍该聚簇TSV故障,路径修复算法如表1所示:
Figure BDA0001761113330000071
表1路径修复算法
将各路由模块阵列二划均分为四个区域(路由模块阵列一),在每个区域的临接边界处分别添加一个冗余TSV,当STSV故障发生聚簇时,各区域通过搜索从故障STSV指向冗余TSV的修复路径实现TSV聚簇故障容错;当某个STSV发生故障时,修复路径上所有信号都要转移到邻近的STSV,直到最后一个信号转移到冗余TSV上,而每次转移过程都会引入额外的时序延迟开销,但是分区的TSV聚簇故障容错方法,通过插入冗余TSV使得修复路径相对变短,进而保证较小的时序开销;提高容错能力高,良率可以达到99.88%,可以容忍TSV发生聚簇的错误以提升3D芯片良率。
与现有技术相比,本发明有如下优点:
1、相对于路由容错方法,在保证良率的前提下,本发明将会使用更少的冗余TSV,使得面积开销大大节省;
2、由于各区域均分配了冗余TSV,本发明修复路径相对短,意味着时序开销更短;
3、对于特定的聚簇区域,本发明提供信号转移的方向选择更多,保证更高的容错能力,提升3D芯片良率。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于分区的TSV聚簇故障容错系统,其特征在于,所述系统包括:
由四个M*N的路由模块阵列一组成,四个路由模块阵列一组成一个2M*2N的路由模块阵列二;
路由模块阵列一由(M*N-1)个路由模块一、及一个路由模块二组成,路由模块二设于四个路由模块阵列一的边界;
路由模块一由STSV、信号及路由开关组成,路由开关用于连接STSV与信号;
路由模块二由RTSV及路由开关组成。
2.一种如权利要求1所述基于分区的TSV聚簇故障容错系统,其特征在于,路由模块一中的路由开关内设有3个MUX,
当路由开关位于RTSV所在行或RTSV所在列,且不处于路由模块阵列一的边界时,配置3个4-to-1MUX;
当路由开关位于路由模块阵列一的边界,且不位于RTSV所在行及RTSV所在列时,配置3个2-to-1MUX;
当路由开关位于路由模块阵列一的内部时,配置3个3-to-1MUX。
3.一种基于权利要求1至2任一权利要求所述基于分区的TSV聚簇故障容错系统的容错方法,其特征在于,所述方法包括如下步骤:
S1、检测各路由模块阵列一中的故障TSV,并将故障TSV放入对应的故障TSV集合,将冗余TSV放入冗余TSV集合;
S2、在存在故障STSV的路由模块阵列一中添加超级源节点,超级源节点用于连接对应路由模块阵列一中的所有故障STSV,同时添加一个超级目标节点,超级目标节点连接所有的RTSV;
S4、查找从超级源节点到超级目的节点的增广路径p;
S5、当故障STSV数目小于等于RTSV数目,且存在路径长度不超过预设长度的增广路径时,判定为容忍所述聚簇TSV故障。
CN201810908262.6A 2018-08-10 2018-08-10 基于分区的tsv聚簇故障容错系统及方法 Active CN109117318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810908262.6A CN109117318B (zh) 2018-08-10 2018-08-10 基于分区的tsv聚簇故障容错系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810908262.6A CN109117318B (zh) 2018-08-10 2018-08-10 基于分区的tsv聚簇故障容错系统及方法

Publications (2)

Publication Number Publication Date
CN109117318A CN109117318A (zh) 2019-01-01
CN109117318B true CN109117318B (zh) 2020-12-29

Family

ID=64851762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810908262.6A Active CN109117318B (zh) 2018-08-10 2018-08-10 基于分区的tsv聚簇故障容错系统及方法

Country Status (1)

Country Link
CN (1) CN109117318B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323218B (zh) * 2019-06-06 2020-11-03 安徽工程大学 一种面向三维集成电路中tsv的容错架构
CN110491850B (zh) * 2019-08-29 2020-11-27 合肥工业大学 一种基于间隔分组的tsv故障容错方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
KR20130047056A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 반도체 집적회로
TW201618106A (zh) * 2014-11-12 2016-05-16 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101737264B1 (ko) * 2016-02-05 2017-05-17 연세대학교 산학협력단 3차원 집적회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
KR20130047056A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 반도체 집적회로
TW201618106A (zh) * 2014-11-12 2016-05-16 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Architecture of Ring-Based Redundant TSV for Clustered Faults;Wei-Hen Lo, Kang Chi, and TingTing Hwang;《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》;20161231;第24卷(第12期);第3437页-3449页 *

Also Published As

Publication number Publication date
CN109117318A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
Jiang et al. On effective through-silicon via repair for 3-D-stacked ICs
US8265070B2 (en) System and method for implementing a multistage network using a two-dimensional array of tiles
Jiang et al. On effective TSV repair for 3D-stacked ICs
TWI299901B (en) Stacked semiconductor device
US8866303B2 (en) Semiconductor device with configurable through-silicon vias
US10082541B2 (en) Mixed redundancy scheme for inter-die interconnects in a multichip package
US9401312B1 (en) TSV redundancy scheme and architecture using decoder/encoder
CN109117318B (zh) 基于分区的tsv聚簇故障容错系统及方法
US10684929B2 (en) Self healing compute array
US11336286B2 (en) Scalable micro bumps indexing and redundancy scheme for homogeneous configurable integrated circuit dies
WO2022021822A1 (zh) 近存计算模块和方法、近存计算网络及构建方法
Cheong et al. A 3-D rotation-based through-silicon via redundancy architecture for clustering faults
CN110491850B (zh) 一种基于间隔分组的tsv故障容错方法
Hsieh et al. Fault-tolerant mesh for 3D network on chip
Ouyang et al. A TSV fault-tolerant scheme based on failure classification in 3D-NoC
US10108364B2 (en) IC module and method of decoding resource access requests
US10715149B1 (en) Configurable logic block (CLB) internal routing architecture for enhanced local routing and clocking improvements
US10879903B2 (en) Distributed I/O interfaces in modularized integrated circuit devices
Lee et al. TRUST: Through-Silicon via Repair Using Switch Matrix Topology
Chatterjee et al. A spare link based reliable network-on-chip design
US12124736B2 (en) In-memory computing module and method, and in-memory computing network and construction method therefor
Zhang et al. A TSV repair method for clustered faults
US20230244415A1 (en) In-memory Computing Module and Method, and In-memory Computing Network and Construction Method Therefor
Liang et al. AN: 1 Single-Channel TDMA Fault-Tolerant Technique for TSVs in 3D-ICs
CN110430086B (zh) 基于分时复用的tsv蜂窝单环结构、tsv蜂窝多环结构及容错方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant