CN110516272B - 一种三维集成电路缺陷tsv的动态自修复方法和装置 - Google Patents

一种三维集成电路缺陷tsv的动态自修复方法和装置 Download PDF

Info

Publication number
CN110516272B
CN110516272B CN201810708362.4A CN201810708362A CN110516272B CN 110516272 B CN110516272 B CN 110516272B CN 201810708362 A CN201810708362 A CN 201810708362A CN 110516272 B CN110516272 B CN 110516272B
Authority
CN
China
Prior art keywords
repair
tsvs
tsv
circuit
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810708362.4A
Other languages
English (en)
Other versions
CN110516272A (zh
Inventor
赵凯
邝艳梅
缪旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Central Corp Of Technology And Technology Co ltd
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Publication of CN110516272A publication Critical patent/CN110516272A/zh
Application granted granted Critical
Publication of CN110516272B publication Critical patent/CN110516272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及一种三维集成电路缺陷TSV的动态自修复方法和装置。修复电路分为主端修复电路和从端修复电路,主端修复电路用于配置修复路径,从端修复电路用于恢复修复后的数据信号。当缺陷TSV的数量小于或等于冗余TSV数量时,应用冗余容错修复(硬修复)对其进行修复。否则,先对缺陷TSV进行冗余容错修复(硬修复),再将剩余缺陷TSV进行并串‑串并转换修复(软修复)。本发明避免了传统修复方案中修复率高低取决于冗余TSV数量的弊端,增加了修复路径的选择,进而提高了缺陷TSV被修复的可能性。通过重构电路来修复由于工作环境及芯片老化率等因素影响下的TSV数据通道缺陷问题,有利于延长芯片的工作寿命,减少经济损失。

Description

一种三维集成电路缺陷TSV的动态自修复方法和装置
技术领域
本发明属于面向三维封装中的高可靠性数据通道研究领域,涉及三维集成电路中缺陷TSV(Through Silicon Via)的动态自修复问题,具体涉及一种基于冗余容错修复(硬修复)和并串-串并转换修复(软修复)结合的双重动态自修复方案,目的是通过重构电路来修复由于工作环境及芯片老化率等因素影响下的数据通道突发缺陷问题,达到延长芯片工作寿命的目的。
背景技术
早期的集成电路,设计过程相对简单,每个芯片的集成度低,随着汽车电子、移动通信和其他消费类电子产品的快速发展,电子设备对于集成电路的多功能、小型化、低功耗、高速度、高可靠性和便携式的要求不断提升,因此芯片的集成数也在不断增加。基于TSV垂直互连的三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽、以及不同工艺技术的异质集成,从而大幅度降低芯片功耗、减小延时、提高性能、拓展功能,并为实现复杂功能的SoC(System-On-Chip)提供可能。
TSV即穿透硅通孔技术,是实现三维系统级封装垂直电互连的核心技术。该技术在集成电路芯片的硅衬底上制造通孔,并用金属填充形成垂直方向上的互联导线,以链接上下两层的电路接口。通过将功能模块垂直方向进行堆叠来替代传统的水平方向的放置,明显地降低模块间的互联线长度,从而缩短了信号的传输距离,减少了信号的衰减,进一步提升整个三维集成系统的性能。
TSV的制造工艺复杂,在制造过程中可能会产生各种各样的故障。有些明显的故障可以在键合前检测出来并进行及时的修复处理,但也存在一些潜在的故障无法在一开始的检测中被发现,这类故障在芯片工作环境的影响下变成影响芯片正常工作的关键缺陷。因此需要对TSV缺陷进行动态的自修复处理。
目前对TSV数据通道的修复主要分为静态修复和动态修复两种,静态修复主要是在键合前直接用正常的TSV通道替换缺陷TSV通道,经过测试确认无缺陷后再对芯片进行键合。在现有的文献中,对TSV的动态自修复方法有基于硬件映射的方法、基于编码的修复方法、基于路由的修复方法等。这些动态修复都是针对键合过程中,由于制造工艺造成的TSV缺陷,且冗余TSV的数量决定了修复率的高低,当冗余数量不足时,无法实现完全修复。本发明主要针对在工作时,受到工作环境等复杂因素引起的突发性缺陷,当出现突发性缺陷时,使用双重修复方法修复缺陷,可以降低冗余TSV数量对修复率的影响,从而使芯片恢复正常地工作。
对TSV数据通道的动态自修复可以避免芯片工作数据的丢失,使芯片在少量数据通道出现缺陷时还能保持正常工作,有利于避免由于突发性缺陷导致整个芯片失效的情况,减少了由于数据通道缺陷问题导致的经济损失。尤其是在航空航天、生物医疗电子、工业物联网等特殊服役环境下,由于工作温差大或者工作环境复杂等因素,TSV更容易产生缺陷,因此在服役过程中对三维封装中的高可靠性数据通道的动态自修复研究无论是在学术研究、实际应用还是在经济上都具有深远的意义。
发明内容
本发明的目的是提供一种针对3D芯片TSV工作时突发缺陷的动态自修复方案,首先提出一种并串-串并转换修复(软修复)方案;然后提出一种基于冗余容错修复(硬修复)和并串-串并转换修复(软修复)结合的双重动态自修复方案。本发明能够使芯片恢复正常工作,从而避免由于TSV缺陷引起整个芯片失效的问题,增长芯片的使用寿命。
为了达到上述目的,本发明首先公开一种基于并串-串并转换修复(软修复)的三维集成电路缺陷TSV的动态自修复方法,包括以下步骤:
在修复电路的数据信号发送端将缺陷TSV所传输的数据信号通过并行转串行电路后由正常TSV发送给修复电路的数据信号接收端;
在修复电路的数据信号接收端通过串行转并行电路将串行的数据信号分离出来。
进一步地,上述方法中当并行传输转成串行传输时,将串行传输的速率提高以保证传输的时效性,并控制传输速率不超过设定的阈值以避免导致TSV失效。
进一步地,上述方法可分为两种修复策略:(a)最短路由距离优先的修复策略;(b)最小权值优先的修复策略。
在上述方法基础上,本发明公开一种三维集成电路缺陷TSV动态双重修复的方法,采用冗余容错修复和并串-串并转换修复结合的双重动态自修复方式,主要包括两个部分:一是硬件冗余容错修复部分,二是并串—串并转换软修复部分。
其中,硬件冗余容错修复部分主要是在芯片中备份部分冗余TSV,当缺陷TSV数量少于或等于冗余TSV时,修复电路控制器将原本由缺陷TSV传输的数据信号通过路由器转移到冗余TSV上传输,从而实现动态修复;而并串—串并转换修复部分则当缺陷TSV数量大于冗余TSV时,在修复电路的数据信号发送端将超过冗余TSV数量的缺陷通道信号按协议处理后通过并行转串行电路后由剩余的正常TSV发送出去,在修复电路的数据信号接收端再按协议处理后通过串行转并行电路将串行的数据信号分离出来。值得注意的是,在修复电路的数据接收端需要对接收到的数据进行传输模式的分析,根据数据的传输模式将数据信号进行处理。
进一步地,上述方法在发送数据信号前,按照修复电路的数据信号发送端和修复电路的数据信号接收端的协议对数据信号进行标记处理,所述标记处理通过标志位标记以下情况:a)所有检测的TSV正常不需要修复;b)采用冗余容错硬修复方式进行修复;c)采用并串-串并转换软修复方式;数据信号接收端识别所述标志位以进行相应处理。
进一步地,上述方法根据数据规模将TSV阵列动态划分成若干大小相等的TSV簇,每个所述TSV簇内工作TSV数量与冗余TSV数量成一定的比例,利用所述TSV簇同时对缺陷TSV进行修复处理以减少修复时间并减短修复的路由路径。
本发明还公开一种采用上述方法的三维集成电路缺陷TSV的动态自修复装置,包括主端修复电路和从端修复电路;所述主端修复电路对缺陷TSV的检测结果进行分析,并根据分析结果对缺陷TSV所传输的数据信号进行修复方式、修复路径的配置,并发送至所述从端修复电路;所述修复方式包括冗余容错修复方式和并串-串并转换修复方式;所述从端修复电路根据所述配置对缺陷TSV进行修复。
以两层芯片信号的单向传输为例,如图1所示,所谓信号的单向传输是指数据信号只从一层芯片向另一层芯片传输,其传输过程是不可逆的。将修复电路根据信号的传输方向分成主端修复电路、从端修复电路。主端修复电路的作用是将工作信号根据修复指令选择合适的修复路径传输到从端芯片上,而从端修复电路则根据主端发送信号的方式将工作信号接收并分离恢复出来。在实际应用中,若芯片传输为双向传输则需要将每层芯片上的修复电路按TSV的输出、输入分配主从修复电路,即每层芯片上都存在主从修复电路,但主从电路间相互独立工作,互不影响。
上述装置中涉及的功能模块包括:主端修复电路中包括有主端控制模块、主端分析模块、修复方式选择模块、修复路径配置模块、信号发送模块。从端修复电路包括从端控制模块、从端分析模块、信号接收模块及工作信号恢复模块。
在本发明中,主端修复电路在接收到检测结果后,主端分析模块根据检测结果对缺陷TSV数量情况进行分析,当发现TSV缺陷时,计数器加1,并且将缺陷地址标记寄存在寄存器中,检测结果分析结束后,将分析结果发送到修复方式选择模块中。修复方式选择模块根据分析结果的情况选择修复的方式,修复的方式有冗余容错修复方式及并串-串并转换修复方式。修复路径配置模块根据主端控制模块及修复方式选择模块的指令寻找匹配的修复路径,当所有缺陷TSV都匹配到合适的修复路径时,信号发送模块根据修复方式选择模块及修复路径配置模块的输出指令寻找到的合适的修复路径发送信号,其发送信号中包括修复类型选择指令信号及工作指令信号(与从端之间产生某种协议)。另一方面,从端分析模块将从端的信号接收模块中接收到的信号根据协议(与主端之间的协议)的要求进行分析,主要作用是分析接收到的信号是通过哪种修复方式传输到从端的。从端控制模块根据分析结果控制工作信号恢复模块将工作信号恢复正常。
本发明相对于传统的TSV修复方案具有以下优点:1)双重修复,避免了传统修复方案中修复率高低取决于冗余TSV的数量的弊端,传统的修复方案中修复的缺陷TSV数量与冗余TSV数量有一一对应的关系,而本发明在冗余修复(硬修复)的基础上,应用并串-串并转换(软修复)进行进一步的修复,避免了在冗余TSV不足时,无法修复缺陷TSV的情况,进而延长了芯片的使用寿命。2)传统的TSV修复的目的在于提高成品率,而本发明主要针对的是芯片工作时,由于工作环境等复杂因素影响下的突发缺陷,目的是延长芯片的工作寿命,降低由于TSV缺陷无法修复导致的经济损失。
附图说明
图1是基于TSV的两层芯片单向传输三维结构图
图2是修复电路主从端框架示意图
图3是主从端修复流程图,其中(a)图为主端修复流程图,(b)图为从端修复流程图。
图4是TSV阵列分簇修复示意图。
图5是TSV阵列中心点TSV热能分析建模图。
图6是速率对TSV电迁移寿命影响结果柱状图。
图7是硬修复路径选择示意图,其中(a)图表示选择一个簇单元进行路径配置的示意图,(b)图表示冗余容错硬修复选择路径的可能性。
图8是一个3×3簇单元内最短路由距离优先修复策略的软修复路径配置的树状图。
图9是一个3×3簇单元内最小权值优先修复策略的软修复示意图,其中(a)图为设置权值的示意图,(b)图为选择匹配TSV示意图。
图10是修复路径的简单举例示意图,其中(a)图为通道正常传输路径图,(b)图是最短路由距离优先修复策略的通道缺陷修复传输路径图,(c)图是最小权值优先修复策略的通道缺陷修复传输路径图。
具体实施方式
以下结合附图对本发明提供的三维集成芯片缺陷TSV双重动态自修复方案作进一步详细描述。
本发明主要包括两大部分,主端修复电路及从端修复电路。其中主端修复电路主要包括主端控制模块、主端分析模块、修复方式选择模块、修复路径配置模块、信号发送模块(如图2),其作用是为本该由缺陷TSV传输的信号选择其他传输路径,即动态选择修复路径;而从端修复电路主要包括从端控制模块、从端分析模块、信号接收模块及工作信号恢复模块(如图2),其作用是将从主端通过修复路径传输过来的信号恢复成原始信号。图1中的信号传输方向只给出了从主端到从端的单向传输,可根据实际应用修改为双向传输。图2中主从端都有各自的控制模块,控制模块用于控制各端其他模块的工作。
本发明中,首先根据数据规模将TSV阵列动态划分成若干大小相等的TSV簇,每个簇内工作TSV数量与冗余TSV数量成一定的比例。分割成簇有利于同时对缺陷TSV进行修复处理,减少了修复的时间,且按簇修复能进一步减短修复的路由路径。以图4中3×3阵列为例,将TSV阵列切割成8条工作TSV:1条冗余TSV的簇组,将冗余TSV放置在中间的位置,保证了任意一个工作TSV出现缺陷时,其冗余容错的修复路径不会产生较大的差距。假设图4中路由与路由之间的距离为1,则当簇内任一工作TSV发生突发缺陷时,其冗余容错的修复路径的路由距离都小于等于2。
结合图2的修复电路框架图,本发明的修复流程如图3所示,其具体内容如下所述:首先通过检测电路检测缺陷TSV。检测电路的原理为:在检测电路的发送端通过TSV通道将检测数据发送到检测电路的接收端,接收端将接收到的数据与预存在比较器中的数据进行比较,若两组数据不一致,则表示该TSV通道存在缺陷,进而通过修复电路对缺陷进行修复。当检测电路检测结束后,将检测结果发送到主端修复电路中的主端分析模块,主端分析模块中的比较器将检测结果与预存在寄存器中的标准结果按位比较,每出现一处缺陷TSV对应的计数器加1,进而得到缺陷TSV的位置信息以及缺陷数量信息。当缺陷TSV数量大于冗余TSV数量时,主端控制模块控制修复方式选择模块选择(软硬)双重修复方式,否则选择应用冗余TSV替换缺陷TSV的冗余容错(硬)修复方式。本发明中所提到的双重修复指的是当缺陷TSV的数量大于冗余TSV数量时,将缺陷TSV所传输的工作信号分成两部分进行修复,硬修复部分选用冗余容错修复,软修复部分使用并串-串并转换修复。其中并串—串并转换修复(软修复)方案可分为两种修复策略:(a)最短路由距离优先修复策略;(b)最小权值优先修复策略。修复路径配置模块根据修复方式选择模块选择的修复方式对修复路径进行配置进而选择适合的修复传输路径。信号发送模块按照修复传输路径给从端电路发送信号,该信号中含有两端电路之间协议的标志位信号与工作数据信号。
从端电路中,从端控制模块用于控制从端电路其他模块的工作。信号接收模块接收从主端发送过来的信号。从端分析模块根据两端电路之间协议对信号的标志位进行分析,进而得出信号发送的方式。工作信号恢复模块根据从端分析模块得出的结论对工作信号进行恢复处理。
举例说明如下,主端分析模块每发现一处TSV缺陷,计数器将加1,当检测结果分析结束后,若计数器的值为0,则输出分析结果为00表示所有检测的TSV正常不需要修复;若计数器的值大于TSV的数量,则输出01,否则输出10。当修复方式选择模块选择的修复方式为双重修复时,应用冗余容错修复的信号,则信号发送模块发送信号的标志位为0,而应用并行转串行修复的信号其标志位为1。从端分析模若识别到标志位为0,则正常接收信号,若识别到的标志位为1时,则需要将工作信号做串并转换,分离恢复出原始工作信号。
在本发明中以图7~图10为例对修复路径的配置进行简单的叙述,图7左边的(a)图表示选择一个簇单元进行路径配置示意,右边的(b)图表示冗余容错硬修复选择路径的可能性,簇中间的冗余TSV可被簇内任一缺陷TSV选择且替换。假设每个路由之间的距离为1,当簇单元中只存在一个缺陷TSV时,只需要选择硬修复即可将缺陷修复,该缺陷TSV的修复路径为将工作信号路由到冗余TSV上传输,其修复路径距离为从缺陷TSV到冗余TSV的路由距离(以3×3阵列为例,应用硬修复时,其修复路径为2)。图8示意了一个3×3簇单元内选择最短路由距离优先修复策略的软修复路径配置的树状图。当缺陷TSV数量大于冗余TSV数量时,该修复电路选择传输路径的标准有:(1)将簇内TSV之间的路由距离设置为1。(2)根据检测结果中缺陷TSV的数量确定匹配TSV的数量,该数量与缺陷TSV的数量相等。(3)以缺陷TSV为原点,在剩余的正常TSV中按路由路径距离从小到大寻找匹配的TSV,所有匹配TSV与缺陷TSV之间的路由距离小于等于一定的数值,以保证每个缺陷TSV的路由距离不会发生太大的变化,且优先考虑寻找冗余TSV。(4)确定匹配TSV后,该匹配TSV的传输速率改变,且串行传输本身的数据信号及缺陷TSV的数据信号,而其他TSV按原来的传输速率传输数据信号。在图8中可以看到,结合软硬双重修复,当限定匹配TSV的传输速率不能比原来的增加两倍时,在本簇单元每个TSV都至少有5个TSV与之进行修复路径的匹配,而当匹配TSV的传输速率不受限制且缺陷TSV可向相邻簇单元寻找匹配TSV时,与缺陷TSV匹配的TSV数量将增加。那么该修复策略能容忍更多TSV发生缺陷。
图9示意了一个3×3簇单元内选择最小权值优先策略进行修复的示意图。当缺陷数量大于冗余数量时,该修复电路选择传输路径的标准有以下几点:(1)以冗余TSV为原点并设置为最高权值(具体权值大小根据矩阵大小决定),将与中心位置冗余TSV路由距离最远的TSV的权值大小设置为1,其他TSV的权值大小根据路由距离由近到远逐渐减小,路由距离越远权值越小。(2)根据检测结果确定缺陷TSV的数量及权值大小。(3)根据缺陷TSV的数量及权值大小,在剩余的正常TSV中按权值从小到大的顺序寻找合适传输的匹配TSV,匹配TSV的数量是数据信号TSV的约数,随着缺陷TSV的增加,匹配TSV的数量减少。在选择匹配TSV上尽可能避免选择阵列在某一条直线上的所有TSV。(4)确定匹配TSV后,将数据信号均衡的分配给匹配TSV进行传输,且尽可能的减少数据信号之间传输距离的差距。从图9(a)中可以看出,以中心冗余点为最高权值3,与路由距离最远的TSV权值为1、距离次之的为2。图9中(b)图中给出了修复电路中选择匹配TSV的简单示意图,从图中可知,由已知缺陷TSV的数量为3,则需要的匹配TSV数量为4,再根据最小权值优先策略的标准,可以确定匹配TSV的位置如图所示。
图10是修复路径的简单举例示意图,其中(a)图是通道正常传输路径图,(b)图是最短路由距离优先的通道缺陷修复传输路径图。(c)图是最小权值优先的通道缺陷修复传输路径图。从(a)图中可知,当不存在TSV缺陷时,主端芯片将工作信号通过TSV并行的发送到从端芯片中,而从端芯片只需并行接收工作信号即可。从(b)图中可知,当TSV缺陷数量大于冗余TSV时,将与冗余TSV数量等量的信号通过冗余TSV传输,即有多少路冗余TSV数量则传输多少路工作信号;而另一部分则通过并行转串行的方式通过其他正常的工作TSV(包括冗余TSV)进行传输,两部分数据信号传输的速率不一致。
假设TSV阵列中有M个工作TSV,N个冗余TSV,当出现R个缺陷TSV时,若R≤N,则选用冗余容错替换修复(硬修复)。当R>N时,N个缺陷TSV选择冗余容错替换修复(硬修复),剩余R-N个缺陷TSV按照最短路由距离优先策略将信号经过协议处理后按并串转换的方式通过R-N个正常TSV修复(软修复),为了保证时效性,这些TSV的传输速率将改变;除此之外的M+N-2R个TSV按原来的路径及传输速率进行数据信号的传输。
从图10中(c)图中可知,当TSV缺陷数量大于冗余TSV时,将所有的信号按照相同的传输速率重新均衡分配,经过协议处理后进行并串转换传输。剩余不做传输的TSV用于做隔离。
假设TSV阵列中有M个工作TSV,N个冗余TSV,当出现R个缺陷TSV且R>N时按照最小权值优先策略选择匹配的TSV数量,并将数据信号均衡分配到每个匹配TSV上。匹配TSV的数量是工作TSV的约数,随着缺陷TSV的增加,匹配TSV的数量减少。例如,3×3阵列中,信号TSV与冗余TSV数量比为8:1,则当1<缺陷TSV数量<5,应当选择匹配的TSV数量为4,则传输速率由原来的f,变成了2f;当5<缺陷TSV数量<8,应当选择匹配的TSV数量为2,则传输的速率由原来的f变成了4f。
在修复路径的匹配时,需要考虑多方面的因素,例如修复路径的长短,所选择匹配TSV的承受压力等。在本发明所提到的双重修复中,当并行传输转成串行传输时,为了保证传输的时效性,避免造成传输通道的拥堵,需要将串行传输的传输速率提高。比如,当并行传输的传输速率为f时,并行转串行后,其串行传输的速率应大于等于2f。而传输速率的增加会导致TSV功率的增加,当功率增加时,TSV的工作温度也会随之增加。
图5、图6是为了研究传输速率对TSV寿命影响所做的建模图及结论分析柱状图,在这里只考虑传输速率这单一因素的影响。根据J.R.Black提出的针对电迁移现象的经验模型(Black’s Equation)来分析导线的平均失效时间。建立如图5所示的TSV阵列模型,以中心点处的TSV为分析对象,当该TSV的传输速率由f增加至3f时,可以得到图6中的结果。由此可见,传输速率对TSV的使用寿命有着一定的影响,当传输速率增加时,TSV的寿命减短。考虑到传输速率的影响,在算法设计上需要限制修复电路中传输数据TSV的传输速率,避免了无限增加传输速率导致TSV失效的弊端。
上述各例仅用于说明本发明,其中的各个模块的具体实现都是可以有所变换的,凡是在本发明技术的核心思想基础上进行的等同变化和改进,均应包含在本发明的保护范围之内。

Claims (8)

1.一种三维集成电路缺陷TSV的动态自修复方法,其特征在于,采用冗余容错修复和并串-串并转换修复结合的双重动态自修复方式,包括以下步骤:
检测缺陷TSV的数量;
当缺陷TSV的数量少于或等于冗余TSV的数量时,采用冗余容错修复方式,将原本由缺陷TSV传输的数据信号转移到冗余TSV上传输;
当缺陷TSV的数量大于冗余TSV的数量时,将与冗余TSV的数量等量的缺陷TSV通过所述冗余容错修复方式进行修复,其它缺陷TSV采用并串-串并转换修复方式进行修复;所述并串-串并转换修复方式包括:在修复电路的数据信号发送端将缺陷TSV所传输的数据信号通过并行转串行电路后由正常TSV发送给修复电路的数据信号接收端,在修复电路的数据信号接收端通过串行转并行电路将串行的数据信号分离出来。
2.根据权利要求1所述的方法,其特征在于,所述并串-串并转换修复方式,当并行传输转成串行传输时,将串行传输的速率提高,并控制传输速率不超过设定的阈值。
3.根据权利要求1所述的方法,其特征在于,所述并串-串并转换修复方式包括两种情况:
(a)最短路由距离优先的修复策略:(1)将簇内TSV之间的路由距离设置为1;(2)根据检测结果中缺陷TSV的数量确定匹配TSV的数量,该数量与缺陷TSV的数量相等;(3)以缺陷TSV为原点,在剩余的正常TSV中按路由路径距离从小到大寻找匹配TSV,所有匹配TSV与缺陷TSV之间的路由距离小于等于一定的数值;(4)确定匹配TSV后,该匹配TSV的传输速率改变,且串行传输本身的数据信号及缺陷TSV的数据信号,而其他TSV按原来的传输速率传输数据信号;
(b)最小权值优先的修复策略:(1)以冗余TSV为原点并设置为最高权值,将与中心位置的冗余TSV路由距离最远的TSV的权值大小设置为1,其他TSV的权值大小根据路由距离由近到远逐渐减小,路由距离越远权值越小;(2)根据检测结果确定缺陷TSV的数量及权值大小;(3)根据缺陷TSV的数量及权值大小,在剩余的正常TSV中按权值从小到大的顺序寻找合适传输的匹配TSV,匹配TSV的数量是数据信号TSV的约数,随着缺陷TSV的增加,匹配TSV的数量减少,在选择匹配TSV上避免选择阵列在某一条直线上的所有TSV;(4)确定匹配TSV后,将数据信号均衡的分配给匹配TSV进行传输,且使数据信号之间传输距离的差距最小。
4.根据权利要求1所述的方法,其特征在于,在发送数据信号前,按照修复电路的数据信号发送端和修复电路的数据信号接收端的协议对数据信号进行标记处理,所述标记处理通过标志位标记以下情况:a)所有检测的TSV正常不需要修复;b)采用冗余容错硬修复方式进行修复;c)采用并串-串并转换软修复方式;数据信号接收端识别所述标志位以进行相应处理。
5.根据权利要求1所述的方法,其特征在于,根据数据规模将TSV阵列动态划分成若干大小相等的TSV簇,每个所述TSV簇内工作TSV数量与冗余TSV数量成一定的比例,利用所述TSV簇同时对缺陷TSV进行修复处理。
6.一种采用权利要求1~5中任一项所述方法的三维集成电路缺陷TSV的动态自修复装置,其特征在于,包括主端修复电路和从端修复电路;
所述主端修复电路对缺陷TSV的检测结果进行分析,并根据分析结果对缺陷TSV所传输的数据信号进行修复方式、修复路径的配置,并发送至所述从端修复电路;所述修复方式包括冗余容错修复方式和并串-串并转换修复方式;
所述从端修复电路根据所述配置对缺陷TSV进行修复。
7.根据权利要求6所述的装置,其特性在于,所述主端修复电路包括主端控制模块、主端分析模块、修复方式选择模块、修复路径配置模块、信号发送模块;所述控制模块控制整个主端修复电路的状态改变,保证主端修复电路中每个模块正常工作;所述主端分析模块与缺陷TSV检测电路的输出相连接,当检测结果中出现一个缺陷TSV时,计数器加1,且标记出缺陷地址;所述修复方式选择模块与所述主端分析模块相连接,对计数器输出结果进行判断,从而选择合适的修复方式;所述修复路径配置模块负责对修复路径进行匹配,寻找最佳传输路径;所述信号发送模块将缺陷TSV所传输的信号按修复路径发送到从端修复电路;所述从端修复电路包括从端控制模块、从端分析模块、信号接收模块及工作信号恢复模块;所述从端控制模块控制着整个从端修复电路的状态改变,保证从端修复电路中每个模块正常工作;所述信号接收模块与TSV传输通道相连接,负责接收通过修复路径传输到从端芯片上信号;所述从端分析模块与所述信号接收模块相连接,根据主从端之间信号发送的协议,识别所接收的信号标志位,分析信号修复传输方式;所述工作信号恢复模块负责根据所述从端分析模块所输出的分析结果,对工作信号进行恢复处理。
8.根据权利要求6或7所述的装置,其特性在于,所述主端修复电路的信号发送模块在发送工作信号前,根据主从端电路之间信号发送的协议对工作信号进行标记处理,所述标记处理通过标志位标记以下情况:a)所有检测的TSV正常不需要修复;b)采用冗余容错修复方式进行修复;c)采用并串-串并转换修复方式;数据信号接收端识别所述标志位以进行相应处理。
CN201810708362.4A 2018-05-22 2018-07-02 一种三维集成电路缺陷tsv的动态自修复方法和装置 Active CN110516272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810497099 2018-05-22
CN2018104970999 2018-05-22

Publications (2)

Publication Number Publication Date
CN110516272A CN110516272A (zh) 2019-11-29
CN110516272B true CN110516272B (zh) 2023-11-07

Family

ID=68621633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810708362.4A Active CN110516272B (zh) 2018-05-22 2018-07-02 一种三维集成电路缺陷tsv的动态自修复方法和装置

Country Status (1)

Country Link
CN (1) CN110516272B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033069A (zh) * 2019-12-09 2021-06-25 北京信息科技大学 一种芯片互连通道阵列的缺陷位置检测方法
CN112329363B (zh) * 2020-11-04 2022-03-11 安徽工程大学 三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法
CN116192192B (zh) * 2023-04-25 2023-07-25 西安电子科技大学 一种面向三维集成电路无冗余tsv的编码分级修复方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467964A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 三维层叠半导体集成电路及其穿通硅通孔修复方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467964A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 三维层叠半导体集成电路及其穿通硅通孔修复方法
CN102655101A (zh) * 2012-03-30 2012-09-05 北京大学 3d芯片tsv互连的内建自测试及内建自修复技术

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
3D NoC中基于分组共享的TSV混合容错方法;欧阳一鸣等;《计算机辅助设计与图形学学报》;20171115(第11期);全文 *
一种面向3D-IC中TSV阵列的动态双重自修复方法;邝艳梅等;《半导体技术》;20190228(第02期);全文 *
考虑温度因素的3D芯片TSV容错结构设计;张玲等;《微电子学》;20171220(第06期);全文 *

Also Published As

Publication number Publication date
CN110516272A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
CN110516272B (zh) 一种三维集成电路缺陷tsv的动态自修复方法和装置
US8018837B2 (en) Self-healing chip-to-chip interface
US10591544B2 (en) Programmable integrated circuits with in-operation reconfiguration capability
KR101038996B1 (ko) 리페어 회로 및 이를 포함하는 반도체 장치
CN104133732B (zh) 针对3D NoC中TSV故障分级的容错方法
CN103490959B (zh) 一种双冗余can总线故障检测方法
KR20190122875A (ko) 데이터 버스를 가진 반도체 레이어드 장치
US8514641B2 (en) Repair circuit and repair method of semiconductor apparatus
KR101543702B1 (ko) 반도체 장치 및 이의 테스트 방법
CN103840993A (zh) 一种双冗余can总线数据发送方法
KR20120082636A (ko) 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법
JP2014183482A (ja) 送受信システム、送信装置、受信装置、及び送受信システムの制御方法
JP2013085245A (ja) 通信ネットワークにおける複合型マルチレイヤメッシュ回復方法およびシステム
US8718079B1 (en) Physical layer devices for network switches
Refan et al. Reliability in application specific mesh-based NoC architectures
WO2016197694A1 (zh) 风扇的测试方法及装置
CN110336744A (zh) 一种无线片上网络中区域故障感知的容错路由方法
JP5775787B2 (ja) 半導体装置
CN111698016B (zh) 用于数据传输的设备和方法
CN110620097A (zh) 一种3d芯片冗余硅通孔的容错结构和方法
CN109147857B (zh) 熔丝阵列和存储器装置
Kologeski et al. Performance exploration of partially connected 3D NoCs under manufacturing variability
CN115905103B (zh) 一种跨芯片互联系统及自适应路由方法
CN112148643A (zh) 模块化集成电路装置中的分布式i/o接口
CN110033814A (zh) 半导体器件及其修复操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240125

Address after: 313100 room 310, building 1, No. 669, Gaotie railway, Taihu street, Changxing County, Huzhou City, Zhejiang Province

Patentee after: ZHEJIANG CENTRAL CORPORATION OF TECHNOLOGY AND TECHNOLOGY Co.,Ltd.

Country or region after: China

Address before: 100101 No. 35 middle Fourth Ring Road, Chaoyang District, Beijing

Patentee before: BEIJING INFORMATION SCIENCE AND TECHNOLOGY University

Country or region before: China

TR01 Transfer of patent right