CN109147857B - 熔丝阵列和存储器装置 - Google Patents

熔丝阵列和存储器装置 Download PDF

Info

Publication number
CN109147857B
CN109147857B CN201710450312.6A CN201710450312A CN109147857B CN 109147857 B CN109147857 B CN 109147857B CN 201710450312 A CN201710450312 A CN 201710450312A CN 109147857 B CN109147857 B CN 109147857B
Authority
CN
China
Prior art keywords
flip flops
fuse
memory device
fuses
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710450312.6A
Other languages
English (en)
Other versions
CN109147857A (zh
Inventor
杜盈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710450312.6A priority Critical patent/CN109147857B/zh
Priority to US15/871,476 priority patent/US10395726B2/en
Publication of CN109147857A publication Critical patent/CN109147857A/zh
Application granted granted Critical
Publication of CN109147857B publication Critical patent/CN109147857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02332—Bistable circuits of the master-slave type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

根据本发明的一实施例提供了一种熔丝阵列和存储器装置，熔丝阵列包括多个熔丝以及多个第一D型触发器，多个熔丝用以产生多个数据信号，多个第一D型触发器分别耦接至每一上述熔丝，以接收对应的熔丝所产生的上述数据信号，且传送一时脉信号以及上述数据信号至多个存储器单元包含的多个第二D型触发器，上述第一D型触发器以串联的方式连接，且上述第二D型触发器以串联方式连接。本发明提供的熔丝阵列和存储器装置可以避免信号线过多的情形产生。

Description

熔丝阵列和存储器装置
技术领域
本发明说明书主要是有关于一存储器装置技术，特别是有关于通过串联的D型触发器传送熔丝阵列的信号的存储器装置技术。
背景技术
为了能够提升半导体存储器的生产良品率和降低生产成本，在存储器装置中的每一存储器单元会配置一冗余存储器。当存储器单元的部分字线或位线发生故障时，就会使用冗余存储器的字线或位线来进行修补。
传统上，会通过激光的方式来熔断熔丝(fuse)，以使得冗余存储器的字线或位线可以取代存储器单元发生故障的字线或位线。然而，随着半导体制造工艺技术的进步，半导体存储器装置所需的尺寸也越来越小。因此，熔丝(或熔丝阵列)会被独立配置在存储器单元之外以节省空间，且每一熔丝都会通过一信号线连接至控制器，以指示是否使用冗余存储器的字线或位线取代存储器单元发生故障的字线或位线。
然而，当所有熔丝被独立配置在存储器单元之外时，也就表示当所需传送的信号越多(即配置的熔丝越多)，所需的信号线的数量也会因而增加。因此，信号线将会占用了许多半导体存储器的布线(layout)面积，使得布线的难度也会因而增加。
发明内容
有鉴于上述先前技术的问题，本发明提供了通过串联的D型触发器传送熔丝阵列的信号的熔丝阵列和存储器装置。
根据本发明的一实施例提供了一种熔丝阵列。上述熔丝阵列包括多个熔丝以及多个第一D型触发器。多个熔丝用以产生多个数据信号。多个第一D型触发器分别耦接至每一上述熔丝，以接收对应的熔丝所产生的上述数据信号，且传送一时脉信号以及上述数据信号至多个存储器单元包含的多个第二D型触发器。上述第一D型触发器以串联的方式连接，且上述第二D型触发器以串联方式连接。
根据本发明的一实施例提供了一种存储器装置。上述存储器装置包括多个存储器单元、一时脉产生器以及一熔丝阵列。每一上述存储器单元包含一存储器阵列以及一冗余阵列。时脉产生器用以产生时脉信号。熔丝阵列包括多个熔丝以及多个第一D型触发器。多个熔丝会产生多个数据信号。多个第一D型触发器耦接上述时脉产生器以接收上述时脉信号，且分别耦接至上述熔丝之一者，以接收对应的熔丝所产生的上述数据信号。此外，多个第一D型触发器传送上述时脉信号以及上述数据信号至上述每一存储器单元包含的多个第二D型触发器。上述多个第一D型触发器和上述多个第二D型触发器以串联的方式连接，且上述多个第一D型触发器和上述多个第二D型触发器的数量相同。
关于本发明其他附加的特征与优点，此领域的熟习技术人士，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的存储器装置，做些许的更动与润饰而得到。
附图说明
图1为显示根据本发明的一实施例所述的存储器装置100的方块图。
图2为显示根据本发明的一实施例所述的存储器单元110的示意图。
图3为显示根据本发明的一实施例所述的熔丝阵列120的示意图。
图4为显示根据本发明的一实施例所述的D型触发器D1和D型触发器D2的连接关系的示意图。
图5A为显示根据本发明的一实施例所述的通过熔丝阵列120调整多个电路200的示意图。
图5B为显示根据本发明的一实施例所述的D型触发器D3和D型触发器D4的连接关系的示意图。
附图标号
100 存储器装置
110、110-1～110-N 存储器单元
111 存储器阵列
112 冗余阵列
120、120-1～120-N 熔丝阵列
130 时脉产生器
D1、D2、D3、D4 D型触发器
F1 熔丝
F2 调整熔丝
L1、L3 数据线
L2、L4 时脉线
具体实施方式
本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的申请专利范围所界定者为准。
图1为显示根据本发明的一实施例所述的存储器装置100的方块图。在一些实施例，存储器装置100可为一挥发性存储器装置(volatile memory devices)，例如：一动态随机存取存储器(Dynamic Random Access Memory，DRAM)，但本发明不以此为限。在一些实施例，存储器装置100可为一非易失性存储器装置(nonvolatile memo ry devices)，例如：唯读存储器(Read Only Memory，ROM)，但本发明不以此为限。如图1所示，存储器装置100可包括多个存储器单元110-1～110-N，以及多个熔丝阵列120-1～120-N，其中每一存储器单元会对应一熔丝阵列，且熔丝阵列会通过数据线L1和时脉线L2传送信号给存储器单元。注意地是，在图1中的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。存储器装置100亦可包括其他元件。
根据本发明的一实施例，多个熔丝阵列120-1～120-N亦可整合成一熔丝阵列。根据本发明的实施例，在存储器装置100中，熔丝阵列120-1～120-N可配置于存储器单元110-1～110-N外的任何适当的位置，并不以图1所显示的位置为限。
此外，特别说明的是，为了简化说明，以下实施例内容将以一存储器单元110和一熔丝阵列120来做说明，也就是说在存储器单元110和熔丝阵列120的操作适用每一存储器单元110-1～110-N和熔丝阵列120-1～120-N。
图2为显示根据本发明的一实施例所述的存储器单元110的示意图。如图2所示，根据本发明的一实施例，存储器单元110可包含一存储器阵列111、一冗余阵列112以及多个D型触发器D1。注意地是，在图2中的示意图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。存储器单元110亦可包括其他元件。
存储器阵列111是由多个字线和位线所组成。冗余阵列可为一冗余存储器。当存储器阵列111的字线或位线发生故障时，可通过冗余阵列112所包含的字线或位线来取代原先的字线或位线来进行修复。根据本发明的实施例，多个D型触发器D1为以串联的方式相连接，且串联的D型触发器D1会经由一数据线L1以及一时脉线L2连接至熔丝阵列120，以接收熔丝阵列120所传送的时脉信号和数据信号。D型触发器D1从熔丝阵列120所接收到的信号会传送至一控制器或控制电路(图未显示)。在一些实施例中，控制器会解码所接收的信号，并根据解码的信号，判断是否通过冗余阵列112所包含的字线或位线来取代原先的字线或位线。举例来说，若解码出的位址数据和暂存的一位址指数据相同时，即表示存储器阵列111中对应此位址数据的一字线或一位线发生故障。控制器就会指示通过冗余阵列112所包含的一字线或一位线来取代存储器阵列111中对应此位址数据的一字线或一位线。在一些实施例中，控制器更会判断是否有接收到被标记(mark)的熔丝所传送的信号，以判断是否通过冗余阵列112所包含的字线或位线来取代原先的字线或位线。
图3为显示根据本发明的一实施例所述的熔丝阵列120的示意图。如图3所示，根据本发明的一实施例，熔丝阵列120中包含多个熔丝F1以及多个D型触发器D2。在此实施例中，多个熔丝F1和多个D型触发器D2的数量相同，且每一熔丝F1会耦接至一D型触发器D2，以提供信号给对应的D型触发器D2。根据本发明的实施例，多个D型触发器D2是以串联的方式相连接，且经由一数据线L1以及一时脉线L2连接至存储器单元110的D型触发器D1，以传送时脉信号和数据信号至多个D型触发器D1。根据本发明的实施例，D型触发器D1的数量和D型触发器D2的数量相同。
在本发明的实施例中，熔丝F1所产生的信号通过串联的D型触发器D2来传送，所以仅需要一数据线L1以及一时脉线L2即可进行传输。因此，将可避免通过多个信号线连接至每一熔丝F1来传送熔丝F1所产生的信号所造成的信号线过多的问题。
在本发明的实施例中，多个熔丝F1可分成多个组，且每一组熔丝F1会对应冗余阵列112所包含的一字线或一位线。举例来说，若应冗余阵列112的一字线或一位线需要对应到8位的位址数据时，多个熔丝F1就会每8个分成一组，以提供对应的数据。
根据本发明的一实施例，熔丝F1可为激光熔丝。在此实施例中，若熔丝F1为激光熔丝(即传统的熔丝)，当存储器阵列111的一字线或一位线发生故障时，可通过激光装置熔断熔丝，以传送信号(例如：熔断为1，未熔断为0)至D型触发器D1，以指示通过冗余阵列112所包含的一字线或一位线来取代发生故障的一字线或一位线。
根据本发明的另一实施例，熔丝F1可为电子熔丝。在此实施例中，若熔丝F1为电子熔丝，当存储器阵列111的一字线或一位线发生故障时，可通过高压打穿熔丝F1所包含的半导体元件(例如：一金属氧化物半导体场效应晶体管(Metal-Oxide-Semi conductorField-Effect Transistor，MOSFET))，以传送信号(例如：打穿(导通)为1，未打穿(未导通)为0)至D型触发器D1，以指示通过冗余阵列112所包含的一字线或一位线来取代发生故障的一字线或一位线。
根据本发明的一实施例，存储器装置100会包括一时脉产生器130。时脉产生器130会耦接至D型触发器D2，以提供D型触发器D2所需的时脉信号。时脉产生器130所产生的时脉信号为每一D型触发器D1和每一D型触发器D2所共用。也就是说，时脉产生器130所产生的时脉信号会同时经由时脉线L2提供给D型触发器D1和D2。时脉产生器130产生的时脉信号的数量(周期数量)，会根据需要传送的信号的数量来决定。举例来说，若是需要传送9600比的数据，时脉产生器130就会产生9600个时脉信号。
根据本发明的一实施例，当数据的传输时间不足时，熔丝阵列120可分成多个区块，且每一区块可同时进行平行处理。根据区块的个数，D型触发器D2和熔丝F1会平均分配至每一区块中。在此实施例中，每一区块会包含一数据线以及一时脉线，以串联其所包含的D型触发器D2。举例来说，假设熔丝阵列120需要传送9600笔数据，当数据的传输时间不足时，熔丝阵列120可分成4个区块来进行平行处理。也就是说，每一区块会传送2400笔数据，且每一区块都需要包含一数据线以及一时脉线，以串联每一区块所包含的D型触发器D2，并传送数据信号和时脉信号至存储器单元110所包含的多个D型触发器D1。在此实施例中，多个D型触发器D1亦会对应每一区块被分成4组，以接收对应的数据信号和时脉信号。
图4为显示根据本发明的一实施例所述的D型触发器D1和D型触发器D2的连接关系的示意图。如图4所示，每一D型触发器D2的数据压点都会耦接至一熔丝F1，以接收熔丝F1所产生的数据，且每一D型触发器D2的时脉压点都会耦接至时脉产生器130，以接收时脉信号。此外，D型触发器D1和D型触发器D2会通过数据线L1和时脉线L2串联在一起，且D型触发器D2会通过数据线L1和时脉线L2传送数据信号和时脉信号给D型触发器D1。
图5A为显示根据本发明的一实施例所述的通过熔丝阵列120调整多个电路200的示意图。如图5A所示，根据本发明的一实施例，存储器装置100中可包括一或多个需要进行调整的电路200(例如：电路200的时脉需要调整)。在本发明的实施例中，每一需调整的电路200中会根据其所需要的调整信号的数量，配置一或多个D型触发器D3，以接收熔丝阵列120所传送的调整信号。在此实施例中，熔丝阵列120会包括多个调整熔丝(option fuse)F2，以及多个D型触发器D4。调整熔丝F2为用来调整存储器装置100中所需调整的电路200。当需要调整电路200时，存储器装置100的控制器(图未显示)可通过熔断调整熔丝F2来传送调整信号至需要调整的电路200，以进行电路200的调整。调整信号会经由数据线L3和时脉线L4传送至每一需要调整的电路200。
图5B为显示根据本发明的一实施例所述的D型触发器D3和D型触发器D4的连接关系的示意图。如图5B所示，多个D型触发器D4是以串联的方式连接，且每一D型触发器D4分别耦接一调整熔丝F2。调整熔丝F2和D型触发器D4的数量相同。在此实施例中，D型触发器D3和D型触发器D4亦以串联的方式连接，且D型触发器D3和D型触发器D4的数量相同。在此实施例中，时脉产生器130亦会耦接至D型触发器D4，以提供时脉信号给D型触发器D3和D型触发器D4。调整信号和时脉信号会经由数据线L3和时脉线L4从D型触发器D4传送至D型触发器D3。
根据本发明的实施例所提出的存储器装置100，当熔丝阵列独立配置在存储器单元的外时，熔丝阵列仅须通过数据线和时脉线传送熔丝所产生的信号至存储器单元，因而，可避免信号线过多的情形产生。此外，本发明的实施例所提出的存储器装置100亦可应用在，需要通过调整熔丝进行电路的调整的情况。
本说明书中所提到的“一实施例”或“实施例”，表示与实施例有关的所述特定的特征、结构、或特性是包含根据本发明的至少一实施例中，但并不表示它们存在于每一个实施例中。因此，在本说明书中不同地方出现的“在一实施例中”或“在实施例中”词组并不必然表示本发明的相同实施例。
以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何熟知此技艺的人士应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (16)

1.一种熔丝阵列，其特征在于，所述熔丝阵列包括：
多个熔丝，产生多个数据信号；以及
多个第一D型触发器，分别耦接至每一所述熔丝，以接收对应的熔丝所产生的所述数据信号，且传送一时脉信号以及所述数据信号至多个存储器单元包含的多个第二D型触发器，其中所述第一D型触发器以串联的方式连接，且所述第二D型触发器以串联方式连接。
2.根据权利要求1所述的熔丝阵列，其特征在于，所述熔丝阵列还包括：
一数据线，用以从所述第一D型触发器传送所述数据信号至所述第二D型触发器；以及
一时脉线，用以同时提供所述时脉信号至所述第一D型触发器和第二D型触发器。
3.根据权利要求1所述的熔丝阵列，其特征在于，所述熔丝阵列分成多个区块，且每一区块同时被平行处理。
4.根据权利要求3所述的熔丝阵列，其特征在于，每一区块包含所述多个熔丝的不同部分，且被配置对应的一数据线以及一时脉线。
5.根据权利要求1所述的熔丝阵列，其特征在于，所述熔丝为激光熔丝或电子熔丝。
6.一种存储器装置，其特征在于，所述存储器装置包括：
多个存储器单元，其中每一所述存储器单元包含一存储器阵列以及一冗余阵列；
一时脉产生器，产生时脉信号；以及
一熔丝阵列，其中所述熔丝阵列包括：
多个熔丝，产生多个数据信号；以及
多个第一D型触发器，耦接所述时脉产生器以接收所述时脉信号，且分别耦接至所述熔丝的一者，以接收对应的熔丝所产生的所述数据信号，且所述第一D型触发器传送所述时脉信号以及所述数据信号至所述每一存储器单元包含的多个第二D型触发器，其中所述多个第一D型触发器和所述多个第二D型触发器以串联的方式连接，且所述多个第一D型触发器和所述多个第二D型触发器的数量相同。
7.根据权利要求6所述的存储器装置，其特征在于，所述多个第二D型触发器被分成多个组，且所述冗余阵列的一字线或位线分别对应一组第二D型触发器。
8.根据权利要求7所述的存储器装置，其特征在于，所存储器装置还包括：
一控制电路，根据所述多个第二D型触发器的输出信号，判断是否启用所述冗余阵列所包括的字线或位线。
9.根据权利要求6所述的存储器装置，其特征在于，所述熔丝阵列包括：
一数据线，用以从所述多个第一D型触发器传送所述数据信号至所述多个第二D型触发器；以及
一时脉线，用以从所述时脉产生器接收所述时脉信号，且同时提供所述时脉信号至所述多个第一D型触发器和所述多个第二D型触发器。
10.根据权利要求6所述的存储器装置，其特征在于，所述熔丝阵列分成多个区块，且每一区块同时被平行处理。
11.根据权利要求10所述的存储器装置，其特征在于，每一区块包含所述多个熔丝的不同部分，且被配置对应的一数据线以及一时脉线。
12.根据权利要求6所述的存储器装置，其特征在于，所述熔丝为激光熔丝或电子熔丝。
13.根据权利要求6所述的存储器装置，其特征在于，所述时脉产生器产生的所述时脉信号的一周期数量和所述多个第一D型触发器的数量相同。
14.根据权利要求6所述的存储器装置，其特征在于，所述存储器装置更包括：
多个需调整的电路；以及
多个第三D型触发器，其中每一所述多个需调整的电路包含所述多个第三D型触发器的一或多者。
15.根据权利要求14所述的存储器装置，其特征在于，所述熔丝阵列更包括：
多个调整熔丝；以及
多个第四D型触发器，分别耦接至所述调整熔丝之一者，其特征在于，所述多个调整熔丝和所述多个第四D型触发器的数量相同。
16.根据权利要求15所述的存储器装置，其特征在于，所述多个第三D型触发器和所述多个第四D型触发器以串联的方式连接，且所述多个第三D型触发器和所述多个第四D型触发器的数量相同。
CN201710450312.6A 2017-06-15 2017-06-15 熔丝阵列和存储器装置 Active CN109147857B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710450312.6A CN109147857B (zh) 2017-06-15 2017-06-15 熔丝阵列和存储器装置
US15/871,476 US10395726B2 (en) 2017-06-15 2018-01-15 Fuse array and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710450312.6A CN109147857B (zh) 2017-06-15 2017-06-15 熔丝阵列和存储器装置

Publications (2)

Publication Number Publication Date
CN109147857A CN109147857A (zh) 2019-01-04
CN109147857B true CN109147857B (zh) 2020-11-13

Family

ID=64657536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710450312.6A Active CN109147857B (zh) 2017-06-15 2017-06-15 熔丝阵列和存储器装置

Country Status (2)

Country Link
US (1) US10395726B2 (zh)
CN (1) CN109147857B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368198B2 (ja) * 2019-11-22 2023-10-24 ローム株式会社 半導体装置、メモリ異常判定システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
US6400292B1 (en) * 2000-09-18 2002-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
CN105897249A (zh) * 2016-03-31 2016-08-24 珠海矽尚科技有限公司 一种基于管脚复用的数字修调系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311007A (ja) 2006-05-22 2007-11-29 Toshiba Corp 半導体記憶装置
JP2008084453A (ja) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd ヒューズ読み出し回路
US9093336B2 (en) * 2013-02-12 2015-07-28 Texas Instruments Incorporated Determining optimum code from default, programmable, and test trim codes
KR20160054793A (ko) * 2014-11-07 2016-05-17 에스케이하이닉스 주식회사 쉬프트 레지스터 회로 및 이를 포함하는 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
US6400292B1 (en) * 2000-09-18 2002-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
CN105897249A (zh) * 2016-03-31 2016-08-24 珠海矽尚科技有限公司 一种基于管脚复用的数字修调系统

Also Published As

Publication number Publication date
CN109147857A (zh) 2019-01-04
US20180366183A1 (en) 2018-12-20
US10395726B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US11829267B2 (en) Data encoding using spare channels in a memory system
US6483755B2 (en) Memory modules with high speed latched sense amplifiers
US7894293B2 (en) Memory bank arrangement for stacked memory
US9264039B2 (en) Circuit and method for on-die termination, and semiconductor memory device including the same
US20070204199A1 (en) Semiconductor memory device and memory system including the same
US8245108B2 (en) Semiconductor memory device and method for driving the same
CN109147857B (zh) 熔丝阵列和存储器装置
US20040125667A1 (en) Semiconductor memory device and method for testing the same
US8324958B2 (en) Redundancy circuits
TWI640013B (zh) 熔絲陣列和記憶體裝置
US7359242B2 (en) Semiconductor memory device with small number of repair signal transmission lines
EP0514164A2 (en) Efficiency improved DRAM row redundancy circuit
US7075837B2 (en) Redundancy relieving circuit
US8331174B2 (en) Semiconductor memory device and method for operating the same
CN101105977A (zh) 半导体存储器件及其制造方法
US7158437B2 (en) Memory control device and memory control method
KR20000001778A (ko) 다른 어드레스 체계를 가지는 메모리 제품들을 구비한 시스템
US20150279482A1 (en) Data transfer circuit
JP2000100190A (ja) 冗長メモリ・ブロックを有するメモリ・デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant