CN110620097A - 一种3d芯片冗余硅通孔的容错结构和方法 - Google Patents

一种3d芯片冗余硅通孔的容错结构和方法 Download PDF

Info

Publication number
CN110620097A
CN110620097A CN201810634826.1A CN201810634826A CN110620097A CN 110620097 A CN110620097 A CN 110620097A CN 201810634826 A CN201810634826 A CN 201810634826A CN 110620097 A CN110620097 A CN 110620097A
Authority
CN
China
Prior art keywords
tsv
redundant
fault
cluster
tsvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810634826.1A
Other languages
English (en)
Inventor
赵凯
邝艳梅
缪旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Information Science and Technology University
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Priority to CN201810634826.1A priority Critical patent/CN110620097A/zh
Publication of CN110620097A publication Critical patent/CN110620097A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种三维集成电路芯片中冗余硅通孔的容错结构和方法，其目的是通过重构冗余结构对缺陷TSV进行容错，使芯片恢复正常工作。本发明公开了一种双重冗余容错结构，具体为根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元，在TSV簇单元中包含信号TSV簇单元和冗余TSV簇单元，且在每个信号TSV簇单元中配备一定比例的冗余TSV结构，即在TSV阵列中既存在分散冗余TSV容错结构又存在聚集的冗余TSV容错结构。本发明公开的双重冗余容错结构可以根据数据位宽进行重构，具有较高的灵活性，该结构既能实现单独分散出现的TSV缺陷的容错又能实现TSV簇缺陷的容错，大大提高了三维集成电路芯片的容错能力，进一步提高了芯片的可靠性。

Description

一种3D芯片冗余硅通孔的容错结构和方法
技术领域
本发明属于面向三维封装中的冗余硅通孔容错结构和方法，具体涉及到可重构的硅通孔双重冗余结构的容错布局及方法。
背景技术
随着集成电路的集成度不断提高，电路元件的特征尺寸逐渐逼近其物理极限，传统芯片集成技术的问题逐渐突出，基于硅通孔的三维集成技术被认为是“拓展摩尔定律(More than Moore)”的关键技术。
TSV(Through Silicon Via)即穿透硅通孔技术，是实现三维系统级封装垂直电互连的核心技术。该技术在集成电路芯片的硅衬底上制造通孔，并用金属填充形成垂直方向上的互联导线，以链接上下两层的电路接口。通过将功能模块垂直方向进行堆叠来替代传统的水平方向的放置，明显地降低模块间的互联线长度，从而缩短了信号的传输距离，减少了信号的衰减，进一步提升整个三维集成系统的性能。
三维集成涉及到的复杂的制造过程主要包括高密度硅通孔微通道制造、高密度微凸点制作、片间互连集成等核心环节。其中，微通道结构的制造技术包括刻蚀、绝缘层制作、黏附层和扩散层制作、种子层制作、导电材料的填充等工艺；TSV微凸点制作包括沉积种子层、光刻掩模、电镀铜、锡/锡合金、去光刻胶/种子层和回流等工艺。要制造出符合质量要求的三维集成芯片，必须保证每一步工艺步骤的质量，但由于现有制造工艺技术的限制，制作TSV微通道的每一步工艺步骤都有可能为系统引入各类故障，导致TSV微通道产生缺陷，甚至导致整个芯片失效。
三维集成系统中常见的故障类型包括电镀铜填充空洞、绝缘层的针孔效应、RDL与TSV连接处的断裂。这些故障会导致TSV断路或短路缺陷，从而导致芯片失效。在TSV制造工艺中，电镀铜需要先对材料进行升温处理，在电镀结束后再将温度降到环境温度，由于铜和周围硅衬底的材料的导热率差异非常大，则容易在硅衬底中引入残余应力并在界面处产生缺陷。界面处的残余应力往往会在器件服役过程中诱发缺陷的继续生长，并最终使当前TSV甚至周围TSV通路失效。而在航空航天、生物医疗电子、工业物联网等特殊服役环境下，由于工作温差大或者工作环境复杂，这一现象将会更加明显。除此之外，互连线中的电迁移也会使得TSV或者RDL中产生空洞，从而增加通路电阻、导致信号延迟并最终可能引起数据通路的失效。
近年来，半导体工业虽取得了巨大的进步，但是三维集成电路的发展仍受到制造工艺限制，硅通孔作为三维集成电路中的关键技术，解决由硅通孔缺陷引起的三维集成电路数据通道缺陷问题成为国内外研究的重大热点。采用增加冗余硅通孔来解决失效硅通孔的方法被普遍接受，目前的冗余硅通孔容错技术的结构主要为：(1)行冗余：每一行TSV中配备一定数量的冗余TSV；(2)列冗余：每一列TSV中配备一定数量的冗余TSV；(3)行列冗余：在TSV阵列的最后一行、最后一列配备一定数量的冗余TSV。
发明内容
本发明的目的是提供一种针对3D芯片硅通孔的冗余结构布局设计，首先提出一种在TSV阵列中按比例可重构冗余硅通孔的容错结构；然后提出一种按比例可重构冗余硅通孔的容错结构和簇硅通孔冗余结构组合起来的双重冗余(Dual Level Redundant)容错结构。本发明通过改变冗余TSV的分布，能够实现冗余TSV对信号TSV的单缺陷故障及簇缺陷故障的容错，从而避免由于信号TSV缺陷引起整个芯片失效的问题，进一步提高芯片的可靠性同时也增长了芯片的使用寿命，在实际应用中可以根据数据位宽对冗余结构进行重构。
为了达到上述目的，本发明首先公开一种在TSV阵列按比例可重构冗余硅通孔的容错结构，包括以下步骤：
在TSV阵列中，根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元，在每个簇单元中，含有一定比例的信号TSV和冗余TSV。
进一步地，上述方法中，将每个簇单元内的冗余TSV放置在各信号TSV的中间位置，保证每个信号TSV与冗余TSV之间的路由距离不会产生较大的差别，保证容错后数据传输的时效性。
在上述方法基础上，本发明公开按比例可重构冗余硅通孔结构和簇硅通孔冗余结构组合起来的双重冗余容错结构，主要包括两个部分：一是在信号TSV簇单元内按比例配备一定比例的冗余TSV结构；二是将整个TSV阵列中最右侧的TSV簇单元设置为冗余TSV簇单元。
其中，当TSV簇单元内中的信号TSV存在的缺陷数量较少，且随机分布在整个TSV阵列中时，可以直接在分区域的TSV簇单元内利用冗余的TSV对缺陷TSV进行容错。当TSV簇单元中出现聚集的信号TSV缺陷时，将整个TSV簇单元用冗余TSV簇单元对缺陷TSV进行容错。
进一步地，上述方法在对缺陷TSV进行容错时，按照检测电路的检测结果对缺陷TSV的数量和位置进行标记处理。根据标记的缺陷信息，选择容错方式为以下情况：a)所有检测的TSV正常不需要容错；b)采用区域内TSV簇单元中的冗余TSV对缺陷TSV进行容错；c)采用冗余TSV簇对缺陷TSV进行容错；d)结合两种容错结构对缺陷TSV进行容错。
进一步地，上述方法根据数据带宽的大小将TSV阵列动态划分成若干个TSV簇单元，TSV簇包括信号TSV簇和冗余TSV簇两部分。每个所述信号TSV簇内工作TSV数量与冗余TSV数量成一定的比例，利用所述信号TSV簇中的冗余TSV同时对随机分布在每个簇中的缺陷TSV进行容错以减少修复时间并减短修复的路由路径，进而保证数据传输的时效性。而当信号TSV簇中出现聚集的TSV缺陷而该簇单元内的冗余TSV无法实现对缺陷TSV的容错时，选择应用冗余TSV簇对故障信号TSV簇进行容错，而在信号TSV簇中剩余的没有缺陷的TSV将成为与其相邻的信号TSV簇单元的冗余TSV，进而增加了相邻簇单元的容错能力。
本发明相对于传统的TSV修复方案具有以下优点：1)双重容错结构，能够实现对分散TSV缺陷和聚集的TSV缺陷的容错。2)冗余结构可以根据传输数据的位宽进行重构，具有较高的灵活性。3)传统的TSV容错结构目的在于提高产品良率，而本发明既可以提高产品良率，也可以应对由于工作环境等复杂因素影响下的突发缺陷，进而延长芯片的工作寿命，降低由于TSV缺陷无法修复导致的经济损失。
附图说明
图1是常见的TSV缺陷类型图，其中图1-1是制造过程中引入的TSV缺陷类型，图1-2是键合过程中引入的TSV缺陷类型，图1-3是在服役过程中引入的TSV缺陷类型。
图2是TSV阵列冗余容错结构图。
图3是区域内TSV簇单元中的冗余TSV容错示意图，其中(a)为容错前的示意图，(b)为容错后的示意图。
图4是冗余TSV簇结构容错示意图，其中(a)为无缺陷TSV结构示意图，(b)为应用冗余TSV簇结构的容错示意图。
图5是TSV阵列中独立缺陷与簇缺陷并存的容错示意图。
以下通过具体实施方式，对本发明作进一步说明。
具体实施方式
以下结合附图对本发明提供的三维集成芯片冗余硅通孔的容错结构和方法作详细描述。
本发明所述的冗余硅通孔容错结构和方法主要包括两部分，按比例可重构冗余硅通孔容错结构及冗余TSV簇容错结构。其中，按比例可重构冗余硅通孔容错结构的作用是对单独出现且随机分散在TSV阵列各处的TSV缺陷进行容错，而冗余TSV簇的容错结构的作用是当TSV阵列中出现聚集的TSV缺陷簇时，对缺陷TSV簇进行容错。结合两种容错结构，形成一种双重冗余容错的硅通孔结构和方法。
从图1中可以知道，在TSV的制作过程中，无缺陷的TSV如图1-1(a)所示，但由于工艺技术等问题，容易使TSV与衬底之间的绝缘层产生裂纹进而产生针孔缺陷，TSV与衬底之间将直接相连，因此形成一个导电通道，如图1-1(b)所示，在填充TSV时，由于空气的气泡和杂质等会导致TSV内出现小孔洞或裂纹，如图1-1(c)所示，当TSV内的孔洞逐渐增大到一定的程度时，会导致整个TSV截断，如图1-1(d)所示。在三维集成电路堆叠的过程中，TSV正确堆叠的效果如图1-2(a)所示，由于堆叠技术还不够完善，容易产生TSV之间未对齐的缺陷，如图1-2(b)，若在堆叠过程中，存在杂质污染以及TSV之间存在差异等情况会导致TSV与TSV之间不能堆叠而产生缺陷，如图1-2(c)所示。当三维集成芯片在服役时，无缺陷TSV如图1-3(a)所示，由于服役环境复杂、工作温差大，互连线中的电迁移会使TSV或RDL产生空洞缺陷，如图1-3(b)所示，残留在界面处的残余应力会在器件服役过程中诱发缺陷，进而导致TSV缺陷，如图1-3(c)所示，热膨胀系数效应导致TSV的失效。通过分析可知道，TSV在各个阶段都可能引入缺陷，导致其失效，进而影响整个芯片的可靠性，则在芯片中设计冗余TSV容错结构，可以有效的对TSV缺陷进行容错，提高的芯片的容错能力，进而提高了芯片的出厂良率和可靠性。
本发明中，首先根据数据带宽的大小将TSV阵列动态划分成若干个TSV簇单元，TSV簇单元中包含信号TSV簇单元和冗余TSV簇单元两部分，每个信号TSV簇单元中按比例放置信号TSV与冗余TSV，将冗余TSV放置在中间位置，有利于减短容错路径，保证数据传输的时效性。在信号TSV簇单元的最右端设置冗余TSV簇单元，冗余TSV簇单元中的冗余TSV数量与信号TSV簇单元中的TSV数量一致。以图2为例，对冗余TSV双重容错的结构进行详细说明，从图2中可以看到，将TSV阵列分割成含8个信号TSV和1个冗余TSV的信号TSV簇，而在阵列的最右端是与每个信号TSV簇大小一致的冗余TSV簇单元。在图中可以看到每个TSV与一个路由器相连接，作用是当TSV出现缺陷时，可以将缺陷TSV传输的信号通过路由器改变传输的方向，进而实现容错功能。
在本发明中，在信号TSV簇单元按比例放置冗余TSV的结构，有利于实现阵列中随机发生TSV故障的容错，如图3所示，图3(a)表示，当信号TSV簇单元中出现一个TSV缺陷时，利用该簇单元中的冗余TSV可以实现对该缺陷TSV的容错，如图3(b)所示，其中路由器的路由方向决定了其容错路径。从图中可知，该容错结构能够实现分散、独立的故障TSV的容错。
在本发明中，在信号TSV簇单元中放置冗余TSV簇的结构，有利于实现阵列中发生簇TSV故障的容错，如图4所示，当图(a)中的阵列结构，在工作环境及应力的影响下，信号TSV簇单元出现了如图(b)所示的TSV簇缺陷，该单元内的冗余TSV不足以实现缺陷TSV簇的容错，则需要冗余TSV簇对整个信号TSV簇单元进行容错，即通过控制开关将原本该由信号TSV簇单元传输的数据信号切换到冗余TSV簇上传输，通过这样的处理来实现缺陷TSV簇的容错。从图(b)中我们看到，在信号TSV簇单元中，仍然存在少量无故障的TSV，那么这些剩余的正常的TSV将作为与该簇单元相邻的信号TSV簇单元的冗余TSV，这样可以更好的利用阵列中的TSV，实现更多缺陷TSV的容错。
本发明中，将一种按比例可重构冗余硅通孔结构和簇硅通孔冗余结构组合起来形成双重冗余容错结构，该结构既能实现单独分散出现的TSV缺陷容错又能实现TSV簇缺陷的容错。以图5为例，对双重容错作进一步的详细说明，从图中可以看出，A11中发生聚集的TSV簇缺陷，A21、A22中发生分散随机出现的TSV缺陷，A11中的数据信号通过控制器移位由其相邻的簇单元A12发送，而相邻簇单元A12的数据信号由冗余TSV簇R1发送，即A11最终是通过R1实现缺陷TSV簇的容错。而在A11中仍有剩余的可用的TSV，这些TSV将作为A21中的冗余TSV备用，从图中可以看出，A21中既利用了本单元内的冗余TSV结构也应用了A11中剩余无故障TSV结构，最终实现了缺陷TSV的容错。
在本发明中，对缺陷TSV进行容错时，需要先对TSV的检测结果进行标记，根据检测电路的检测结果标记缺陷TSV的位置信息，并记录其缺陷的数量。再根据标记的缺陷信息对容错的冗余TSV进行选择，最终实现缺陷TSV的容错。
上述各例仅用于说明本发明，具体实现都是可以有所变换的，凡是在本发明技术的核心思想基础上进行的等同变化和改进，均应包含在本发明的保护范围之内。

Claims (8)

1.一种3D芯片冗余硅通孔的容错结构和方法，其特征在于，采用可重构的双重冗余结构实现对缺陷TSV的容错。
2.根据权利要求1所述的结构，其特征在于，可重构的双重冗余容错结构主要包括两个部分：按比例可重构冗余硅通孔的容错结构和冗余TSV簇单元容错结构。
3.根据权利要求2所述的结构，其特征在于，根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元，TSV簇单元包括信号TSV簇单元和冗余TSV簇单元两部分，其中在每个信号TSV簇中含有一定比例的信号TSV和冗余TSV，进一步地，将每个簇单元内的冗余TSV放置在各信号TSV的中间位置，保证每个信号TSV与冗余TSV之间的路由距离不会产生较大的差别，进而保证数据传输的时效性。
4.根据权利要求2所述的结构，其特征在于，根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元，TSV簇单元包括信号TSV簇单元和冗余TSV簇单元两部分，其中冗余TSV簇单元中冗余TSV的数量与信号TSV簇中的TSV保持一致。
5.根据权利要求1所述的方法，其特征在于，双重冗余容错结构对缺陷TSV容错方法主要包括：应用权利要求2中所述信号TSV簇中的冗余TSV同时对随机分布在每个簇中的缺陷TSV进行容错以减少修复时间并减短修复的路由路径；应用冗余TSV簇对聚集出现的TSV簇缺陷进行容错，以实现簇缺陷TSV的容错。
6.根据权利要求1所述的结构，可以根据传输数据的位宽对冗余结构进行重构，具有较高的灵活性。
7.一种3D芯片冗余硅通孔的容错结构和方法，其特征在于，采用双重冗余结构实现对缺陷TSV的容错，包括以下步骤：
标记检测电路中检测到的缺陷TSV位置及数量；
当缺陷TSV的数量较少且随机分散在TSV阵列的各处时，采用TSV簇单元中冗余TSV结构对缺陷TSV进行容错，将原本由缺陷TSV传输的数据信号通过路由器转移到冗余TSV上传输；
当缺陷TSV的数量较多且聚集出现时，采用冗余TSV簇对缺陷TSV簇进行容错，将整个信号TSV簇单元的数据信号通过路由器移位处理转由冗余TSV簇发送，若原信号TSV簇中仍有剩余的无故障TSV，则将这些TSV作为其相邻信号TSV簇单元的冗余TSV。
当TSV阵列中，某些区域出现聚集的TSV缺陷，而某些区域发生单独分散的TSV缺陷时，将两种容错结构组合起来对TSV缺陷进行容错。
8.根据权利要求7所述的方法，其特征在于，路由器的主要作用是实现数据信号的转移，决定了容错的方向。
CN201810634826.1A 2018-06-20 2018-06-20 一种3d芯片冗余硅通孔的容错结构和方法 Pending CN110620097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810634826.1A CN110620097A (zh) 2018-06-20 2018-06-20 一种3d芯片冗余硅通孔的容错结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810634826.1A CN110620097A (zh) 2018-06-20 2018-06-20 一种3d芯片冗余硅通孔的容错结构和方法

Publications (1)

Publication Number Publication Date
CN110620097A true CN110620097A (zh) 2019-12-27

Family

ID=68920684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810634826.1A Pending CN110620097A (zh) 2018-06-20 2018-06-20 一种3d芯片冗余硅通孔的容错结构和方法

Country Status (1)

Country Link
CN (1) CN110620097A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621219B2 (en) 2021-02-18 2023-04-04 Rockwell Collins, Inc. Method and apparatus for through silicon die level interconnect

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN103780243A (zh) * 2014-01-28 2014-05-07 合肥工业大学 一种具有转移信号功能的3d芯片冗余硅通孔容错结构
CN104133732A (zh) * 2014-06-23 2014-11-05 合肥工业大学 针对3D NoC中TSV故障分级的容错方法
CN104134650A (zh) * 2013-05-02 2014-11-05 艾芬维顾问股份有限公司 一种堆栈芯片系统
US20150185274A1 (en) * 2013-12-26 2015-07-02 National Tsing Hua University Apparatus of Three-Dimensional Integrated-Circuit Chip Using Fault-Tolerant Test Through-Silicon-Via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709272A (zh) * 2011-03-28 2012-10-03 财团法人工业技术研究院 硅通孔的容错单元与方法
CN104134650A (zh) * 2013-05-02 2014-11-05 艾芬维顾问股份有限公司 一种堆栈芯片系统
US20150185274A1 (en) * 2013-12-26 2015-07-02 National Tsing Hua University Apparatus of Three-Dimensional Integrated-Circuit Chip Using Fault-Tolerant Test Through-Silicon-Via
CN103780243A (zh) * 2014-01-28 2014-05-07 合肥工业大学 一种具有转移信号功能的3d芯片冗余硅通孔容错结构
CN104133732A (zh) * 2014-06-23 2014-11-05 合肥工业大学 针对3D NoC中TSV故障分级的容错方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
欧阳一鸣，陈奇，黄正峰，梁华国，杜高明，李建华: "3D NoC中基于分组共享的TSV混合容错方法", 《计算机辅助设计与图形学学报》 *
王伟，张欢，方芳，陈田，刘军，汪秀敏: "基于链式的信号转移冗余TSV方案", 《计算机工程与应用》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621219B2 (en) 2021-02-18 2023-04-04 Rockwell Collins, Inc. Method and apparatus for through silicon die level interconnect

Similar Documents

Publication Publication Date Title
US11721653B2 (en) Circuitry for electrical redundancy in bonded structures
US10591544B2 (en) Programmable integrated circuits with in-operation reconfiguration capability
Jiang et al. On effective through-silicon via repair for 3-D-stacked ICs
US9304167B2 (en) Apparatus of three-dimensional integrated-circuit chip using fault-tolerant test through-silicon-via
US8866303B2 (en) Semiconductor device with configurable through-silicon vias
CN103026484B (zh) 具有芯片连接部分的冗余救济结构的三维集成电路
CN103219325A (zh) 多维集成电路结构及其形成方法
JP2006019328A (ja) 積層型半導体装置
US20130159587A1 (en) Interconnect Redundancy for Multi-Interconnect Device
CN110516272B (zh) 一种三维集成电路缺陷tsv的动态自修复方法和装置
US10777537B2 (en) Face-to-face three-dimensional integrated circuit of simplified structure
CN110620097A (zh) 一种3d芯片冗余硅通孔的容错结构和方法
TWI387086B (zh) 晶片以及提升晶片良率的方法
KR20030082362A (ko) 반도체 장치 및 그의 제조방법
US10748852B1 (en) Multi-chip module (MCM) with chip-to-chip connection redundancy and method
US20140299878A1 (en) Semiconductor device and stacked semiconductor device
CN112509937B (zh) 一种双面基板的电通断测试方法
US9214427B2 (en) Method of self-correcting power grid for semiconductor structures
Zhang et al. A TSV repair method for clustered faults
JP3531863B2 (ja) ウェーハ・レベルの集積回路の構造およびそれを製造するための方法
US9030227B1 (en) Methods and apparatus for providing redundancy on multi-chip devices
Ni et al. CC-RTSV: Cross-cellular based redundant TSV Design for 3D ICs
KR20230118347A (ko) 적층형 반도체 장치 및 그것의 테스트 방법
Kim et al. Efficient TSV repair method for 3D memories
Wu et al. Intra-channel Reconfigurable Interface for TSV and Micro Bump Fault Tolerance in 3-D RAMs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191227

WD01 Invention patent application deemed withdrawn after publication