CN115905103B - 一种跨芯片互联系统及自适应路由方法 - Google Patents
一种跨芯片互联系统及自适应路由方法 Download PDFInfo
- Publication number
- CN115905103B CN115905103B CN202211532824.4A CN202211532824A CN115905103B CN 115905103 B CN115905103 B CN 115905103B CN 202211532824 A CN202211532824 A CN 202211532824A CN 115905103 B CN115905103 B CN 115905103B
- Authority
- CN
- China
- Prior art keywords
- chip
- inter
- data packet
- channel
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000005540 biological transmission Effects 0.000 claims description 28
- 230000003044 adaptive effect Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种跨芯片互联系统及自适应路由方法,涉及多片网络领域,包括至少两个裸芯;每个裸芯包括若干个本地路由器、至少两个衔接路由器,每个衔接路由器至少挂载一个片间接口;不同裸芯的片间接口之间形成片间通道;同一裸芯中不同片间接口之间形成旁路通道;本地路由器与本地路由器之间、本地路由器与衔接路由器之间形成片内链路;衔接路由器与其挂载的片间接口之间形成衔接链路。本发明可以在某片间互连电路被禁用时利用片上网络内部资源和旁路通道重新规划待跨片传输正常数据包的路由路径。当跨芯片互连系统的某一片间互连电路处于校准或发生永久性故障时,本发明可以继续保证片上片间一体化网络的正常运行,提高系统的可靠性。
Description
技术领域
本发明涉及多片网络领域,具体涉及一种跨芯片互联系统及自适应路由方法。
背景技术
在高性能计算和大数据应用的背景下,系统架构师需要不断在给定的功率范围内集成更多内核、加速器和内存。而随着集成电路工艺的发展进入后摩尔时代,电子及物理的限制让半导体先进制程的持续微缩与升级难度越来越高。继续通过单芯片实现大型系统的方案必然面临着良率大幅降低、设计和掩模成本急剧增加等问题。将传统的单芯片设计方案改成多芯片进行设计,并利用高速接口进行互连或利用先进封装工艺进行集成的方案成为更优的选择。
然而芯片磨损和环境变化等物理因素可能会导致片间互连组件的出现电路级故障,甚至引发网络级故障。因此隔一段时间可能就需要对片间互连电路进行重新测试或校准,从而实时增强多片上网络跨芯片互连的可靠性。但当某片间互连电路处于测试或校准状态时需要被隔离,从而导致多片上网络互连系统的连通性和完整性受到破坏。原本需要通过该片间互连电路进行跨片传输的数据包将被中断传输并阻塞在网络中,不仅会降低片间传输网络的性能,还会极大干扰片内网络的运行。
发明内容
针对现有技术中的上述不足,本发明提供的一种跨芯片互联系统及自适应路由方法解决了片间互连电路被禁止使用造成系统性能损失的问题。
为了达到上述发明目的,本发明采用的技术方案为:
提供一种跨芯片互联系统,其包括至少两个裸芯;每个裸芯包括若干个挂载设备的本地路由器、至少两个衔接路由器,每个衔接路由器至少挂载一个片间接口;不同裸芯的片间接口之间形成片间通道;同一裸芯中不同片间接口之间形成旁路通道;本地路由器与本地路由器之间、本地路由器与衔接路由器之间形成片内链路;衔接路由器与其挂载的片间接口之间形成衔接链路。
进一步地,旁路通道为不经过片上网络的直连物理通路,包含输入和输出两个通道,即旁路输入通道和旁路输出通道;片间通道包括片间输入通道和片间输出通道;衔接链路包括衔接输入链路和衔接输出链路。
进一步地,片间接口中还包括仲裁器,用于在通过衔接输出链路将数据包从片间接口传输回衔接路由器时,若有另一个数据包从片间输入通道流入该片间接口并期望继续通过衔接输出链路进入片上网络,则优先转发来自片间输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在衔接输出链路无片间输入通道数据传输请求后传输该延后转发的数据包。
进一步地,当通过旁路输出通道将数据包从片间接口传输回另一个片间接口时,若有另一个数据包从片间通道流入该片间接口并期望继续通过旁路输出通道传输至另一片间接口,则通过仲裁器优先转发来自片间输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在旁路输出通道无片间输入通道数据传输请求后传输该延后转发的数据包。
进一步地,若衔接输入通道和旁路输入通道中的数据包均可直接利用片间输出通道传输至下一裸芯,且衔接输入通道和旁路输入通道中同时发起数据包传输请求,则优先转发来自旁路输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在片间输出通道无旁路输入通道数据传输请求后传输该延后转发的数据包。
提供一种应用于跨芯片互联系统的自适应路由方法,其包括以下步骤:
S1、通过解析数据包中的头微片获取该数据包相关的路由信息;相关的路由信息包括目的裸芯编号、目的路由器编号以及实时路由器编号;
S2、通过目的裸芯编号判断当前裸芯是否为目的裸芯,若是则将该数据包直接传输到目的路由器并从该路由器的本地端口输出;否则进入步骤S3;
S3、将数据包按照正常路线传输到当前裸芯相应的片间接口;
S4、判断该片间接口的片间输出通道是否被禁用,若是则进入步骤S5;否则进入步骤S7;
S5、将数据包从该片间接口的片内输入通道转移到片内输出通道,并将数据包传输到该裸芯的另一片间接口;
S6、判断另一片间接口的片间输出通道是否也被禁用,若是则暂停传输;否则进入步骤S7;
S7、将数据包通过当前片间接口的片间输出通道传输到下游裸芯的片间接口,完成片上片间传输。
进一步地,步骤S3的具体方法为:
若该数据包是从当前裸芯的片间输入通道输入,则直接通过旁路通道将该数据包传输至当前裸芯的另一个的片间接口;若该数据包从源路由器的本地端口输入,则根据当前裸芯编号和数据包中的目的裸芯编号选择路径最短的传输方向,将该路径最短的传输方向上的片间接口作为相应的片间接口;当两个路径长度相等时,任意选择一个片间接口。
本发明的有益效果为:本发明可以在某片间互连电路被禁用时利用片上网络内部资源和旁路通道重新规划待跨片传输正常数据包的路由路径。本发明不仅可以减小片间互连电路在线校准对多片上网络跨芯片互连系统性能的影响,还能以较小的硬件开销容忍片间互连电路的永久性故障,降低片间互连电路被禁止使用造成的系统性能损失。
附图说明
图1为由4个裸芯构成的跨芯片互联系统的结构图;
图2为自适应路由方法的流程示意图;
图3为实施例中片间接口内部数据流向控制示意图。
具体实施方式
下面对本发明的具体实施方式进行描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
如图1所示,该跨芯片互联系统包括至少两个裸芯;每个裸芯包括若干个挂载设备的本地路由器、至少两个衔接路由器,每个衔接路由器至少挂载一个片间接口;不同裸芯的片间接口之间形成片间通道;同一裸芯中不同片间接口之间形成旁路通道;本地路由器与本地路由器之间、本地路由器与衔接路由器之间形成片内链路;衔接路由器与其挂载的片间接口之间形成衔接链路。
如图2所示,该应用于跨芯片互联系统的自适应路由方法包括以下步骤:
S1、通过解析数据包中的头微片获取该数据包相关的路由信息;相关的路由信息包括目的裸芯编号、目的路由器编号以及实时路由器编号;
S2、通过目的裸芯编号判断当前裸芯是否为目的裸芯,若是则将该数据包直接传输到目的路由器并从该路由器的本地端口输出;否则进入步骤S3;
S3、将数据包按照正常路线传输到当前裸芯相应的片间接口;
S4、判断该片间接口的片间输出通道是否被禁用,若是则进入步骤S5;否则进入步骤S7;
S5、将数据包从该片间接口的片内输入通道转移到片内输出通道,并将数据包传输到该裸芯的另一片间接口;
S6、判断另一片间接口的片间输出通道是否也被禁用,若是则暂停传输;否则进入步骤S7;
S7、将数据包通过当前片间接口的片间输出通道传输到下游裸芯的片间接口,完成片上片间传输。
步骤S3的具体方法为:若该数据包是从当前裸芯的片间输入通道输入,则直接通过旁路通道将该数据包传输至当前裸芯的另一个的片间接口;若该数据包从源路由器的本地端口输入,则根据当前裸芯编号和数据包中的目的裸芯编号选择路径最短的传输方向,将该路径最短的传输方向上的片间接口作为相应的片间接口;当两个路径长度相等时,任意选择一个片间接口。
在本发明的一个实施例中,图1所示的跨芯片互联系统由四个裸芯按环形拓扑互连。裸芯数量也可以按照实际需求进行扩展,本发明的自适应路由方法仍然可行。每个裸芯的主要骨架均由一个片上网络和两个片间接口组成,片上网络主要负责裸芯内的通信,片间接口则负责裸芯间的通信。
片上网络由16个路由器按照4×4网状拓扑方式连接起来,其中有14个负责挂载设备的本地路由器和2个负责挂载片间接口的衔接路由器,每个路由器负责一个节点处的数据转发。片上网络内路由器之间由片内链路相互连接,路由器与片间接口之间由衔接链路进行连接。数据在片上网络中遵循XY维路由方式,即将片上网络分为X和Y两个维度,数据从源路由器节点的本地输入端口进入,首先在X维度上进行传播,当数据的目的X坐标与当前路由节点的X坐标相同时,转向Y维度传播,最终抵达目的节点并从目的路由器的本地输出端口输出。
旁路通道用于连接裸芯中两个片间接口且不经过片上网络的直连物理通路,它包含输入和输出两个通道。一个从片间接口输入的数据包期望跨过当前裸芯传输,在不设置旁路通道的情况下,该数据包只能先进入片上网络,经过片上网络的多级路由转发,最后通过衔接链路进入另一个片间接口;而当设置了旁路通路后,该数据包可以直接通过旁路通路进入另一个片间接口。片间通道用于连接两个裸芯,它同样包含输入和输出两个通道。
在图1中,CDIDATA是指由衔接路由器流向片间接口的数据;CDODATA是指片间接口流向衔接路由器的数据;CDBPIDATA是指由旁路通道流向片间接口的数据;CDBPODATA是指由片间接口流向旁路通道的数据;CPIDATA是指由片间通道流向片间接口的数据;CPODATA是指由片间接口流向片间通道的数据。
如图3所示,本发明的自适应路由方法可分为以下几种情况:
1、当来自片间输入通道的数据包进入到片间接口后,需要判断当前裸芯是否为目的裸芯。如果是,则该数据包利用衔接输出链路传输至衔接路由器,再通过片上网络传输到目的路由器。如果不是,则该数据包利用旁路输出通道直接传输至另一个片间接口。
2、当数据包从衔接路由器通过衔接输入链路流入片间接口后,需要判断该片间接口的片间输出通道是否被禁用。如果被禁用,应重新利用衔接输出链路将该数据包从片间接口传输回衔接路由器。需要注意的是,此时如果有另一个数据包从片间通道流入该片间接口并期望继续通过衔接输出链路进入片上网络,就会与本数据包对衔接输出链路产生竞争。片间接口中控制向片内输出数据的仲裁器会优先转发来自片间输入通道的数据,这是为了保证正常跨片传输的不间断性,从而进一步提升跨片传输效率。来自衔接输入链路的数据包竞争失败后,该数据包被存入FIFO等待,直到衔接输出链路再无片间输入通道数据传输请求后再进行传输。
3、当数据包从另一个片间接口通过旁路输入通道流入片间接口后,需要判断该片间接口的片间输出通道是否被禁用。如果被禁用,应重新利用旁路输出通道将该数据包从该片间接口传输回另一个片间接口。需要注意的是,此时如果有另一个数据包从片间通道流入该片间接口并期望继续通过旁路输出通道传输至另一片间接口,就会与本数据包对旁路输出通道产生竞争。片间接口中控制旁路输出数据的仲裁器会优先转发来自片间输入通道的数据,这是为了保证正常跨片传输的不间断性,从而进一步提升跨片传输效率。来自旁路输入通道的数据包竞争失败后,该数据包被存入FIFO等待,直到旁路输出通道再无片间输入通道数据传输请求后再进行传输。
4、当该片间接口的片间输出通道没有被禁用时,衔接输入通道和旁路输入通道中的数据包均可直接利用片间输出通道传输至下一裸芯。但如果衔接输入通道和旁路输入通道中同时发起数据包传输请求,优先转发来自旁路输入通道的数据包。来自衔接输入链路的数据包竞争失败后,该数据包被存入FIFO等待,直到片间输出通道再无旁路输入通道数据传输请求后再进行传输。
综上所述,本发明可以在某片间互连电路被禁用时利用片上网络内部资源和旁路通道重新规划待跨片传输正常数据包的路由路径。当跨芯片互连系统的某一片间互连电路处于校准或发生永久性故障时,本发明可以继续保证片上片间一体化网络的正常运行,提高系统的可靠性。与现有采用冗余链路对片间通道故障进行修复的方法相比,本发明所需要的硬件开销非常少。
Claims (3)
1.一种跨芯片互联系统,其特征在于,包括至少两个裸芯;每个裸芯包括若干个挂载设备的本地路由器、至少两个衔接路由器,每个衔接路由器至少挂载一个片间接口;不同裸芯的片间接口之间形成片间通道;同一裸芯中不同片间接口之间形成旁路通道;本地路由器与本地路由器之间、本地路由器与衔接路由器之间形成片内链路;衔接路由器与其挂载的片间接口之间形成衔接链路;
旁路通道为不经过片上网络的直连物理通路,包含输入和输出两个通道,即旁路输入通道和旁路输出通道;片间通道包括片间输入通道和片间输出通道;衔接链路包括衔接输入链路和衔接输出链路;
片间接口中还包括仲裁器,用于在通过衔接输出链路将数据包从片间接口传输回衔接路由器时,若有另一个数据包从片间输入通道流入该片间接口并期望继续通过衔接输出链路进入片上网络,则优先转发来自片间输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在衔接输出链路无片间输入通道数据传输请求后传输该延后转发的数据包;
当通过旁路输出通道将数据包从片间接口传输回另一个片间接口时,若有另一个数据包从片间通道流入该片间接口并期望继续通过旁路输出通道传输至另一片间接口,则通过仲裁器优先转发来自片间输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在旁路输出通道无片间输入通道数据传输请求后传输该延后转发的数据包;
若衔接输入通道和旁路输入通道中的数据包均可直接利用片间输出通道传输至下一裸芯,且衔接输入通道和旁路输入通道中同时发起数据包传输请求,则优先转发来自旁路输入通道的数据包,将延后转发的数据包存入FIFO缓存器,并在片间输出通道无旁路输入通道数据传输请求后传输该延后转发的数据包。
2.一种应用于权利要求1所述的跨芯片互联系统的自适应路由方法,其特征在于,包括以下步骤:
S1、通过解析数据包中的头微片获取该数据包相关的路由信息;相关的路由信息包括目的裸芯编号、目的路由器编号以及实时路由器编号;
S2、通过目的裸芯编号判断当前裸芯是否为目的裸芯,若是则将该数据包直接传输到目的路由器并从该路由器的本地端口输出;否则进入步骤S3;
S3、将数据包按照正常路线传输到当前裸芯相应的片间接口;
S4、判断该片间接口的片间输出通道是否被禁用,若是则进入步骤S5;否则进入步骤S7;
S5、将数据包从该片间接口的片内输入通道转移到片内输出通道,并将数据包传输到该裸芯的另一片间接口;
S6、判断另一片间接口的片间输出通道是否也被禁用,若是则暂停传输;否则进入步骤S7;
S7、将数据包通过当前片间接口的片间输出通道传输到下游裸芯的片间接口,完成片上片间传输。
3.根据权利要求2所述的自适应路由方法,其特征在于,步骤S3的具体方法为:
若该数据包是从当前裸芯的片间输入通道输入,则直接通过旁路通道将该数据包传输至当前裸芯的另一个的片间接口;若该数据包从源路由器的本地端口输入,则根据当前裸芯编号和数据包中的目的裸芯编号选择路径最短的传输方向,将该路径最短的传输方向上的片间接口作为相应的片间接口;当两个路径长度相等时,任意选择一个片间接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211532824.4A CN115905103B (zh) | 2022-12-01 | 2022-12-01 | 一种跨芯片互联系统及自适应路由方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211532824.4A CN115905103B (zh) | 2022-12-01 | 2022-12-01 | 一种跨芯片互联系统及自适应路由方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115905103A CN115905103A (zh) | 2023-04-04 |
CN115905103B true CN115905103B (zh) | 2024-05-28 |
Family
ID=86489350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211532824.4A Active CN115905103B (zh) | 2022-12-01 | 2022-12-01 | 一种跨芯片互联系统及自适应路由方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115905103B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802278A (en) * | 1995-05-10 | 1998-09-01 | 3Com Corporation | Bridge/router architecture for high performance scalable networking |
CN112835848A (zh) * | 2021-02-05 | 2021-05-25 | 中国电子科技集团公司第五十八研究所 | 互联裸芯的片间互联旁路系统及其通信方法 |
CN114679423A (zh) * | 2022-03-25 | 2022-06-28 | 中国电子科技集团公司第五十八研究所 | 一种面向流控机制的无死锁可扩展互连裸芯架构 |
CN114760255A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9009648B2 (en) * | 2013-01-18 | 2015-04-14 | Netspeed Systems | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification |
-
2022
- 2022-12-01 CN CN202211532824.4A patent/CN115905103B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5802278A (en) * | 1995-05-10 | 1998-09-01 | 3Com Corporation | Bridge/router architecture for high performance scalable networking |
CN112835848A (zh) * | 2021-02-05 | 2021-05-25 | 中国电子科技集团公司第五十八研究所 | 互联裸芯的片间互联旁路系统及其通信方法 |
CN114679423A (zh) * | 2022-03-25 | 2022-06-28 | 中国电子科技集团公司第五十八研究所 | 一种面向流控机制的无死锁可扩展互连裸芯架构 |
CN114760255A (zh) * | 2022-03-31 | 2022-07-15 | 中国电子科技集团公司第五十八研究所 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
Non-Patent Citations (3)
Title |
---|
Non-Blocking BIST for Continuous Reliability Monitoring of Networks-on-Chip;Wang, JS et.al;2017 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS;20180803;第2158-2161页 * |
基于多核系统的2D-Mesh片上网络的设计研究;孔德春 等;微电子学与计算机;20150405;第32卷(第4期);第81-84页 * |
片上网络故障模型及容错设计方法合理性分析;黄乐天 等;电子技术应用;20151031;第41卷(第10期);第7-12+16页 * |
Also Published As
Publication number | Publication date |
---|---|
CN115905103A (zh) | 2023-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hosseini et al. | A fault-aware dynamic routing algorithm for on-chip networks | |
CN109376118B (zh) | 具有片上集成网络的可编程逻辑器件 | |
CN1934831B (zh) | 通信服务映射的集成电路和方法 | |
US10218581B2 (en) | Generation of network-on-chip layout based on user specified topological constraints | |
CN100583819C (zh) | 用于分组交换控制的集成电路和方法 | |
CN114760255B (zh) | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 | |
CN112835848B (zh) | 互联裸芯的片间互联旁路系统及其通信方法 | |
JP2008546298A (ja) | 電子装置及び通信リソース割り当ての方法 | |
CN104579951B (zh) | 片上网络中新颖的故障与拥塞模型下的容错方法 | |
CN104133732B (zh) | 针对3D NoC中TSV故障分级的容错方法 | |
CN103107943B (zh) | 用于无缓存光交换网络的自适应路由方法 | |
US8248073B2 (en) | Semiconductor integrated circuit and testing method therefor | |
CN116260760A (zh) | 一种在多芯粒互连网络中基于流量感知的拓扑重构方法 | |
CN111245730A (zh) | 一种片上网络的路由系统及通信方法 | |
Uma et al. | Network-on-chip (noc)-routing techniques: A study and analysis | |
CN115905103B (zh) | 一种跨芯片互联系统及自适应路由方法 | |
CN116383114B (zh) | 芯片、芯片互联系统、数据传输方法、电子设备和介质 | |
CN105871761A (zh) | 一种高阶矩阵开关、片上网络及通信方法 | |
Rantala et al. | Multi network interface architectures for fault tolerant Network-on-Chip | |
Umoh et al. | BANM: A Distributed Network Manager Framework for Software Defined Network-On-Chip (SDNoC) | |
US7365568B1 (en) | Method and circuit for reducing programmable logic pin counts for large scale logic | |
US20200220643A1 (en) | Multichip fault management | |
Seifi et al. | A clustered NoC in group communication | |
CN114615215B (zh) | 一种支撑片上片间一体化路由的数据包编码方法 | |
CN101729349A (zh) | 一种基于rrpp的主环通道连通性检测方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |