CN114760255B - 一种面向多裸芯互连的片上片间一体化网络无死锁架构 - Google Patents
一种面向多裸芯互连的片上片间一体化网络无死锁架构 Download PDFInfo
- Publication number
- CN114760255B CN114760255B CN202210329742.3A CN202210329742A CN114760255B CN 114760255 B CN114760255 B CN 114760255B CN 202210329742 A CN202210329742 A CN 202210329742A CN 114760255 B CN114760255 B CN 114760255B
- Authority
- CN
- China
- Prior art keywords
- chip
- channel
- network
- router
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 238000012546 transfer Methods 0.000 claims description 10
- 230000001419 dependent effect Effects 0.000 claims description 5
- 239000003999 initiator Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000013461 design Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/18—Loop-free operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
Abstract
本发明涉及一种面向多裸芯互连的片上片间一体化网络无死锁架构，该架构由多个片上网络的环形互连组成，其中，每个片上网络均为XY维路由的Mesh网络，每个Mesh网络用于单裸芯内的数据传输，多个Mesh网络在片间采用环形拓扑互连。片上片间一体化网络设有2个路由虚通道和2个消息虚通道,其中，路由虚通道v0是数据的注入通道，所有被注入网络的数据都进入v0通道，路由虚通道v1是数据的逃逸通道，当数据在片间网络中绕行一周后进入v1通道；消息虚通道r0是请求通道，用于传输所有的请求消息，消息虚通道r1是响应通道，用于传输所有的响应消息；最终实现片上片间一体化网络的路由级无死锁和消息级无死锁，为多裸芯互连系统提供了无死锁网络架构标准。
Description
技术领域
本发明涉及多裸芯间互连通信架构领域，尤其是指一种面向多裸芯互连的片上片间一体化网络无死锁架构。
背景技术
随着数字集成电路的发展，片上系统(System on Chip，SoC,指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯(Die)集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，形成多芯片模组(Multi-Chip Module，MCM)，这些组成MCM的裸芯被称为芯粒(Chiplet)，在同一个封装内的每个芯粒可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。
然而，随着芯片中处理器(Processor)和其他功能单元数量的爆炸式增长，为了充分发挥每个功能单元的作用，构建一个片上片间一体化的高性能网络，实现多个功能单元和多个芯粒之间的高效通信也尤为重要。在过去的20年里，片上网络(Network-on-Chip，NoC)技术取得了充分的研究和长足发展，尤其是在构建大型同构系统时，片上网络替代传统总线式结构成为了不可或缺的系统部件。可以预见，片上网络理论在未来能够指导上述片上片间一体化网络的设计和构建。
死锁(deadlock)是互连网络理论中的关键问题，一条通道资源被占满的彼此依赖的链路会形成死锁，从而导致网络运行瘫痪。根据其所发生在系统的层次，死锁可以分为路由级死锁(routing-dependent deadlock)，消息级死锁(message-dependent deadlock)和协议级死锁(protocol-dependent deadlock)。由于协议级死锁一般可以通过修改网络接口(network interface，NI)的结构解决，所以只有路由级死锁和消息级死锁对网络本身的结构是敏感的。图1分别展示了上述两种死锁的具体形式。
为了解决互连网络的死锁问题，片上网络理论提供了丰富多样的无死锁设计原理，其中最经典、最具代表性的是Dally的CDG(Channel Dependency Graph)理论，Dally将任意一个确定性路由(determinate routing)的互连网络抽象为一个反映了所有通道之间的依赖和转换关系的有向图(directed graph)，称为CDG，并指出一个互连网络不存在死锁的充分必要条件是CDG中不存在环(circle)。Dally的CDG理论为片上网络的死锁分析提供了重要的理论支撑，为一系列网络拓扑(topology)的研究及其对应无死锁路由算法(routing algorithm)的提出提供了方法依据。
发明内容
本发明面向多裸芯互连系统对构造片上片间一体化网络的迫切需求，提出了一种面向多裸芯互连的片上片间一体化网络无死锁架构，旨在克服目前大部分无死锁网络架构不支持片上片间一体化网络、对消息级死锁不具有解决能力的缺陷，同时实现片上片间一体化网络的路由级无死锁和消息级无死锁，为多裸芯互连系统提供统一的架构标准。
所提出的一种面向多裸芯互连的片上片间一体化网络无死锁架构是多个片上网络的环形互连，其中每个片上网络均为XY维路由的Mesh网络，每个Mesh网络用于一个裸芯内的数据传输，多个Mesh网络在片间采用环形(ring)拓扑互连起来，总体上形成一个层次化的片上片间一体化网络。
为了避免路由级死锁，提出采用两个路由虚通道，其中，路由虚通道v0是注入通道，所有进入网络的数据都被注入v0；路由虚通道v1是逃逸通道，越界传输的数据包必须转换至v1中传输。为每个片上网络编号为0,1,2，……，n-1，这些片上网络连接成一个环，并设有顺时针和逆时针两个方向的数据通路，每个数据通路都被开辟成v0和v1两个虚通道，如图1所示。当数据从网络n-1传入网络0或从网络0传入网络n-1时，记其为越界传输，这种情况下数据必须由被最先注入的v0转换至v1传输。
为了避免消息级死锁，所提出的片上片间一体化网络采用两个消息虚通道，其中消息虚通道r0是请求通道，所有的请求消息都在r0中传输，消息虚通道r1是响应通道，所有的响应消息都在r1中传输。
由于消息级无死锁和路由级无死锁之间是独立的，为了同时满足两者，所提出的片上片间一体化网络总共设有4个虚通道，分别记为v0r0，v0r1，v1r0，v1r1，其中v后的数字标明该虚通道所从属的路由虚通道，r后的数字标明该虚通道所从属的消息虚通道。
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的一种包含四个虚通道和四种路由器的无死锁网络架构，其本质是一种抽象的通道设置模型而不是具体的物理实现模型，有利于提升设计的灵活性，能够在将来为多裸芯互连系统的设计提供较好的无死锁网络架构标准，且同时实现了片上片间一体化网络的路由级无死锁和消息级无死锁，为多裸芯互连系统提供了无死锁网络架构标准；片间采用环形网络结构，片内采用XY维路由的Mesh网络结构，有利于降低硬件开销；本发明提出的是一种抽象的通道设置模型而不是具体的物理实现模型，所以为路由器的结构，片间的互连方式以及片上片间的流控(flow control)机制都提供了很大的设计空间，具有较好的灵活性和可扩展性。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是常见的(a)路由级死锁和(b)消息级死锁具体形式流程图；
图2是本发明所述环形网络的虚通道转移方式和环形网络互连方式的对比图；
图3是本发明所述主设备路由器的的通道依赖关系图；
图4是本发明所述从设备路由器的通道依赖关系图；
图5是本发明所述对等设备路由器的通道依赖关系图；
图6是本发明所述边界路由器的通道依赖关系图；
图7是本发明所述一个3*3所述片上网络的通道依赖关系图；
图8是本发明所述一个包含4个所述片上网络的多裸芯系统结构框图。
具体实施方式
本发明所提出的片上片间一体化网络总共设有4个虚通道，分别记为v0r0，v0r1，v1r0，v1r1，其中v后的数字标明该虚通道所从属的路由虚通道，r后的数字标明该虚通道所从属的消息虚通道，如图2所示为本发明环形网络的虚通道转移方式(左)和环形网络互连方式(右)。
本发明的关键点在于其实现系统无死锁的方式，而实现无死锁的关键是构造合理的通道依赖关系，从而使得CDG全局无环。下面具体介绍本发明提出的无死锁架构所基于的通道依赖图(CDG)：
每个片上网络采用二维Mesh拓扑结构和XY维路由算法，记左右方向为X方向，上下方向为Y方向。本发明提出的片上片间一体化网络中的所有路由器都采用经典5端口路由器，即每个路由器分别设有上下左右以及本地五个端口，其中上下左右端口用于数据在X和Y方向上的转发，本地端口用于挂载本地设备。每个端口通过输入输出双向总线与其他路由器连接。
片间互连的基本方式为：每个片上网络中选出两个任意位置的边界路由器(BoundRouter)用于片间的互连，片上网络中的一个边界路由器A通过其本地端口连接该片上网络一侧的片上网络中的某个边界路由器的本地端口，另一个边界路由器B通过其本地端口连接该片上网络另一侧的片上网络中的某个边界路由器的本地端口。
网络中设备种类的划分方式为：本发明提出的片上片间一体化网络进行无消息级死锁分析时，将网络中的设备划分为主设备、从设备和对等设备四类。
网络中路由器种类的划分方式为：根据路由器本地端口连接对象的不同，本发明提出的片上片间一体化网络中的路由器总共分为四类：主设备路由器、从设备路由器、对等设备路由器和边界路由器。
现对所述四种路由器的通道依赖关系作出具体介绍：
如图3所示，所述的主设备路由器中主设备是请求的发起者，且受到数据只能被注入到注入通道的限制，主设备的本地输入通道(local_i)只对其他四个方向的v0r0通道存在转移路径；由于主设备是响应的接收者，且考虑到其所接收的响应数据可能来自于注入通道，也可能来自于逃逸通道，所以其他四个方向的v0r1和v1r1都对本地输出通道(local_o)存在转移路径。
如图4所示，所述的从设备路由器与主设备路由器相反，从设备路由器接收请求，发送响应；由于消息级死锁的本质在于从设备输出通道和输入通道之间的通道依赖，所以从设备路由器CDG中增加了本地输出通道到本地输入通道的转移路径；另外，与路由传输级别不同，在消息传输的级别，从设备路由器的本地输出端口并不能作为数据传输链路的终点，所以当从设备路由器将一个请求转化为响应之后，必须保持它所在的路由虚通道不变，因此在从设备路由器中将本地端口的输入输出通道也分别开辟成了v0和v1两个虚通道。
如图5所示，所述的对等设备路由器中对等设备能够同时扮演主设备和从设备两种角色；所以其CDG中的节点(nodes)和边(edges)是主设备路由器和从设备路由器的并集。
如图6所示，所述的边界路由器在网络中仅做连接和路由的作用，所以通过边界路由器本地端口的数据不会切换通道，所以通过边界路由器本地端口的数据不会切换通道。因此，边界路由器的本地输入端口和本地输出端口都被开辟成v0r0,v0r1,v1r0和v1r1四个虚通道。
进一步地，图7展示了一种包含9个所述路由器，规模为3*3的片上网络的CDG，其中，路由器(0,0)，(1,0)，(2,0)为主设备路由器，(0,2)，(1,2)，(2,2)为从设备路由器，路由器(1,1)为对等设备路由器，路由器(0,1)，(2,1)为边界路由器。
图8展示了一个包含有4个所述片上网络的多裸芯互连系统结构，其中chip0-3为4个裸芯，每个裸芯对外表现两组输入输出总线，用于与相邻两个裸芯的互连。裸芯的输入输出总线也被开辟成4个虚通道，分别于两个边界路由器(Bound RouterA和Bound RouterB)的本地端口连接。当数据在Chip0和Chip3之间传输时，从v0虚通道转移至v1虚通道。其他位置的片间数据传输不转移虚通道。
下面证明本发明提出的片上片间一体化网络是无死锁的：
若所述片上片间一体化网络CDG存在环，该环必属于以下几种可能之一：
a.跨越相同路由虚通道和相同消息虚通道形成的环，即该环包含的路由节点的虚通道ID具有相同的v值和相同的r值。
b.跨越不同路由虚通道形成的环，即该环包含的路由节点的虚通道ID具有不同的v值。
c.跨越不同消息虚通道形成的环，即该环包含的路由节点的虚通道ID具有不同的r值。
对于所述情况a，该情况又分为两种子情况：a1.同一个片上网络内形成的环和a2.跨越两个或两个以上片上网络形成的环。对于所述情况a1，该情况与单虚通道下的XY维路由情况等同，由于单虚通道下的XY维路由是无环形死锁的，所以a1情况下的CDG是无环的。对于所述情况a2，根据本发明提出的片上片间一体化网络结构特点可知，当数据围绕片间环网传输一周后必然切换路由虚通道，这与情况a的前提条件不符，所以a2情况下不存在围绕片间环网形成的环。所以a2情况下只可能存在“折返环”，这种环的特点为：在片上网络ns和片上网络nd之间形成的折返环穿过了ns和nd之间的所有片上网络，并分别在ns和nd内形成折返路线。对于ns和nd之间任意的两个相邻的片上网络nk和np，假设该环经过了nk至np的片间通道，则其也必然经过由np至nk的片间通道。根据网络中可能的传输依赖路径，判断是否存在折返环只需参考两种情况：通过网络路由折返和通过从设备或对等设备的从接口端口折返，由于XY维路由算法限制了四种转向模式，所以不存在通过网络路由折返的折返环；另外，由于在从设备端口或对等设备的从接口折返的数据必然切换消息虚通道，这违背了情况a的前提条件，所以也不存在通过从设备端口或对等设备的从接口折返的折返环。所以a2情况下也不存在“折返环”。所以a情况下所述片上片间一体化网络CDG不存在环。
对于情况b，由于所述片上片间一体化网络中只存在两个路由虚通道v0和v1，且进入v1的数据在传输过程中无法返回v0，所以所述片上片间一体化网络CDG在b情况下不存在环。
对于情况c，由于所述片上片间一体化网络中只存在两个消息虚通道r0和r1，且进入r1的数据在传输过程中无法返回r0，所以所述片上片间一体化网络CDG在c情况下不存在环。
综上所述，所述片上片间一体化网络CDG不存在环，根据Dally的理论，该网络是无死锁的。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (3)
1.一种面向多裸芯互连的片上片间一体化网络无死锁架构，其特征在于，片上片间一体化网络设有2个路由虚通道和2个消息虚通道,其中，路由虚通道v0是数据的注入通道，所有被注入网络的数据都进入v0通道，路由虚通道v1是数据的逃逸通道，当数据在片间网络中绕行一周后进入v1通道；消息虚通道r0是请求通道，用于传输所有的请求消息，消息虚通道r1是响应通道，用于传输所有的响应消息；
数据在v0和v1间切换的方式为：记所述片上片间一体化网络中含有n个片上网络，记为0,1，2，……，n-1；在片上网络0和片上网络n-1间传输的数据只能从v0通道转移至v1通道，其他情况下的数据传输不会在v0和v1之间转移；
数据在r0和r1间切换的方式为：由主设备发送至从设备的请求消息在从设备本地端口处被转换成响应消息，并由r0通道转移至r1通道；由主设备发送至对等设备的请求消息在对等设备本地端口的从接口处被转换成响应消息，并由r0通道转移至r1通道；由对等设备发送至另一对等设备的请求消息在另一对等设备本地端口的从接口处被转换成响应消息，并由r0通道转移至r1通道；其他情况下的数据传输不会在r0和r1之间转移；
所述片上网络中设有四种路由器：主设备路由器、从设备路由器、对等设备路由器和边界路由器；其中，主设备路由器、从设备路由器和对等设备路由器分别用于连接主设备、从设备和对等设备，边界路由器用于片间互连；
所述的主设备路由器中主设备是请求的发起者，且受到数据只能被注入到注入通道的限制；
所述的从设备路由器与主设备路由器相反，从设备路由器接收请求，发送响应；从设备路由器的通道依赖有向图中增加了本地输出通道到本地输入通道的转移路径；
所述的对等设备路由器中对等设备能够同时扮演主设备和从设备两种角色；
所述的边界路由器在网络中仅做连接和路由的作用，所以通过边界路由器本地端口的数据不会切换通道。
2.根据权利要求1所述的面向多裸芯互连的片上片间一体化网络无死锁架构，其特征在于：所有所述的片上网络均采用XY维路由的二维Mesh结构，由所有片上网络构成的片间网络采用环网结构，其中网络的每条数据总线都设有输入和输出两个方向，且每个方向上都设有路由虚通道v0、路由虚通道v1、消息虚通道r0和消息虚通道r1。
3.根据权利要求2所述的面向多裸芯互连的片上片间一体化网络无死锁架构，其特征在于：所述片上网络中的所有路由器均采用经典的5端口路由器，包括上下左右和本地五个端口，每个片上网络中选出任意的两个路由器作为边界路由器，每个边界路由器的本地端口与相邻片上网络上的某个边界路由器的本地端口连接，构成片间互连总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210329742.3A CN114760255B (zh) | 2022-03-31 | 2022-03-31 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210329742.3A CN114760255B (zh) | 2022-03-31 | 2022-03-31 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114760255A CN114760255A (zh) | 2022-07-15 |
| CN114760255B true CN114760255B (zh) | 2024-03-08 |
Family
ID=82328440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210329742.3A Active CN114760255B (zh) | 2022-03-31 | 2022-03-31 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114760255B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115460128B (zh) * | 2022-11-09 | 2023-07-07 | 之江实验室 | 一种面向多芯粒组合芯片的片上网络仿真系统 |
| CN115905103B (zh) * | 2022-12-01 | 2024-05-28 | 电子科技大学 | 一种跨芯片互联系统及自适应路由方法 |
| CN115794732B (zh) * | 2023-01-29 | 2023-07-04 | 北京超摩科技有限公司 | 一种基于芯粒的片上网络和封装上网络分层互连系统 |
| CN117134765B (zh) * | 2023-08-24 | 2024-06-07 | 毫厘智能科技(江苏)有限公司 | 一种可重构芯粒间连接结构的电路及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101267398A (zh) * | 2008-04-18 | 2008-09-17 | 清华大学 | 二维torus网中的无死锁自适应路由方法 |
| CN102170402A (zh) * | 2011-05-31 | 2011-08-31 | 清华大学 | Torus网络中的无死锁自适应路由算法 |
| CN103729331A (zh) * | 2013-11-26 | 2014-04-16 | 西安电子科技大学 | 片上网络通信死锁避免方法、路由器及通信网络 |
| CN109561034A (zh) * | 2018-12-25 | 2019-04-02 | 中科曙光信息产业成都有限公司 | 三维网络拓扑结构及其路由算法 |
| CN113709040A (zh) * | 2021-08-31 | 2021-11-26 | 中国电子科技集团公司第五十八研究所 | 一种基于可扩展互联裸芯的封装级网络路由算法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9009648B2 (en) * | 2013-01-18 | 2015-04-14 | Netspeed Systems | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification |
-
2022
- 2022-03-31 CN CN202210329742.3A patent/CN114760255B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101267398A (zh) * | 2008-04-18 | 2008-09-17 | 清华大学 | 二维torus网中的无死锁自适应路由方法 |
| CN102170402A (zh) * | 2011-05-31 | 2011-08-31 | 清华大学 | Torus网络中的无死锁自适应路由算法 |
| CN103729331A (zh) * | 2013-11-26 | 2014-04-16 | 西安电子科技大学 | 片上网络通信死锁避免方法、路由器及通信网络 |
| CN109561034A (zh) * | 2018-12-25 | 2019-04-02 | 中科曙光信息产业成都有限公司 | 三维网络拓扑结构及其路由算法 |
| CN113709040A (zh) * | 2021-08-31 | 2021-11-26 | 中国电子科技集团公司第五十八研究所 | 一种基于可扩展互联裸芯的封装级网络路由算法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114760255A (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114760255B (zh) | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 | |
| Agrawal et al. | Simulation of network on chip for 3D router architecture | |
| CN109561034B (zh) | 三维网络拓扑结构及其路由算法 | |
| CN1493036A (zh) | 全局中断和障碍网络 | |
| Moraes et al. | A Low Area Overhead Packet-switched Network on Chip: Architecture and Prototyping. | |
| CN104683242A (zh) | 一种二维片上网络的拓扑结构以及路由方法 | |
| US6549954B1 (en) | Object oriented on-chip messaging | |
| CN114679423A (zh) | 一种面向流控机制的无死锁可扩展互连裸芯架构 | |
| Hosseinabady et al. | Low latency and energy efficient scalable architecture for massive NoCs using generalized de Bruijn graph | |
| CN114679422B (zh) | 一种基于双网络的无死锁多裸芯集成微系统高性能架构 | |
| CN107018071B (zh) | 一种基于“包-电路”交换技术的路由模式切换配置器 | |
| Matos et al. | Performance evaluation of hierarchical NoC topologies for stacked 3D ICs | |
| CN116016384B (zh) | 基于环形布局的可扩展片上网络拓扑结构及其路由方法 | |
| CN107276920A (zh) | 一种应用于混合三维片上网络的分布式流控系统及机制 | |
| Lusala et al. | A hybrid router combining sdm-based circuit swictching with packet switching for on-chip networks | |
| CN113127404B (zh) | 一种对cpu互连系统的网络拓扑结构进行重构的方法及装置 | |
| Thamarakuzhi et al. | 2-dilated flattened butterfly: A nonblocking switching topology for high-radix networks | |
| Baby et al. | Network on chip simulator: Design, implementation and comparison of Mesh, Torus and RiCoBiT topologies | |
| Seifi et al. | A clustered NoC in group communication | |
| Aust et al. | Real-time processor interconnection network for fpga-based multiprocessor system-on-chip (mpsoc) | |
| Salamat | Design and evaluation of high-performance and fault-tolerant routing algorithms for 3D-NoCs | |
| Poovendran et al. | On Chip Implementation of Packet Switched Network | |
| CN115905103B (zh) | 一种跨芯片互联系统及自适应路由方法 | |
| Qasem et al. | Square-octagon interconnection architecture for network-on-chips | |
| Zhu et al. | An optimization algorithm to build low congestion multi-ring topology for optical network-on-chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |