CN115460128B - 一种面向多芯粒组合芯片的片上网络仿真系统 - Google Patents
一种面向多芯粒组合芯片的片上网络仿真系统 Download PDFInfo
- Publication number
- CN115460128B CN115460128B CN202211399069.7A CN202211399069A CN115460128B CN 115460128 B CN115460128 B CN 115460128B CN 202211399069 A CN202211399069 A CN 202211399069A CN 115460128 B CN115460128 B CN 115460128B
- Authority
- CN
- China
- Prior art keywords
- chip
- router
- network
- data packet
- event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/04—Interdomain routing, e.g. hierarchical routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/58—Association of routers
- H04L45/586—Association of routers of virtual routers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种面向多芯粒组合芯片的片上网络仿真系统,包括:片上网络生成单元,用于根据多芯粒组合芯片特征生成片上网络的抽象模型;数据路由仿真单元,用于对数据包在片上网络的运行进行仿真并输出数据在片上网络的仿真时间、路由所需的总周期数以及每个数据包的平均延迟。本申请通过在每个芯粒加上片间路由器并与芯粒内部的片内路由器相连,形成异构双层拓扑网络,使之可以仿真不同芯粒间的处理单元交互。对多芯粒芯片设计提供了性能评估,有利于芯片设计初期的探索;可灵活配置多芯粒芯片的各项参数,对不同规模的多芯粒芯片进行仿真。
Description
技术领域
本发明属于多核/众核处理器的通信领域,尤其涉及一种面向多芯粒组合芯片的片上网络仿真系统。
背景技术
随着深度学习的不断发展导致训练深度神经网络的计算需求增加,推进了人工智能专用芯片的研究。为了打破芯片性能的瓶颈,下一代智能芯片Chiplet采用多芯粒的方式组合,片上网络作为多芯粒之间的通信的主要方式,对芯片性能有着极大的关联。为了芯片设计者能直观的评估Chiplet的性能,需要片上网络模拟器对多芯粒之间的通信进行仿真。
由于多芯粒芯片Chiplet的异构特性,传统的片上网络模拟器无法对其进行仿真,需要一种模拟器能仿真异构拓扑的片上网络。
发明内容
本申请实施例的目的是为了提高多芯粒芯片设计初期探索的效率,针对现有技术的不足,提供一种面向多芯粒组合芯片的片上网络仿真系统。
根据本申请实施例的第一方面,提供一种面向多芯粒组合芯片的片上网络仿真系统,包括:
片上网络生成单元,用于根据多芯粒组合芯片特征生成片上网络的抽象模型,包括芯片配置模块、拓扑抽象模块和路由器生成模块,所述芯片配置模块用于获取芯片描述信息并对所述芯片描述信息进行解析,所述拓扑抽象模块用于根据解析后的芯片描述信息生成片上网络的拓扑结构,所述路由器生成模块用于初始化路由器节点;
数据路由仿真单元,用于对测试数据在片上网络的运行进行仿真并输出所述测试数据在所述片上网络的仿真时间、路由所需的总周期数以及由所述测试数据切分而成的每个数据包的平均延迟,包括参数配置模块、事件生成模块、事件队列模块和事件处理模块,所述参数配置模块用于获取仿真环境设置和测试数据,所述事件生成模块用于生成事件并加入到事件队列,所述事件队列模块用于维护事件队列,将事件按触发时间顺序排列,所述事件处理模块用于从所述事件队列模块中取出事件并执行。
进一步地,所述路由器生成模块对于网络拓扑中的任意路由器参数都能独立配置,以形成异构网络,从而模拟多芯粒间路由的网络拥塞。
进一步地,所述路由器参数包括输入端口数量,输出端口数量,虚拟通道数量,缓存大小。
进一步地,所述事件生成模块用于生成四种事件,分别为数据注入事件、路由器流水处理事件、数据传输事件、片上网络状态更新事件。
进一步地,所述数据注入事件由所述测试数据中的数据注入时间触发,根据仿真环境设置,将测试数据切分成数据包,载入起始地址的路由器输入缓存中。
进一步地,所述路由器流水处理事件用于模拟路由器的工作过程,所述工作过程包括以五级流水线进行的五个阶段:路由计算阶段、虚拟通道分配阶段、交叉开关分配阶段、输出缓存分配阶段及输出冲突检测阶段。
进一步地,该五个阶段包括:
第一阶段,所述路由计算阶段调用路由算法计算当前数据包的下一跳方向,即输出端口,并进入下一阶段,如果当前数据包已到达目的路由器,则计算数据包路由的周期数;
第二阶段,所述虚拟通道分配阶段使数据包竞争当前端口缓存中空闲的虚拟通道,如果竞争到空闲虚拟通道,则进入下一阶段,否则等待;
第三阶段,所述交叉开关分配阶段使数据包竞争当前交叉开关的空闲端口,如果竞争到空闲端口,则进入下一阶段,否则等待;
第四阶段,所述输出缓存分配阶段使数据包竞争空闲缓存的位置,如果竞争到空闲缓存,则进入下一阶段,否则等待;
第五阶段,所述输出冲突检测阶段对下一跳路由器的输入缓存进行检测,如果下一跳路由器的输入缓存有空闲,则生成数据传输事件,否则等待。
进一步地,所述路由算法包括:
步骤一:根据当前地址和目的地址中的前两维芯粒坐标,判断数据包与目的地址是否在同一芯粒,如已在同一芯粒,进行步骤五;如不在同一芯粒,根据坐标判断目的芯粒相对于起始芯粒的相对方向,采用先横向移动到目的芯粒所在列,再纵向移动到目的芯粒所在行的策略,其中所述目的芯粒为所述目的地址所在芯粒;
步骤二:进行跨芯粒路由时,数据包根据所述目的芯粒的方向先横向移动到当前芯粒的片间路由器,由当前片间路由器进入下一个芯粒的片间路由器;
步骤三:数据包由芯粒的片间路由器进入芯粒的内部节点时,随机选择一个与片间路由器相连的节点进入;
步骤四:重复步骤二继续横向移动,直到到达所述目的芯粒的所在列,进行纵向移动,直到到达所述目的芯粒;
步骤五:在所述目的芯粒内部,横向移动至所述目的地址的所在列,再纵向移动至所述目的地址,根据步骤一至步骤五中移动的路径计算周期数。
进一步地,所述数据传输事件由数据包需要发送至下一跳时触发,将经过路由器流水处理事件的数据包发送到下一跳路由器。
进一步地,所述片上网络状态更新事件由各节点的路由器缓存变化触发,用于实时更新路由器的输入输出缓存状态。
本申请的实施例提供的技术方案可以包括以下有益效果:
由上述实施例可知,本申请通过在每个芯粒加上片间路由器并与芯粒内部的片内路由器相连,形成异构双层拓扑网络,使之可以仿真不同芯粒间的处理单元交互。对多芯粒芯片设计提供了性能评估,有利于芯片设计初期的探索;可灵活配置多芯粒芯片的各项参数,对不同规模的多芯粒芯片进行仿真。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1是根据一示例性实施例示出的一种面向多芯粒组合芯片的片上网络仿真系统的示意图。
图2是根据一示例性实施例示出的多芯粒组合芯片的模型。
图3是根据一示例性实施例示出的路由器坐标表示图。
图4是根据一示例性实施例示出的路由器体系结构图。
图5是根据一示例性实施例示出的数据包路由图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本申请公开了一种面向多芯粒组合芯片的片上网络仿真系统的示意图,如图1所示,该系统可以包括片上网络生成单元和数据路由仿真单元,所述片上网络生成单元用于根据多芯粒组合芯片特征生成片上网络的抽象模型,包括芯片配置模块、拓扑抽象模块和路由器生成模块,所述芯片配置模块用于获取芯片描述信息并对所述芯片描述信息进行解析,所述拓扑抽象模块用于根据解析后的芯片描述信息生成片上网络的拓扑结构,所述路由器生成模块用于根据片上网络拓扑上的节点初始化路由器;所述数据路由仿真单元用于对测试数据在片上网络的运行进行仿真并输出所述测试数据在所述片上网络的仿真时间、路由所需的总周期数以及由所述测试数据切分而成的每个数据包的平均延迟,包括参数配置模块、事件生成模块、事件队列模块和事件处理模块,所述参数配置模块用于获取仿真环境设置和测试数据,所述事件生成模块用于生成事件并加入到事件队列,所述事件队列模块用于维护事件队列,将事件按触发时间顺序排列,所述事件处理模块用于从所述事件队列模块中取出事件并执行。
由上述实施例可知,本申请通过在每个芯粒加上片间路由器并与芯粒内部的片内路由器相连,形成异构双层拓扑网络,使之可以仿真不同芯粒间的处理单元交互。对多芯粒芯片设计提供了性能评估,有利于芯片设计初期的探索;可灵活配置多芯粒芯片的各项参数,对不同规模的多芯粒芯片进行仿真。
以下结合附图,通过一个较佳的实施例,对本发明进行详细说明。
1. 如图1所示,片上网络仿真系统由片上网络生成单元和数据路由仿真单元组成。其中片上网络生成单元生成片上网络模型,其中,该单元包含路由器生成模块和拓扑抽象模块;数据路由仿真单元将模拟数据包在片上网络的运行,其中,该单元包括参数配置模块,事件生成模块,事件队列模块,事件处理模块。
2. 如图1所示,由片上网络生成单元生成片上网络仿真模型,将芯片描述信息输入芯片配置模块,芯片配置模块对所述芯片描述信息进行解析并将解析内容发送到路由器生成模块和拓扑抽象模块;芯片描述信息包括每个芯粒内部处理单元的阵列大小和多芯粒阵列的大小,以及路由器的参数配置表,参数包括输入端口数量,输出端口数量,虚拟通道数量,缓存大小,流水线一拍所需周期数,解析内容则是把输入的芯片描述信息表经过程序处理后的结构化信息,方便后续各个模块调用。
2.1拓扑抽象模块将根据芯片描述生成片上网络的拓扑结构,如图2所示,在一实施例中,片上网络拓扑结构由4个芯粒组成,每个芯粒由16个处理单元组成,芯粒内部的网络通信由片内路由器负责,芯粒之间的通信由分布在芯粒东南西北的四个片间路由器负责,片间路由器除了对接其他芯粒的片间路由器,还与所处芯粒的边缘片内路由器通信。片上网络的各个节点用四维坐标表示,如图3所示,前两个坐标表示当前所处芯粒的位置,后两位坐标表示当前节点在芯粒内部的坐标,由于片间路由器无法用二维坐标表示芯粒内部的坐标,用-1标识两个方向的片间路由器。
2.2 路由器生成模块将根据片上网络拓扑上的节点初始化路由器,所述路由器生成模块对于网络拓扑中的任意路由器参数都可独立配置,形成异构网络,从而模拟多芯粒间路由的网络拥塞。所述路由器参数包括输入端口数量,输出端口数量,虚拟通道数量,缓存大小,流水线一拍所需周期数。路由器参数默认使用全局配置,也可创建单独的配置表对每一个路由器进行详细定制。
3.如图1所示,由数据路由仿真单元模拟数据包在片上网络运行,将仿真条件及测试数据输入参数配置模块,确定仿真环境后开始进行仿真。仿真以事件为单位推进整个过程,由一个优先队列来维护事件,事件生成模块根据当前环境产生新的事件加入队列,事件处理模块从事件队列取出一个事件执行。
3.1 参数配置模块用于获取仿真环境设置和测试数据,在具体实施中,将根据表1和表2形式的数据作为输入。
表1 仿真环境设置表
表2 测试数据格式
3.2 事件生成模块事件生成模块用于生成四种事件并加入到事件队列,上述四种事件分别为数据注入事件、路由器流水处理事件、数据传输事件、片上网络状态更新事件。
3.2.1 数据注入事件由输入的测试数据中数据注入时间触发。
3.2.2所述路由器流水处理事件用于模拟路由器的工作过程。
3.2.3 数据传输事件由数据包需要发送至下一跳时触发。
3.2.4 片上网络状态更新事件由各节点的路由器缓存变化触发。
3.3 事件队列模块将维护事件生成模块产生的各种事件,每个事件都有一个触发时间的时间戳,将事件按触发时间顺序排列。
3.4 事件处理模块将从事件队列中取出一个事件,根据不同的事件执行不同的函数。3.4.1 数据注入事件,根据仿真环境设置,将测试数据切分成数据包,载入起始地址的路由器输入缓存中。
3.4.2 路由器流水处理事件,如图4所示,所述工作过程包括路由计算阶段、虚拟通道分配阶段、交叉开关分配阶段、输出缓存分配阶段及输出冲突检测阶段,这五个阶段以五级流水线进行。
第一阶段,所述路由计算阶段调用路由算法计算当前数据包的下一跳方向,即输出端口,并进入下一阶段,如果当前数据包已到达目的路由器,则计算数据包路由的周期数;
第二阶段,所述虚拟通道分配阶段使数据包竞争当前端口缓存中空闲的虚拟通道,如果竞争到空闲虚拟通道,则进入下一阶段,否则等待;
第三阶段,所述交叉开关分配阶段使数据包竞争当前交叉开关的空闲端口,如果竞争到空闲端口,则进入下一阶段,否则等待;
第四阶段,所述输出缓存分配阶段使数据包竞争空闲缓存的位置,如果竞争到空闲缓存,则进入下一阶段,否则等待;
第五阶段,所述输出冲突检测阶段对下一跳路由器的输入缓存进行检测,如果下一跳路由器的输入缓存有空闲,则生成数据传输事件,否则等待;
以上流水线处理在注入大量数据包时,能高效的模拟片上网络的拥塞状况。
3.4.3 数据传输事件,将经过路由器流水处理事件的五级流水线的数据包发送到下一跳路由器。
3.4.4 片上网络状态更新事件,用于实时更新路由器的输入输出缓存状态,这是因为路由器的输入输出缓存发生变化将影响数据包在各节点能否正确传输,需要此事件实时更新状态。
需要说明的是,所述事件处理模块中涉及的事件设置有对应的函数,函数的设计为本领域的常规设计,此处不作赘述。
4. 当事件队列为空时,则仿真结束,仿真系统最终给出仿真时间,测试数据在该片上网络模型路由所需的总周期数以及由测试数据切分而成的每个数据包的平均延迟。
具体地,所述仿真时间为仿真系统实际运行的时间,数据包路由总周期数则为最后一个数据包到达时间和第一个数据包注入时间之差,每个数据包的平均延迟等于仿真总周期数除以数据包数量。
具体地,所述路由器流水处理事件中的路由算法,可采用适配多芯粒的XY路由算法,
步骤一:根据当前地址和目的地址中的前两维芯粒坐标,判断数据包与目的地址是否在同一芯粒,进行步骤五;如不在同一芯粒,根据坐标判断目的芯粒相对于起始芯粒的相对方向,采用先横向移动到目的芯粒所在列,再纵向移动到目的芯粒所在行的策略,其中所述目的芯粒为所述目的地址所在芯粒;
步骤二:进行跨芯粒路由时,数据包根据目的芯粒的方向先横向移动到当前芯粒的片间路由器,由当前片间路由器进入下一个芯粒的片间路由器;
步骤三:数据包由芯粒的片间路由器进入芯粒的内部节点时,由于一个片间路由器连接着多个内部节点,因此采用随机选择算法,随机选择一个与片间路由器相连的节点进入;
步骤四:重复步骤二继续横向移动,直到到达目的芯粒所在列,进行纵向移动,直到到达目的芯粒;
步骤五:在所述目的芯粒内部,横向移动至所在列,再纵向移动至目的地址,根据数据包到达时间和数据包注入时间,两者相减得到数据包路由周期数。
结合图4,展示一个五级流水线实施例。具体步骤如下:
步骤一:输入端口2接收到一个来自上游节点的数据包,调用路由算法计算该数据包的下一跳方向需要从输出端口3发送。
步骤二:查看输入端口2的输入缓存,检查三条虚拟通道的状态后得,虚拟通道1空闲,将数据包放入虚拟通道1中。
步骤三:检查当前交叉开关的状态,当前数据包所处的交叉开关端口空闲,允许发送到输出端口3的交叉开关路径。
步骤四:数据包经过交叉开关后,检查输出端口3的输出缓存状态,输出缓存有空闲,则将数据包放入。
步骤五:数据包已到达输出端口3,准备发送,此时需要检查端口3对应的下游路由器是否有缓存来接受数据包,如有,则产生数据传输事件,等待对应事件来进行下一步。
结合图5,展示一个实施例,图中以节点(0,0,2,2)为起始地址,节点(1,1,4,3)为目的地址,有向箭头为移动路径。具体步骤如下:
步骤一:由节点坐标可知,起始地址和目的地址不在统一芯粒,要先移动到芯粒(1,0,x,x),再移动到目的芯粒(1,1,x,x);
步骤二:先要横向移动到最右边的当前芯粒片间路由器(0,0,5,-1),再进入下一个芯粒的片间路由器(1,0,0,-1);
步骤三:随机选择一个内部节点(1,0,1,3)进入当前芯粒内部;
步骤四:重复以上步骤,到达目的芯粒内部节点(1,1,2,1);
步骤五:在芯粒内部按照先横后纵到达目的节点(1,1,4,3)。每经过一个节点路由器需要经过五级流水线,消耗5个周期,芯粒内部路由器传输到下一跳消耗1个周期,片间路由器传输到下一跳消耗15个周期,以上过程经过了14个路由器,13次传输,其中4次为片间路由器传输,综上,14*5+(13-4)*1+4*15=139,即单个数据包不考虑网络拥塞情况路由需要139个周期。
本领域技术人员在考虑说明书及实践这里公开的内容后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。
Claims (5)
1.一种面向多芯粒组合芯片的片上网络仿真系统,其特征在于,包括:
片上网络生成单元,用于根据多芯粒组合芯片特征生成片上网络的抽象模型,包括芯片配置模块、拓扑抽象模块和路由器生成模块,所述芯片配置模块用于获取芯片描述信息并对所述芯片描述信息进行解析,所述拓扑抽象模块用于根据解析后的芯片描述信息生成片上网络的拓扑结构,所述路由器生成模块用于初始化路由器节点;
数据路由仿真单元,用于对测试数据在片上网络的运行进行仿真并输出所述测试数据在所述片上网络的仿真时间、路由所需的总周期数以及由所述测试数据切分而成的每个数据包的平均延迟,包括参数配置模块、事件生成模块、事件队列模块和事件处理模块,所述参数配置模块用于获取仿真环境设置和测试数据,所述事件生成模块用于生成事件并加入到事件队列,所述事件队列模块用于维护事件队列,将事件按触发时间顺序排列,所述事件处理模块用于从所述事件队列模块中取出事件并执行;
其中,所述片上网络的拓扑结构中,芯粒内部的网络通信由片内路由器负责,芯粒之间的通信由分布在芯粒东南西北的四个片间路由器负责,片间路由器除了对接其他芯粒的片间路由器,还与所处芯粒的边缘片内路由器通信;
其中,所述事件生成模块用于生成四种事件,分别为数据注入事件、路由器流水处理事件、数据传输事件、片上网络状态更新事件;
所述数据注入事件由所述测试数据中的数据注入时间触发,根据仿真环境设置,将测试数据切分成数据包,载入起始地址的路由器输入缓存中;
所述路由器流水处理事件用于模拟路由器的工作过程,所述工作过程包括以五级流水线进行的五个阶段:路由计算阶段、虚拟通道分配阶段、交叉开关分配阶段、输出缓存分配阶段及输出冲突检测阶段;
该五个阶段包括:
第一阶段,所述路由计算阶段调用路由算法计算当前数据包的下一跳方向,即输出端口,并进入下一阶段,如果当前数据包已到达目的路由器,则计算数据包路由的周期数;
第二阶段,所述虚拟通道分配阶段使数据包竞争当前端口缓存中空闲的虚拟通道,如果竞争到空闲虚拟通道,则进入下一阶段,否则等待;
第三阶段,所述交叉开关分配阶段使数据包竞争当前交叉开关的空闲端口,如果竞争到空闲端口,则进入下一阶段,否则等待;
第四阶段,所述输出缓存分配阶段使数据包竞争空闲缓存的位置,如果竞争到空闲缓存,则进入下一阶段,否则等待;
第五阶段,所述输出冲突检测阶段对下一跳路由器的输入缓存进行检测,如果下一跳路由器的输入缓存有空闲,则生成数据传输事件,否则等待;
所述路由算法包括:
步骤一:根据当前地址和目的地址中的前两维芯粒坐标,判断数据包与目的地址是否在同一芯粒,如已在同一芯粒,进行步骤五;如不在同一芯粒,根据坐标判断目的芯粒相对于起始芯粒的相对方向,采用先横向移动到目的芯粒所在列,再纵向移动到目的芯粒所在行的策略,其中所述目的芯粒为所述目的地址所在芯粒;
步骤二:进行跨芯粒路由时,数据包根据所述目的芯粒的方向先横向移动到当前芯粒的片间路由器,由当前片间路由器进入下一个芯粒的片间路由器;
步骤三:数据包由芯粒的片间路由器进入芯粒的内部节点时,随机选择一个与片间路由器相连的节点进入;
步骤四:重复步骤二继续横向移动,直到到达所述目的芯粒的所在列,进行纵向移动,直到到达所述目的芯粒;
步骤五:在所述目的芯粒内部,横向移动至所述目的地址的所在列,再纵向移动至所述目的地址,根据步骤一至步骤五中移动的路径计算周期数。
2.根据权利要求1所述的系统,其特征在于,所述路由器生成模块对于网络拓扑中的任意路由器参数都能独立配置,以形成异构网络,从而模拟多芯粒间路由的网络拥塞。
3.根据权利要求2所述的系统,其特征在于,所述路由器参数包括输入端口数量,输出端口数量,虚拟通道数量,缓存大小。
4.根据权利要求1所述的系统,其特征在于,所述数据传输事件由数据包需要发送至下一跳时触发,将经过路由器流水处理事件的数据包发送到下一跳路由器。
5.根据权利要求1所述的系统,其特征在于,所述片上网络状态更新事件由各节点的路由器缓存变化触发,用于实时更新路由器的输入输出缓存状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211399069.7A CN115460128B (zh) | 2022-11-09 | 2022-11-09 | 一种面向多芯粒组合芯片的片上网络仿真系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211399069.7A CN115460128B (zh) | 2022-11-09 | 2022-11-09 | 一种面向多芯粒组合芯片的片上网络仿真系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115460128A CN115460128A (zh) | 2022-12-09 |
CN115460128B true CN115460128B (zh) | 2023-07-07 |
Family
ID=84309976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211399069.7A Active CN115460128B (zh) | 2022-11-09 | 2022-11-09 | 一种面向多芯粒组合芯片的片上网络仿真系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115460128B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116260760A (zh) * | 2022-12-15 | 2023-06-13 | 之江实验室 | 一种在多芯粒互连网络中基于流量感知的拓扑重构方法 |
CN115794732B (zh) * | 2023-01-29 | 2023-07-04 | 北京超摩科技有限公司 | 一种基于芯粒的片上网络和封装上网络分层互连系统 |
CN115829017B (zh) * | 2023-02-20 | 2023-05-23 | 之江实验室 | 一种基于芯粒的数据处理的方法、装置、介质及设备 |
CN116523045B (zh) * | 2023-03-13 | 2023-11-07 | 之江实验室 | 一种面向多芯粒芯片的深度学习推理模拟器 |
CN117453609B (zh) * | 2023-10-18 | 2024-06-07 | 原粒(北京)半导体技术有限公司 | 多芯粒的软件程序配置方法、装置、电子设备及存储介质 |
CN117610469B (zh) * | 2024-01-23 | 2024-05-14 | 芯来智融半导体科技(上海)有限公司 | 基于芯粒的拓扑系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109450705A (zh) * | 2018-12-11 | 2019-03-08 | 电子科技大学 | 一种基于fpga的面向映射的片上网络验证方法及系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170075843A1 (en) * | 2015-09-10 | 2017-03-16 | Qualcomm Incorporated | Unified systems and methods for interchip and intrachip node communication |
CN105391576B (zh) * | 2015-11-02 | 2019-04-02 | 电子科技大学 | 一种片上网络运行过程重现方法及系统 |
CN105703948A (zh) * | 2016-01-19 | 2016-06-22 | 河海大学常州校区 | 基于fpga的片上网络通信结构的仿真评估平台 |
WO2022193183A1 (zh) * | 2021-03-17 | 2022-09-22 | 北京希姆计算科技有限公司 | 片上网络的仿真模型生成方法、装置、电子设备及计算机可读存储介质 |
CN114760255B (zh) * | 2022-03-31 | 2024-03-08 | 中国电子科技集团公司第五十八研究所 | 一种面向多裸芯互连的片上片间一体化网络无死锁架构 |
CN115115043A (zh) * | 2022-06-20 | 2022-09-27 | 上海交通大学 | 片上-片间互连的神经网络芯片硬件架构设计方法及系统 |
-
2022
- 2022-11-09 CN CN202211399069.7A patent/CN115460128B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109450705A (zh) * | 2018-12-11 | 2019-03-08 | 电子科技大学 | 一种基于fpga的面向映射的片上网络验证方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN115460128A (zh) | 2022-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115460128B (zh) | 一种面向多芯粒组合芯片的片上网络仿真系统 | |
Navaridas et al. | Simulating and evaluating interconnection networks with INSEE | |
Trik et al. | Providing an Adaptive Routing along with a Hybrid Selection Strategy to Increase Efficiency in NoC‐Based Neuromorphic Systems | |
CN105205205B (zh) | 基于网表位置信息最优划分的fpga粗粒度并行布线方法 | |
Navaridas et al. | Understanding the interconnection network of SpiNNaker | |
CN103970939A (zh) | 一种层次化可重构的片上网络建模与仿真系统 | |
CN113219857B (zh) | 一种无人系统集群网络通信仿真方法及装置 | |
CN109450705B (zh) | 一种基于fpga的面向映射的片上网络验证方法及系统 | |
Mirmahaleh et al. | DNN pruning and mapping on NoC-Based communication infrastructure | |
JP2023107786A (ja) | オンチップ動作の初期化 | |
Hofmann | Multi-Chip Dataflow Architecture for Massive Scale Biophyscially Accurate Neuron Simulation | |
US20130067113A1 (en) | Method of optimizing routing in a cluster comprising static communication links and computer program implementing that method | |
CN114338738A (zh) | 基于Actor模型的规则引擎及场景联动实现方法 | |
US20030188278A1 (en) | Method and apparatus for accelerating digital logic simulations | |
CN115618532A (zh) | 一种网络系统仿真方法及相关装置 | |
CN116523045B (zh) | 一种面向多芯粒芯片的深度学习推理模拟器 | |
Yang et al. | An improved mesh topology and its routing algorithm for NoC | |
Silva et al. | Communication latency evaluation on a software-defined network-on-chip | |
Ueno et al. | VCSN: Virtual circuit-switching network for flexible and simple-to-operate communication in HPC FPGA cluster | |
CN107018095A (zh) | 基于离散事件的交换单元仿真系统及方法 | |
CN115345100A (zh) | 片上网络仿真模型及动态路径规划方法、装置、多核芯片 | |
Rezaei-Ravari et al. | Dynamic clustering-based routing scheme for 2D-mesh networks-on-chip | |
Kanduri et al. | Predictable application mapping for manycore real-time and cyber-physical systems | |
CN115720211B (zh) | 网算一体的芯粒间路由器及数据包聚合方法 | |
Kosonen | NETWORK-ON-CHIP PERFORMANCE MODELING |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |