CN105703948A - 基于fpga的片上网络通信结构的仿真评估平台 - Google Patents

基于fpga的片上网络通信结构的仿真评估平台 Download PDF

Info

Publication number
CN105703948A
CN105703948A CN201610033429.XA CN201610033429A CN105703948A CN 105703948 A CN105703948 A CN 105703948A CN 201610033429 A CN201610033429 A CN 201610033429A CN 105703948 A CN105703948 A CN 105703948A
Authority
CN
China
Prior art keywords
network
communication structure
chip communication
simulation evaluation
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610033429.XA
Other languages
English (en)
Inventor
谈俊燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Campus of Hohai University
Original Assignee
Changzhou Campus of Hohai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Campus of Hohai University filed Critical Changzhou Campus of Hohai University
Priority to CN201610033429.XA priority Critical patent/CN105703948A/zh
Publication of CN105703948A publication Critical patent/CN105703948A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于FPGA的片上网络通信结构的仿真评估平台，包括片上网络通信结构用途评估单元、参数自动配置单元、仿真评估单元，片上网络通信结构用途分析单元，平台根据用户提供的片上网络通信结构的具体用途进行分析，划分成不同的运算处理模块，并分析每个处理模块的数据运算处理量；参数自动配置单元，包括片上网络结构的选择、路由算法的设置和数据流的配制；仿真评估单元，用于自动生成数据流发生器和数据流接收器，发送仿真数据包，接收数据包，进行测试评估，输出评估结果。通过对开发的片上网络通信结构的快速仿真评估，提高了基于片上网络通信结构的嵌入式系统的开发速度，并且整个仿真评估平台设置简单，便于用户使用。

Description

基于FPGA的片上网络通信结构的仿真评估平台
技术领域
本发明涉及一种基于FPGA的片上网络通信结构的仿真评估平台，特别是对于基于片上网络通信结构的嵌入式系统，属于嵌入式系统技术领域。
背景技术
基于片上网络通信（NoC）结构的片上系统（SoC）是嵌入式的多媒体处理应用最合适的解决方案之一。随着消费类的嵌入式系统的日益复杂，新兴的SoC架构整合了大量的组件，例如存储器、DSP、专用处理器、微控制器以及IP核等等。不断增加的组件的数量，以及处理算法所要求的数据的数量和数据大小都要求根据其特殊的算法用途高效的设计NoC架构。一个针对应用特殊设计的NoC具备了高带宽，高扩展性，低功耗成本和低复杂度的优点。然而NoC的设计对NoC的结构，缓冲区的大小，路由算法，流量控制策略以及拓扑结构的进行选择，同时必须兼顾整个NoC的延迟、能量消耗以及整个设计时间等因素。在NoC设计中，设计流程的自动化也是必须考虑的，以便确保快速的对每种设计进行评估。
在过去的几年中，提出了几个基于FPGA的NoC的仿真平台。但是，这些仿真平台局限于单一的应用，不能适应不同的图像和信号处理的应用，仿真模块无法模拟不同的数据类型，不同方式的数据传输，以及多目的地的数据传输。同时这些平台不具备自动化的设计流程，从而仿真不同的结构，进行评估时耗时较多。
发明内容
目的：为了克服现有技术中存在的不足，本发明提供一种基于FPGA的片上网络通信结构的仿真评估平台。
技术方案：为解决上述技术问题，本发明采用的技术方案为：
一种基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：包括片上网络通信结构用途评估单元、参数自动配置单元、仿真评估单元，
所述片上网络通信结构用途分析单元，平台根据用户提供的片上网络通信结构的具体用途进行分析，划分成不同的运算处理模块，并分析每个处理模块的数据运算处理量；所述参数自动配置单元，包括片上网络结构的选择、路由算法的设置和数据流的配制；所述仿真评估单元，用于自动生成数据流发生器和数据流接收器，发送仿真数据包，接收数据包，进行测试评估，输出评估结果。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述片上网络通信结构用途分析单元包括片上网络通信结构用途评估和运算处理模块划分。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述片上网络通信结构用途评估包括片上网络通信结构用途的具体算法分析和数据运算处理量的分析。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述运算处理模块划分是指根据用途分析结果，按照算法的复杂程度和数据运算量，划分成不同的模块。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述参数自动配置单元的工作过程包括以下步骤：
步骤（1）：根据片上网络通信结构用途分析单元的结果，选择片上网络的拓扑结构，拓扑结构包括二维网状结构、二维网格结构、八边形网络结构、间接网络拓扑结构；
步骤（2）：确定拓扑结构之后，根据所选择的拓扑结构，选择路由算法，路由算法包括为序路由算法、确定性路由算法、随机路由算法；
步骤（3）：对运算处理模块进行优化布局；
步骤（4）：确定仿真评估的数据流的配制参数。
所述步骤（3）对运算处理模块进行优化布局，是指根据模块与模块之间的通信数据量，处理模块中算法的复杂度，以及处理模块的先后程序进行优化布局，所述优化布局通过优化算法实现。
所述步骤(4)确定仿真评估的数据流的配制参数，是指对数据包参数、数据包的发送率、每个模块所发送的数据包的目的地、每个模块数据包所发送不同目的地的个数、总的数据包包数、以及目的地地址这些参数的配制。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述数据包的参数信息包括：目的地地址、数据源地址、始发时钟信号值、数据包大小、数据包数目。
所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：仿真评估单元包括软件部分和硬件部分，仿真评估单元的硬件部分包括串口通信、FPGA和电脑。仿真评估单元的软件部分用于自动生成数据流发生器和数据流接收器，发送仿真数据包，接收数据包。
作为优选方案，所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述的FPGA为Virtex5XC5VSX50的FPGA平台；串口通信采用USB接口线。
有益效果：本发明提供的基于FPGA的片上网络通信结构的仿真评估平台，采用自动化的设计流程，根据用户提供的设计应用，自动分析应用的运算处理模块，从而提供不同的NoC拓补结构和算法进行仿真评估。同时，仿真评估过程中，数据流的一系列参数也可进行不同的调整和配置，从而满足不同运算条件下的仿真评估需求。本设计平台的自动化的设计流程，大大加快了不同NoC的仿真评估速度，从而缩短了用于消费的嵌入式系统的设计和开发速度，加快了产品投入市场的步伐。
附图说明
图1是本发明的系统框图；
图2是本发明的设计流程图；
图3是数据包结构；
图4是数据流发生器结构图。
具体实施方式
下面结合具体实施例对本发明作更进一步的说明。
如图1所示，一种基于FPGA的片上网络通信结构的仿真评估平台，包括三部分片：上网络通信结构用途评估单元、参数自动配置单元、仿真评估单元。片上网络通信结构用途分析单元，平台根据用户提供的片上网络通信结构的具体用途进行分析，划分成不同的运算处理模块，并分析每个处理模块的数据运算处理量。参数自动配置单元，根据上一个单元的分析结果，进行自动的片上网络的参数配置，包括片上网络结构的选择，路由算法的设置，处理模块的优化布局和数据流的配制。仿真评估单元包括硬件和软件单元，主要工作包括：自动生成数据流发生器和数据流接收器，发送仿真数据包，接收数据包，进行测试评估，输出评估结果。
如图2所示，片上网络通信结构开发的快速仿真评估的自动设计流程，分为以下几个阶段：
第（1）阶段：设计首先根据应用选择合适的NoC拓扑结构；
第（2）阶段：确定拓扑结构之后，根据所选择的拓扑结构，选择路由算法，即对为序路由、确定性路由、随机路由算法等的选择；
第（3）阶段：在NoC的拓扑结构中插入路由算法IP核，组成完整的NoC结构后；
第（4）阶段：对运算处理模块进行优化布局，并确定仿真评估的数据流的配制参数；
第（5）阶段：插入仿真模块，包括数据流发生器和数据流接收器，从而对NoC进行仿真评估。
本发明的平台中的数据包如图3所示，数据包主要有两部分构成：数据头和数据。数据头包含数据包的参数信息，主要有：
（1）目的地地址（Dest）；
（2）数据源地址（Source）；
（3）始发时钟信号值（Clk_int）；
（4）数据包大小（Sz_pckt）；
（5）数据包数目（Nb_pckt）；
数据包的数据部分为运算处理的数据。
如图4所示，为本设计平台中的数据流发生器的外部管脚图。数据流发生器的外部信号主要包括系统的时钟信号（clk），复位信号（rst），数据传输握手信号（Router_rx和Router_ack_rx），数据输出信号（data_in）。数据流发生器内部主要对下述参数进行配置：地址（Address），数据源横向地址（IP_address_X），数据源纵向地址（IP_address_Y），数据包大小（Size_packet），数据包数目（Nbre_packet），和两个数据包之间的发送率（Idle_packet）。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：包括片上网络通信结构用途评估单元、参数自动配置单元、仿真评估单元，
所述片上网络通信结构用途分析单元，平台根据用户提供的片上网络通信结构的具体用途进行分析，划分成不同的运算处理模块，并分析每个处理模块的数据运算处理量；所述参数自动配置单元，包括片上网络结构的选择、路由算法的设置和数据流的配制；所述仿真评估单元，用于自动生成数据流发生器和数据流接收器，发送仿真数据包，接收数据包，进行测试评估，输出评估结果。
2.根据权利要求1所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述片上网络通信结构用途分析单元包括片上网络通信结构用途评估和运算处理模块划分。
3.根据权利要求2所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述片上网络通信结构用途评估包括片上网络通信结构用途的具体算法分析和数据运算处理量的分析。
4.根据权利要求2所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述运算处理模块划分是指根据用途分析结果，按照算法的复杂程度和数据运算量，划分成不同的模块。
5.根据权利要求1所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述参数自动配置单元的工作过程包括以下步骤：
步骤（1）：根据片上网络通信结构用途分析单元的结果，选择片上网络的拓扑结构，拓扑结构包括二维网状结构、二维网格结构、八边形网络结构、间接网络拓扑结构；
步骤（2）：确定拓扑结构之后，根据所选择的拓扑结构，选择路由算法，路由算法包括为序路由算法、确定性路由算法、随机路由算法；
步骤（3）：对运算处理模块进行优化布局；
步骤（4）：确定仿真评估的数据流的配制参数。
6.根据权利要求5所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述步骤（3）对运算处理模块进行优化布局，是指根据模块与模块之间的通信数据量，处理模块中算法的复杂度，以及处理模块的先后程序进行优化布局，所述优化布局通过优化算法实现。
7.根据权利要求5所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述步骤(4)确定仿真评估的数据流的配制参数，是指对数据包参数、数据包的发送率、每个模块所发送的数据包的目的地、每个模块数据包所发送不同目的地的个数、总的数据包包数、以及目的地地址这些参数的配制。
8.根据权利要求7所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述数据包的参数信息包括：目的地地址、数据源地址、始发时钟信号值、数据包大小、数据包数目。
9.根据权利要求1所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：仿真评估单元包括硬件单元和软件单元，硬件部分包括串口通信、FPGA和电脑。
10.根据权利要求9所述的基于FPGA的片上网络通信结构的仿真评估平台，其特征在于：所述的FPGA为Virtex5XC5VSX50的FPGA平台；串口通信采用USB接口线。
CN201610033429.XA 2016-01-19 2016-01-19 基于fpga的片上网络通信结构的仿真评估平台 Pending CN105703948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610033429.XA CN105703948A (zh) 2016-01-19 2016-01-19 基于fpga的片上网络通信结构的仿真评估平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610033429.XA CN105703948A (zh) 2016-01-19 2016-01-19 基于fpga的片上网络通信结构的仿真评估平台

Publications (1)

Publication Number Publication Date
CN105703948A true CN105703948A (zh) 2016-06-22

Family

ID=56227443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610033429.XA Pending CN105703948A (zh) 2016-01-19 2016-01-19 基于fpga的片上网络通信结构的仿真评估平台

Country Status (1)

Country Link
CN (1) CN105703948A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365996A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种基于fpga+arm架构的片上网络仿真平台
CN115460128A (zh) * 2022-11-09 2022-12-09 之江实验室 一种面向多芯粒组合芯片的片上网络仿真系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413036A (zh) * 2011-08-22 2012-04-11 复旦大学 一种实时部分动态可重构系统
CN103970939A (zh) * 2014-04-22 2014-08-06 南京航空航天大学 一种层次化可重构的片上网络建模与仿真系统
CN104408017A (zh) * 2014-11-20 2015-03-11 天津大学 应用于网格架构片上网络系统的任务映射算法及开发方法
CN104636311A (zh) * 2015-02-28 2015-05-20 天津大学 多处理器片上网络互连阵列尺寸的开发方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102413036A (zh) * 2011-08-22 2012-04-11 复旦大学 一种实时部分动态可重构系统
CN103970939A (zh) * 2014-04-22 2014-08-06 南京航空航天大学 一种层次化可重构的片上网络建模与仿真系统
CN104408017A (zh) * 2014-11-20 2015-03-11 天津大学 应用于网格架构片上网络系统的任务映射算法及开发方法
CN104636311A (zh) * 2015-02-28 2015-05-20 天津大学 多处理器片上网络互连阵列尺寸的开发方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JUNYAN TAN .ETC: "Adaptive NoC-based MPSoC system for spectral imaging algorithm dedicated to art authentication", 《21ST EUROPEAN SIGNAL PROCESSING CONFERENCE (EUSIPCO 2013)》 *
JUNYAN TAN .ETC: "Generation of emulation platforms for NoC exploration on FPGA", 《2011 22ND IEEE INTERNATIONAL SYMPOSIUM ON RAPID SYSTEM PROTOTYPING》 *
LUCA BENINI: "Application Specific NoC Design", 《PROCEEDINGS OF THE DESIGN AUTOMATION & TEST IN EUROPE CONFERENCE》 *
VIRGINIE FRESSE .ETC: "Exploration of an adaptive NoC architecture on FPGA dedicated to multi and hysperspectral algorithm for art authentication", 《2010 2ND INTERNATIONAL CONFERENCE ON IMAGE PROCESSING THEORY, TOOLS AND APPLICATIONS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108365996A (zh) * 2018-05-04 2018-08-03 西安电子科技大学 一种基于fpga+arm架构的片上网络仿真平台
CN108365996B (zh) * 2018-05-04 2021-03-30 西安电子科技大学 一种基于fpga+arm架构的片上网络仿真平台
CN115460128A (zh) * 2022-11-09 2022-12-09 之江实验室 一种面向多芯粒组合芯片的片上网络仿真系统

Similar Documents

Publication Publication Date Title
CN103414600B (zh) 近似匹配方法和相关设备及通信系统
CN102710488B (zh) 一种实现虚拟网络映射的方法
Bagula et al. Iot emulation with cooja
CN109739712B (zh) Fpga加速卡传输性能测试方法、装置及设备和介质
CN104573720A (zh) 一种无线传感器网络中核分类器的分布式训练方法
Guindani et al. NoC power estimation at the RTL abstraction level
CN101477490A (zh) 基于复杂网络面向对象集成测试的方法
CN108365996B (zh) 一种基于fpga+arm架构的片上网络仿真平台
Bakhouya et al. Analytical modeling and evaluation of on-chip interconnects using network calculus
CN105703948A (zh) 基于fpga的片上网络通信结构的仿真评估平台
Ahmed et al. Scalable interconnection network models for rapid performance prediction of HPC applications
CN102801586A (zh) QoS粒度与精度的自动化测试方法及装置
CN102315981B (zh) 一种演进分组核心网设备的测试设备及方法
Ekaireb et al. ns3-fl: Simulating Federated Learning with ns-3
Morgan et al. NoC 2: an efficient interfacing approach for heavily-communicating NoC-based systems
CN103634290A (zh) 网络仿真系统
Araújo et al. Accelerating VNF-based Deep Packet Inspection with the use of GPUs
CN107360059B (zh) 网络检测方法、网络检测装置及智能终端
CN109685120A (zh) 分类模型在有限数据下的快速训练方法和终端设备
Zheng et al. μMon: Empowering Microsecond-level Network Monitoring with Wavelets
Kumar et al. A simulation based buffer sizing algorithm for network on chips
Ciesla et al. URL extraction on the NetFPGA reference router
Nikolic et al. A tighter real-time communication analysis for wormhole-switched priority-preemptive nocs
Xie et al. Modeling traffic of big data platform for large scale datacenter networks
Kurimoto et al. A hardware/software cosimulator for Network-on-Chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622

RJ01 Rejection of invention patent application after publication