CN112835848A - 互联裸芯的片间互联旁路系统及其通信方法 - Google Patents

互联裸芯的片间互联旁路系统及其通信方法 Download PDF

Info

Publication number
CN112835848A
CN112835848A CN202110160495.4A CN202110160495A CN112835848A CN 112835848 A CN112835848 A CN 112835848A CN 202110160495 A CN202110160495 A CN 202110160495A CN 112835848 A CN112835848 A CN 112835848A
Authority
CN
China
Prior art keywords
bypass
controller
control module
bare chip
interconnected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110160495.4A
Other languages
English (en)
Other versions
CN112835848B (zh
Inventor
魏敬和
黄乐天
肖志强
曹文旭
鞠虎
高营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110160495.4A priority Critical patent/CN112835848B/zh
Publication of CN112835848A publication Critical patent/CN112835848A/zh
Application granted granted Critical
Publication of CN112835848B publication Critical patent/CN112835848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及互联裸芯的片间互联旁路系统及其通信方法。互联裸芯的片间互联旁路系统，包括设置在互联裸芯内部的旁路通路、第一旁通控制器和第二旁通控制器，第一旁通控制器分别与互联裸芯的第一同步控制器和裸芯网络连接，第二旁通控制器分别与互联裸芯的第二同步控制器和裸芯网络连接，旁路通路分别与第一旁通控制器和第二旁通控制器连接，第一旁通控制器和第二旁通控制器用于数据需要跨当前的互联裸芯时将进入到其中一个的同步控制器中的数据通过旁路通路发送到另一个同步控制器上并输出到互联裸芯的外部。该系统能实现绕裸芯传输，延迟短、跨裸芯传输效率高、能扩大裸芯的互联规模、电路结构简单、硬件开销小、可扩展性高、通信高效。

Description

互联裸芯的片间互联旁路系统及其通信方法
技术领域
本发明涉及一种裸芯之间的通信系统，尤其是互联裸芯的片间互联旁路系统及其通信方法。
背景技术
随着数字集成电路的发展，片上系统（Systemon Chip，SoC,指将多个功能模块集成到同一个硅片上）几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律（即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律）正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯（Die）集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络（Networkon Package,NoP）。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。
在NoP运行过程中，需要有大量的数据跨裸芯传输。在现有的多裸芯互联系统中，裸芯之间层层互联，当数据需要跨裸芯传输时，必须从裸芯的一个外部接口在（同步控制器）进入、经过复杂的裸芯级网络（Networkon Die,NoD）内部的多次路由，再发送至另一个外部接口。对于那些需要跨多个裸芯传输的数据，这种传输方式造成了极大的时间延迟，降低了通信效率，不利于扩大裸芯的互联规模。
发明内容
为解决上述问题，本发明提供一种互联裸芯的片间互联旁路系统提供一条为互联裸芯之间的两个外部接口的直连数据通路，在控制模块的管理和调度下实现数据的跨裸芯高速传输，能够有效降低数据传输延迟、提升数据跨裸芯传输的效率，有利于扩大裸芯的互联规模。
具体技术方案为：
互联裸芯的片间互联旁路系统，包括设置在互联裸芯内部的旁路通路、第一旁通控制器和第二旁通控制器，所述第一旁通控制器分别与互联裸芯的第一同步控制器和裸芯网络连接，所述第二旁通控制器分别与互联裸芯的第二同步控制器和裸芯网络连接，所述旁路通路分别与所述第一旁通控制器和所述第二旁通控制器连接，所述第一旁通控制器和所述第二旁通控制器用于数据需要跨当前的互联裸芯时将进入到其中一个的同步控制器中的数据通过旁路通路发送到另一个同步控制器上并输出到互联裸芯的外部。
进一步的，所述第一旁通控制器和所述第二旁通控制器均包括输出控制模块和输入控制模块；所述第一旁通控制器的输入控制模块分别与互联裸芯的裸芯网络、第一同步控制器、第一旁通控制器的输出控制模块和第二旁通控制器的输出控制模块连接，所述第一旁通控制器的输出控制模块分别与互联裸芯的裸芯网络、第一同步控制器和第二旁通控制器的输入控制模块连接；所述第二旁通控制器的输入控制模块分别与互联裸芯的裸芯网络、第二同步控制器、第二旁通控制器的输出控制模块和第一旁通控制器的输出控制模块连接，所述第二旁通控制器的输出控制模块分别与互联裸芯的裸芯网络、第二同步控制器和第一旁通控制器的输入控制模块连接；
采用这种互联旁路系统能够以较少的硬件开销换取数据在裸芯间的高速传输，提升了系统运行效率，有利于扩大多裸芯系统的规模。
进一步的，所述输出控制模块包括输出缓存和仲裁器，所述仲裁器用于决定输出数据的优先级；所述输入控制模块包括输入缓存和ID判断单元，所述ID判断单元用于判断数据包的传送路径。
互联裸芯的片间互联旁路系统的通信方法，包括以下步骤：
将输入到互联裸芯的外部数据包存入到输入控制模块的输入缓存中；
输入控制模块的ID判断单元对外部数据包的ID进行判断，若外部数据包的目的地址是互联裸芯则将外部数据传送到互联裸芯的裸芯网络中，若外部数据包的目的地址不是互联裸芯则将外部数据通过旁路通路传送到相应的输出控制模块；
输出控制模块的仲裁器根据优先级对数据包进行依次输出，若输出控制模块同时接收到互联裸芯内部发送的内部数据包和输入控制模块发送的外部数据包，则将互联裸芯内部发送的内部数据包存入到输出控制模块的输出缓存中，将外部数据包先发送，然后发送内部数据包，若输出控制模块没有同时收到内部数据包和外部数据包则不进行仲裁，直接发送数据包。
与现有技术相比本发明具有以下有益效果：
本发明提供的互联裸芯的片间互联旁路系统为跨裸芯传输的数据提供了一条直连通路，使之能够跨过不必要的裸芯网络，实现绕裸芯传输，能够有效降低数据传输延迟、提升数据跨裸芯传输的效率，有利于扩大裸芯的互联规模，且电路结构简单、硬件开销小，使互联裸芯兼具灵活性、可扩展性和通信高效性。
附图说明
图1是互联裸芯的片间互联旁路系统对数据进行旁通的示意图；
图2是互联裸芯的片间互联旁路系统的结构示意图；
图3是输入控制模块的结构示意图；
图4是输出控制模块的结构示意图；
图5是互联裸芯对数据进行传输的示意图。
具体实施方式
现结合附图对本发明作进一步说明。
如图5所示，互联裸芯是一种通用标准裸芯，它能够方便地实现数据传输、接口扩展和裸芯间级联。互联裸芯的核心是其内部的NoD，如图5所示，NoD由网络节点、路由器和传输总线三部分组成，用于数据的路由和传输。互联裸芯的两侧分别设有两个同步控制器，作为互联裸芯与外界的通信接口。同步控制器为外部接口，传统互联裸芯的两个外部接口之间隔着NoD，当数据需要跨过当前裸芯传输时，必须经过其内部的NoD，如图5中虚线箭头所示。
实施例一
如图1至图4所示，互联裸芯的片间互联旁路系统，包括设置在互联裸芯内部的旁路通路、第一旁通控制器和第二旁通控制器，所述第一旁通控制器分别与互联裸芯的第一同步控制器和裸芯网络连接，所述第二旁通控制器分别与互联裸芯的第二同步控制器和裸芯网络连接，所述旁路通路分别与所述第一旁通控制器和所述第二旁通控制器连接，所述第一旁通控制器和所述第二旁通控制器用于数据需要跨当前的互联裸芯时将进入到其中一个的同步控制器中的数据通过旁路通路发送到另一个同步控制器上并输出到该互联裸芯的外部。
本发明的互联裸芯的片间互联旁路系统在互联裸芯的基础上增加了旁路通路和两个旁通控制器，旁路通路通过两个旁通控制器分别与两个外部接口（同步控制器）直接相连，从而能够使数据跨过复杂的NoD传输。旁通控制器用于控制数据的传输。当数据需要跨当前互联裸芯传输时，它首先从一个外部接口进入，传输至该外部接口处的旁通控制器，然后进入旁路通路，经旁路通路发送至另一个外部接口处的旁通控制器，然后传输至该外部接口，最终输出到互联裸芯的外部，如图1中虚线箭头所示。
采用这种互联旁路系统能够以较少的硬件开销换取数据在裸芯间的高速传输，提升了系统运行效率，有利于扩大多裸芯系统的规模。
具体的，如图2至图4所示，所述第一旁通控制器和所述第二旁通控制器均包括输出控制模块和输入控制模块；所述第一旁通控制器的输入控制模块分别与该互联裸芯的裸芯网络、第一同步控制器、第一旁通控制器的输出控制模块和第二旁通控制器的输出控制模块连接，所述第一旁通控制器的输出控制模块分别与该互联裸芯的裸芯网络、第一同步控制器和第二旁通控制器的输入控制模块连接；所述第二旁通控制器的输入控制模块分别与该互联裸芯的裸芯网络、第二同步控制器、第二旁通控制器的输出控制模块和第一旁通控制器的输出控制模块连接，所述第二旁通控制器的输出控制模块分别与该互联裸芯的裸芯网络、第二同步控制器和第一旁通控制器的输入控制模块连接；所述输出控制模块包括输出缓存和仲裁器，所述仲裁器用于决定输出数据的优先级；所述输入控制模块包括输入缓存和ID判断单元，所述ID判断单元用于判断数据包的传送路径。
当外部数据从同步控制器进入输入控制模块时，首先进入输入缓存中，ID判断单元对缓存中的外部数据逐个进行ID判断，即判断当前外部数据的传输目的地址是否位于本互联裸芯内，若是，则将该外部数据传输至互联裸芯的NoD；若否，则将该外部数据传输至相应的旁路通路。
输出控制模块能够同时接收来自该互联裸芯内部NoD和来自旁路通路的数据输入，当两个输入端同时有数据传输请求时，由仲裁器进行仲裁，仲裁方式为优先转发来自旁路通路的数据，而将来自NoD的数据存入到输出缓存中，等待旁路通路的数据转发完毕，再转发输出缓存中的数据。若只有来自NoD的数据传输请求，则直接将其转发。
旁通控制器用于控制在每个同步控制器处数据的输入和输出。数据在输入控制模块和输出控制模块中单向流动。互联裸芯内部设有两条单向的直连数据通路，用于连接两侧同步控制器处的输入控制模块和输出控制模块。设置直连通路的目的是使数据绕开NoD内部的片上网络结构快速地实现跨NoD的传输，这一过程由两个同步控制器侧的输入控制模块和输出控制模块调度实现。
具体工作过程如下：NoP中的每个NoD都具有一个ID编号，每个数据包都携带着其传输目的NoD的ID，当外部数据包传入当前裸芯时，首先将其缓存到输入控制模块的输入缓存中，然后对外部数据包逐个进行ID判断，即判断数据包的目的NoD的ID是否与当前互联裸芯内部的NoD相等，如果不相等，说明该外部数据包需要绕过当前互联裸芯传输，于是将其通过旁路通路送至输出控制模块，否则将该外部数据包送入当前NoD的内部，通过网络进行内部的路由到达最终目的节点。对于输出控制模块，其输入有两个来源，一是来自NoD的内部网络，二是来自旁路通路，当两个输入发生冲突时按照固定优先级进行仲裁，即决定当前输出控制器的输出为来自哪个输入端的数据。为了进一步提升数据跨裸芯传输速度，规定旁路通路中数据优先级最高，即优先转发来自互联裸芯外的外部数据包；仲裁完毕时，输入控制模块的旁路输出端、旁路通路、输出控制模块的内部通路和同步控制器同步器的输入形成了一条直连通路，随着下一个时钟周期到来（数字系统一般以时钟信号为时间单位传输数据），该外部数据包被发送至下一个互联裸芯。当来自旁路通路的数据和来自内部NoD的数据竞争输出控制模块的输出通道时，由于前者优先级更高，于是将后者送到输出控制模块内部的缓存中，等到旁路通路无数据传输时再发送缓存中的数据。若只有来自NoD的数据传输请求，则不再将其存入缓存，而是直接转发。
如图2所示，旁路通路设有两条，分别为第一旁路通路和第二旁路通路，两条旁路通路与其连接的输入控制模块和输出控制模块分别形成了两条独立的数据传输路径：
第一同步控制器→第一旁通控制器的输入控制模块→第一旁路通路→第二旁通控制器的输出控制模块→第二同步控制器；
第二同步控制器→第二旁通控制器的输入控制模块→第二旁路通路→第一旁通控制器的输出控制模块→第一同步控制器。
两条输送路径可以同时工作，提升了数据传输效率。
实施例二
互联裸芯的片间互联旁路系统的通信方法，包括以下步骤：
将输入到互联裸芯的外部数据包存入到输入控制模块的输入缓存中；
输入控制模块的ID判断单元对外部数据包的ID进行判断，若外部数据包的目的地址是该互联裸芯则将外部数据传送到该互联裸芯的裸芯网络中，若外部数据包的目的地址不是该互联裸芯则将外部数据通过旁路通路传送到相应的输出控制模块；
输出控制模块的仲裁器根据优先级对数据包进行依次输出，若输出控制模块同时接收到该互联裸芯内部发送的内部数据包和输入控制模块发送的外部数据包，则将该互联裸芯内部发送的内部数据包存入到输出控制模块的输出缓存中，将外部数据包先发送，然后发送内部数据包，若输出控制模块没有同时收到内部数据包和外部数据包则不进行仲裁，直接发送数据包。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明权利要求的保护范围之内。

Claims (4)

1.互联裸芯的片间互联旁路系统，其特征在于，包括设置在互联裸芯内部的旁路通路、第一旁通控制器和第二旁通控制器，所述第一旁通控制器分别与互联裸芯的第一同步控制器和裸芯网络连接，所述第二旁通控制器分别与互联裸芯的第二同步控制器和裸芯网络连接，所述旁路通路分别与所述第一旁通控制器和所述第二旁通控制器连接，所述第一旁通控制器和所述第二旁通控制器用于数据需要跨当前的互联裸芯时将进入到其中一个的同步控制器中的数据通过旁路通路发送到另一个同步控制器上并输出到互联裸芯的外部。
2.根据权利要求1所述的互联裸芯的片间互联旁路系统，其特征在于，所述第一旁通控制器和所述第二旁通控制器均包括输出控制模块和输入控制模块；
所述第一旁通控制器的输入控制模块分别与互联裸芯的裸芯网络、第一同步控制器、第一旁通控制器的输出控制模块和第二旁通控制器的输出控制模块连接，所述第一旁通控制器的输出控制模块分别与互联裸芯的裸芯网络、第一同步控制器和第二旁通控制器的输入控制模块连接；
所述第二旁通控制器的输入控制模块分别与互联裸芯的裸芯网络、第二同步控制器、第二旁通控制器的输出控制模块和第一旁通控制器的输出控制模块连接，所述第二旁通控制器的输出控制模块分别与互联裸芯的裸芯网络、第二同步控制器和第一旁通控制器的输入控制模块连接。
3.根据权利要求2所述的互联裸芯的片间互联旁路系统，其特征在于，所述输出控制模块包括输出缓存和仲裁器，所述仲裁器用于决定输出数据的优先级；
所述输入控制模块包括输入缓存和ID判断单元，所述ID判断单元用于判断数据包的传送路径。
4.互联裸芯的片间互联旁路系统的通信方法，其特征在于，包括以下步骤：
将输入到互联裸芯的外部数据包存入到输入控制模块的输入缓存中；
输入控制模块的ID判断单元对外部数据包的ID进行判断，若外部数据包的目的地址是互联裸芯则将外部数据传送到互联裸芯的裸芯网络中，若外部数据包的目的地址不是互联裸芯则将外部数据通过旁路通路传送到相应的输出控制模块；
输出控制模块的仲裁器根据优先级对数据包进行依次输出，若所述输出控制模块同时接收到互联裸芯内部发送的内部数据包和输入控制模块发送的外部数据包，则将互联裸芯内部发送的内部数据包存入到输出控制模块的输出缓存中，将外部数据包先发送，然后发送内部数据包，若输出控制模块没有同时收到内部数据包和外部数据包则不进行仲裁，直接发送数据包。
CN202110160495.4A 2021-02-05 2021-02-05 互联裸芯的片间互联旁路系统及其通信方法 Active CN112835848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110160495.4A CN112835848B (zh) 2021-02-05 2021-02-05 互联裸芯的片间互联旁路系统及其通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110160495.4A CN112835848B (zh) 2021-02-05 2021-02-05 互联裸芯的片间互联旁路系统及其通信方法

Publications (2)

Publication Number Publication Date
CN112835848A true CN112835848A (zh) 2021-05-25
CN112835848B CN112835848B (zh) 2023-03-10

Family

ID=75932316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110160495.4A Active CN112835848B (zh) 2021-02-05 2021-02-05 互联裸芯的片间互联旁路系统及其通信方法

Country Status (1)

Country Link
CN (1) CN112835848B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312304A (zh) * 2021-06-04 2021-08-27 海光信息技术股份有限公司 一种互联装置、主板及服务器
CN114615215A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
CN114679423A (zh) * 2022-03-25 2022-06-28 中国电子科技集团公司第五十八研究所 一种面向流控机制的无死锁可扩展互连裸芯架构
CN114996201A (zh) * 2022-07-28 2022-09-02 沐曦科技(成都)有限公司 一种基于Die互连的路由系统
CN115905103A (zh) * 2022-12-01 2023-04-04 电子科技大学 一种跨芯片互联系统及自适应路由方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US20070285113A1 (en) * 1995-10-31 2007-12-13 Texas Instruments Incorporated Fault tolerant selection of die on wafer
JP2014186509A (ja) * 2013-03-22 2014-10-02 Research Organization Of Information & Systems 半導体チップ、半導体チップ接続システム
CN111725198A (zh) * 2020-07-01 2020-09-29 无锡中微亿芯有限公司 通过硅连接层的配置电路实现全可编程的多裸片fpga
CN111737186A (zh) * 2016-10-10 2020-10-02 英特尔公司 多管芯硬件处理器和方法
CN111753481A (zh) * 2020-07-01 2020-10-09 无锡中微亿芯有限公司 利用有源硅连接层平衡延迟的多裸片fpga

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US20070285113A1 (en) * 1995-10-31 2007-12-13 Texas Instruments Incorporated Fault tolerant selection of die on wafer
JP2014186509A (ja) * 2013-03-22 2014-10-02 Research Organization Of Information & Systems 半導体チップ、半導体チップ接続システム
CN111737186A (zh) * 2016-10-10 2020-10-02 英特尔公司 多管芯硬件处理器和方法
CN111725198A (zh) * 2020-07-01 2020-09-29 无锡中微亿芯有限公司 通过硅连接层的配置电路实现全可编程的多裸片fpga
CN111753481A (zh) * 2020-07-01 2020-10-09 无锡中微亿芯有限公司 利用有源硅连接层平衡延迟的多裸片fpga

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312304A (zh) * 2021-06-04 2021-08-27 海光信息技术股份有限公司 一种互联装置、主板及服务器
CN114615215A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
CN114679423A (zh) * 2022-03-25 2022-06-28 中国电子科技集团公司第五十八研究所 一种面向流控机制的无死锁可扩展互连裸芯架构
CN114615215B (zh) * 2022-03-25 2024-04-09 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
CN114679423B (zh) * 2022-03-25 2024-05-10 中国电子科技集团公司第五十八研究所 一种面向流控机制的无死锁可扩展互连裸芯架构
CN114996201A (zh) * 2022-07-28 2022-09-02 沐曦科技(成都)有限公司 一种基于Die互连的路由系统
CN114996201B (zh) * 2022-07-28 2022-09-30 沐曦科技(成都)有限公司 一种基于Die互连的路由系统
CN115905103A (zh) * 2022-12-01 2023-04-04 电子科技大学 一种跨芯片互联系统及自适应路由方法
CN115905103B (zh) * 2022-12-01 2024-05-28 电子科技大学 一种跨芯片互联系统及自适应路由方法

Also Published As

Publication number Publication date
CN112835848B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN112835848B (zh) 互联裸芯的片间互联旁路系统及其通信方法
CN112860612B (zh) 互联裸芯与mpu的接口系统及其通信方法
US10367756B2 (en) Programmable logic device with integrated network-on-chip
US8284766B2 (en) Multi-core processor and method of communicating across a die
CN117235000A (zh) 用于高带宽存储器的可缩放芯片上网络
US8014401B2 (en) Electronic device and method of communication resource allocation
JP4870671B2 (ja) 集積回路及びタイムスロット割当て方法
CN111971648B (zh) 异步多时钟域数据流接合及再同步系统和方法
KR101699784B1 (ko) 버스 시스템 및 그것의 동작 방법
CN112817906A (zh) 互联裸芯的时钟域系统及其管理方法
JP2007532075A (ja) 集積回路及びタイムスロット割当て方法
CN112817905A (zh) 互联裸芯、互联微组件、互联微系统及其通信方法
CN116235469A (zh) 网络芯片和网络设备
CN114679423B (zh) 一种面向流控机制的无死锁可扩展互连裸芯架构
CN112817908A (zh) 裸芯间高速扩展系统及其扩展方法
CN114615215B (zh) 一种支撑片上片间一体化路由的数据包编码方法
Chen et al. ArSMART: An improved SMART NoC design supporting arbitrary-turn transmission
CN105306382A (zh) 一种无缓存noc数据处理方法及noc电子元件
JP2007534052A (ja) 集積回路及びトランザクション撤回方法
CN1507285A (zh) 用fpga器件实现机群交换网络路由芯片的方法
CN114679422A (zh) 一种基于双网络的无死锁多裸芯集成微系统高性能架构
Anjali et al. Design and evaluation of virtual channel router for mesh-of-grid based NoC
CN117716676A (zh) 用于芯片上及封包上的网络中的多维拓扑的路由器架构
Seifi et al. A clustered NoC in group communication
WO2020087248A1 (zh) 多核芯片数据总线布线结构和数据发送的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant