CN114615215B - 一种支撑片上片间一体化路由的数据包编码方法 - Google Patents

一种支撑片上片间一体化路由的数据包编码方法 Download PDF

Info

Publication number
CN114615215B
CN114615215B CN202210299854.9A CN202210299854A CN114615215B CN 114615215 B CN114615215 B CN 114615215B CN 202210299854 A CN202210299854 A CN 202210299854A CN 114615215 B CN114615215 B CN 114615215B
Authority
CN
China
Prior art keywords
data packet
nod
real
destination
routing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210299854.9A
Other languages
English (en)
Other versions
CN114615215A (zh
Inventor
魏敬和
黄乐天
顾林
陈颖芃
高营
鞠虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210299854.9A priority Critical patent/CN114615215B/zh
Publication of CN114615215A publication Critical patent/CN114615215A/zh
Application granted granted Critical
Publication of CN114615215B publication Critical patent/CN114615215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/04—Interdomain routing, e.g. hierarchical routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提出了一种支撑片上片间一体化路由的数据包编码方法，该编码方法在数据包编码中引入了实时地址字段，该字段不仅包含有在当前裸芯级网络中维序路由算法所需的坐标信息，还隐含有封装级网络中环形路由所需的方向信息，既可兼容于传统的片上网络路由器，又可支撑片上片间的两级路由。该编码方法在数据包头微片目的地址字段引入了裸芯级网络编号作为跨片旁路机制的判别信息，配合相关电路可实现借助旁路的高效跨片传输，降低跨片传输的延迟。

Description

一种支撑片上片间一体化路由的数据包编码方法
技术领域
本发明涉及片间互连通信系统中数据传输的技术领域，尤其是指一种支撑片上片间一体化路由的数据包编码方法。
背景技术
随着数字集成电路的发展，片上系统(System on Chip，SoC,指将多个功能模块集成到同一个硅片上)几乎已经成为了实现高性能系统的必要方案，生产厂商通过不断扩大SoC的规模来满足用户对产品性能的需求。然而，受到加工工艺等因素的限制，摩尔定律(即集成电路上可容纳的晶体管数目每经约24个月增加一倍的规律)正在逐渐失效，这使得在单个硅片上扩大集成电路规模的成本和开发周期变得极高。
未来集成电路将朝多裸芯(Die)集成方向发展，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。裸芯级网络(Network-on-Die,NoD)是包含高速片上网络与扩展总线的裸芯。封装级网络(Network-on-Package，NoP)是由多个NoD级联实现，用于支持多个裸芯间的数据传输。
在NoP运行过程中，会有大量的数据基于特定的路由方法在NoD上或者是跨裸芯地传输，而在进行跨裸芯传输时需要借助旁路电路以降低传输延迟。因而需要一种数据包编码方法来支撑这种片上(指NoD内)片间(指互连裸芯间)的高效数据传输。Xiao、Guo等人在"NeuronLink:An Efficient Chip-to-Chip Interconnect for Large-Scale NeuralNetwork Accelerators"(IEEE Transactions on Very Large Scale Integration(VLSI)Systems PP.99(2020):1-13)一文中有简要提到支撑其高效片上片间互连架构的数据包编码方法，但未提供具体完整的编码形式。而且该互连架构是为神经网络加速器所设计的，不具备跨片旁路传输的功能，因而其数据包编码方法未考虑对跨片旁路传输的支持。随着NoP规模的扩大，不支持旁路的跨片传输延迟会急剧增大，这种数据包编码方法并不适合对跨片传输有需求的封装级网络。
发明内容
为解决上述技术问题，本发明提出了一种支撑片上片间一体化路由的数据包编码方法。所提出的一种支撑片上片间一体化路由的数据包编码方法，是在传统片上网络数据包编码方法的基础上引入了实时地址必要的路由信息，配合关键电路和特定路由算法可实现网格裸芯级网络和双向环形封装级网络的高效数据传输；数据包由若干个微片(Flit)构成，微片分为三种类型，分别是承载路由信息的头微片(HeadFlit)、承载传输数据的体微片(BodyFlit)以及承载数据和校验码的尾微片(BodyFlit)，引入了实时地址、虚拟环路ID字段支持两级路由。
数据包头微片的具体编码形式；网络接口内的打包组件依据来自本地的数据中的地址信息和可配置地址映射表，形成数据包头微片中的路由信息(源地址、目的地址)，实时地址和虚拟环路ID则分别由NoP环形路由算法决定的环形路由方向(顺时针、逆时针)以及虚拟环路路径来确定。所述的数据包头微片包含微片头、实时地址、目的地址、源地址、虚拟环路ID以及保留字段；其中实时地址字段由实时目的节点的XY坐标构成，目的地址字段由目的NoDID和最终目的节点的XY坐标构成，源地址字段由源NoD ID和源节点的XY坐标构成。
数据包编码中实时地址字段的定义与功能；所述实时地址字段定义为数据包在当前NoD的目的节点坐标。当数据包已经到达目的NoD时，实时地址字段指示的当前NoD目的节点与目的地址字段指示的节点一致。当数据包还未到达目的NoD时，实时地址字段指示的当前NoD目的节点是该NoD的两个级联节点之一，具体的级联节点直接决定了NoP环形路由的方向。因此，在数据包头微片编码中引入的实时地址不仅包含有在当前NoD中路由计算所需的坐标信息，还隐含有NoP中环形路由所需的方向信息。
在本发明的一个实施例中，数据包编码支持跨片旁路传输的作用机制；所述的数据包编码中通过在目的地址字段引入目的NoD ID来支持跨片旁路传输的功能；数据包通过同步控制器进入互连裸芯后，控制模块将数据包头微片目的地址字段中的NoD ID与当前互连裸芯对应的NoD ID进行比较；若两者不同则启用旁路通路来传输该数据包，否则将数据包传输进NoD内进行后续传输。
本发明的上述技术方案相比现有技术具有以下优点：本发明所述的一种支撑片上片间一体化路由的数据包编码方法，在传统片上网络数据包编码方法的基础上引入了实时地址等必要的路由信息，配合关键电路和特定路由算法能实现网格裸芯级网络和双向环形封装级网络的高效数据传输，解决了如何针对片上片间两级路由进行数据包编码的问题。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明。
图1是本发明数据包具体编码方法的流程图；
图2是本发明所述NoD上的数据包传输路径的示意框图；
图3是本发明所述数据包跨片旁路传输的流程框图；
图4是本发明所述NoP上的数据包传输路径的示意框图。
具体实施方式
本实施例提供一种支撑片上片间一体化路由的数据包编码方法，其中实时地址字段定义为数据包在当前NoD的目的节点坐标，当数据包已经到达目的NoD时，实时地址字段指示的当前NoD目的节点与目的地址字段指示的节点一致；当数据包还未到达目的NoD时，实时地址字段指示的当前NoD目的节点是该NoD的两个级联节点之一，具体的级联节点直接决定了NoP环形路由的方向。因此，在数据包头微片编码中引入的实时地址不仅包含有在当前NoD中路由计算所需的坐标信息，还隐含有NoP中环形路由所需的方向信息。
本发明给出了支撑片上和片间两级路由算法的数据包编码方法。数据在互连网络中通过数据包的形式传输，数据包由若干个微片(Flit)构成，一个完整的数据包由一个头微片、若干体微片以及一个尾微片。微片分为三种类型，分别是承载路由信息的头微片(HeadFlit)、承载传输数据的体微片(Body Flit)以及承载数据和校验码的尾微片(BodyFlit)。本发明提出的数据包编码方法是在传统片上网络数据包编码方法的基础上发展而来，为引入了实时地址、虚拟环路ID字段支持两级路由。
所述的数据包头微片包含微片头、实时地址、目的地址、源地址、虚拟环路ID以及保留字段；其中实时地址字段由实时目的节点的XY坐标构成，目的地址字段由目的NoD ID和最终目的节点的XY坐标构成，源地址字段由源NoD ID和源节点的XY坐标构成。
如图1所示，本发明提出的数据包编码中微片位宽为128位(bit)，每个微片的最高两位为微片头，用于指示微片类型。例如某个微片的最高两位为01则表示该微片为头微片，11和10则分别表示体微片和尾微片。体微片和尾微片与传统片上网络数据包编码方式基本一致，本发明主要在头微片处引入了新字段以支持片上片间的一体化路由。
如图1所示，头微片从低位到高位由6位的实时地址、12位的目的地址、12位的源地址、1位的虚拟环路ID、95位的保留字段和2位的微片类型组成。其中，目的地址字段由6位的二进制目的NoD ID、3位的二进制目的节点X坐标以及3位的二进制目的节点Y坐标构成，该字段指示了数据包的最终目的地址，且引入的NoD ID为跨片旁路机制提供了判别信息。源地址字段与目的地址字段类似，由二进制源NoD ID、3位的二进制源节点X坐标以及3位的二进制源节点Y坐标构成，指示了数据包的源地址。虚拟环路ID字段由1位二进制信息来指示数据包应该通过哪一条NoP虚拟环路进行片间(互连裸芯间)的传输。如图1所示的数据包编码方法可支持的最大NoP节点为64，最大NoD节点为64。
实时地址字段定义为数据包在当前NoD的目的节点坐标。根据实时地址字段的定义，该字段不必包含NoD ID，仅由3位的二进制X坐标和3位的二进制Y坐标构成。当数据包已经到达目的NoD时，实时地址字段指示的当前NoD目的节点与目的地址字段指示的节点一致。当数据包还未到达目的NoD时，实时地址字段指示的当前NoD目的节点是该NoD的两个级联节点(指通过同步控制器与相邻NoD连接的节点)之一，而具体是哪一个级联节点直接决定了NoP环形路由方向(顺时针或逆时针)。基于上述原因，在数据包头微片编码中引入的实时地址不仅包含有在当前NoD中XY维序路由算法所需的坐标信息，还隐含有NoP中环形路由所需的方向信息。此外，本发明引入的实时地址字段还可与传统路由器兼容，NoD的路由器只需依据实时地址进行计算，而不必针对片上片间的两级路由来设计特定的路由计算模块。
支撑片上片间一体化路由的数据包由NoD路由器的网络接口对来自本地的数据进行编码打包而形成。网络接口内的打包组件依据来自本地的数据中的地址信息和可配置地址映射表，形成数据包头微片中的路由信息(源地址、目的地址)，实时地址和虚拟环路ID则分别由NoP环形路由算法决定的环形路由方向(顺时针、逆时针)以及虚拟环路路径来确定。本发明提出的数据包编码方式在传统数据包编码方式的基础上引入了支撑NoD和NoP两级路由的必要字段，这些字段在数据包传输过程中的具体作用机制如下：首先说明数据包编码在片内的NoD传输时的作用机制，主要包括通过微片头指示微片类型以及通过头微片中的实时地址提供路由信息。来自本地的数据经由网络接口编码打包成数据包后进入到NoD中，路由器根据微片头的信息识别到头微片后，提取头微片中的实时地址字段进行路由计算，然后根据路由计算结果执行后续的路由器操作。
以图2所示的NoD数据包传输路径为例，该数据包依据XY维序路由算法从节点A传输至节点B，并从与节点B的本地端口相连的同步控制器离开该NoD。在这一过程中，路由器便是根据该数据包头微片的实时地址(即节点B的坐标)进行的路由计算，从而引导数据包进行传输。
接着，说明数据包编码在跨片传输时的作用机制。互连裸芯中设置有旁路通路，如图3所示，数据包借助旁路通路进行跨片传输可以降低传输延。数据包编码中通过在目的地址字段引入目的NoD ID来支持跨片旁路传输的功能。数据包通过同步控制器进入互连裸芯后，控制模块将数据包头微片目的地址字段中的NoD ID与当前互连裸芯对应的NoD ID进行比较。若两者不同则启用旁路通路来传输该数据包，若两者相同则用头微片中目的地址字段中的XY坐标覆盖实时地址字段，并在NoD内进行数据包后续的传输。
最后，阐述数据包编码在片间传输时的作用机制。离开NoD前，数据包会到达数据包头微片实时地址指向的节点，该节点的位置直接确定了环路传输的方向(顺时针、逆时针)。离开NoD的数据包将经由同步控制器在片间环路上进行传输，片间环路包含顺时针和逆时针各一条的单向物理环路，每条物理环路设置有分时复用的两条虚拟环路，数据包编码中的虚拟环路ID将指示数据包通过哪一条虚拟环路进行片间的传输。如图4所示，数据包从源NoD经由顺时针方向的第一条虚拟环路传输至目的NoD，这一过程中，数据包编码中起作用的字段为头微片中的虚拟环路ID，该字段配合环路上的控制逻辑选择正确的虚拟环路进行传输。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (3)

1.一种支撑片上片间一体化路由的数据包编码方法，其特征在于：所提出的一种支撑片上片间一体化路由的数据包编码方法，是在传统片上网络数据包编码方法的基础上引入了实时地址必要的路由信息，配合电路和路由算法可实现网格裸芯级网络和双向环形封装级网络的高效数据传输；数据包由若干个微片构成；微片分为三种类型，分别是承载路由信息的头微片、承载传输数据的体微片以及承载数据和校验码的尾微片；引入了实时地址、虚拟环路ID字段支持两级路由；
数据包头微片包含微片头、实时地址、目的地址、源地址、虚拟环路ID以及保留字段；其中实时地址字段由实时目的节点的XY坐标构成，目的地址字段由目的NoD ID和最终目的节点的XY坐标构成，源地址字段由源NoD ID和源节点的XY坐标构成；网络接口内的打包组件依据来自本地的数据中的地址信息和可配置地址映射表，形成数据包头微片中的路由信息，实时地址和虚拟环路ID则分别由NoP环形路由算法决定的环形路由方向以及虚拟环路路径来确定。
2.根据权利要求1所述的一种支撑片上片间一体化路由的数据包编码方法，其特征在于：数据包编码中实时地址字段的定义与功能；所述实时地址字段定义为数据包在当前NoD的目的节点坐标；当数据包已经到达目的NoD时，实时地址字段指示的当前NoD目的节点与目的地址字段指示的节点一致；当数据包还未到达目的NoD时，实时地址字段指示的当前NoD目的节点是该NoD的两个级联节点之一，具体的级联节点直接决定了NoP环形路由的方向；因此，在数据包头微片编码中引入的实时地址不仅包含有在当前NoD中路由计算所需的坐标信息，还隐含有NoP中环形路由所需的方向信息。
3.根据权利要求1所述的一种支撑片上片间一体化路由的数据包编码方法，其特征在于：数据包编码支持跨片旁路传输的作用机制；所述的数据包编码中通过在目的地址字段引入目的NoD ID来支持跨片旁路传输的功能；数据包通过同步控制器进入互连裸芯后，控制模块将数据包头微片目的地址字段中的NoD ID与当前互连裸芯对应的NoD ID进行比较；若两者不同则启用旁路通路来传输该数据包，否则将数据包传输进NoD内进行后续传输。
CN202210299854.9A 2022-03-25 2022-03-25 一种支撑片上片间一体化路由的数据包编码方法 Active CN114615215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210299854.9A CN114615215B (zh) 2022-03-25 2022-03-25 一种支撑片上片间一体化路由的数据包编码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210299854.9A CN114615215B (zh) 2022-03-25 2022-03-25 一种支撑片上片间一体化路由的数据包编码方法

Publications (2)

Publication Number Publication Date
CN114615215A CN114615215A (zh) 2022-06-10
CN114615215B true CN114615215B (zh) 2024-04-09

Family

ID=81867231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210299854.9A Active CN114615215B (zh) 2022-03-25 2022-03-25 一种支撑片上片间一体化路由的数据包编码方法

Country Status (1)

Country Link
CN (1) CN114615215B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118555252A (zh) * 2024-06-07 2024-08-27 北京开源芯片研究院 一种路由方法、系统和电子设备及存储介质
CN118449657B (zh) * 2024-07-08 2024-09-24 浙江大学 基于64b/66b编码的串行级联系统

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753388A (zh) * 2008-11-28 2010-06-23 中国科学院微电子研究所 适用于多核处理器片上和片间扩展的路由及接口装置
CN102420760A (zh) * 2011-12-02 2012-04-18 盛科网络（苏州）有限公司 通过以太网封装包处理头来实现芯片间转发的方法及装置
CN103595627A (zh) * 2013-11-28 2014-02-19 合肥工业大学 基于多播维序路由算法的NoC路由器及其路由算法
CN103618673A (zh) * 2013-11-15 2014-03-05 中国航空无线电电子研究所 一种保障服务质量的片上网络路由方法
WO2017092394A1 (zh) * 2015-12-03 2017-06-08 中兴通讯股份有限公司 数据传输方法及装置
CN112835848A (zh) * 2021-02-05 2021-05-25 中国电子科技集团公司第五十八研究所 互联裸芯的片间互联旁路系统及其通信方法
CN112905520A (zh) * 2021-02-05 2021-06-04 中国电子科技集团公司第五十八研究所 用于互联裸芯的数据传输事件
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113504448A (zh) * 2021-07-26 2021-10-15 电子科技大学长三角研究院(湖州) 一种片上系统的老化检测系统及其检测方法
CN113542941A (zh) * 2021-07-23 2021-10-22 电子科技大学长三角研究院(湖州) 基于片上网络的光纤通道和以太网组网方法
CN113709040A (zh) * 2021-08-31 2021-11-26 中国电子科技集团公司第五十八研究所 一种基于可扩展互联裸芯的封装级网络路由算法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753388A (zh) * 2008-11-28 2010-06-23 中国科学院微电子研究所 适用于多核处理器片上和片间扩展的路由及接口装置
CN102420760A (zh) * 2011-12-02 2012-04-18 盛科网络（苏州）有限公司 通过以太网封装包处理头来实现芯片间转发的方法及装置
CN103618673A (zh) * 2013-11-15 2014-03-05 中国航空无线电电子研究所 一种保障服务质量的片上网络路由方法
CN103595627A (zh) * 2013-11-28 2014-02-19 合肥工业大学 基于多播维序路由算法的NoC路由器及其路由算法
WO2017092394A1 (zh) * 2015-12-03 2017-06-08 中兴通讯股份有限公司 数据传输方法及装置
CN112835848A (zh) * 2021-02-05 2021-05-25 中国电子科技集团公司第五十八研究所 互联裸芯的片间互联旁路系统及其通信方法
CN112905520A (zh) * 2021-02-05 2021-06-04 中国电子科技集团公司第五十八研究所 用于互联裸芯的数据传输事件
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113542941A (zh) * 2021-07-23 2021-10-22 电子科技大学长三角研究院(湖州) 基于片上网络的光纤通道和以太网组网方法
CN113504448A (zh) * 2021-07-26 2021-10-15 电子科技大学长三角研究院(湖州) 一种片上系统的老化检测系统及其检测方法
CN113709040A (zh) * 2021-08-31 2021-11-26 中国电子科技集团公司第五十八研究所 一种基于可扩展互联裸芯的封装级网络路由算法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"NeuronLink: An Efficient Chip-to-Chip Interconnect for Large-Scale Neural Network Accelerators";shanlin Xiao，etc;《 IEEE Transactions on Very Large Scale Integration (VLSI) Systems》>;第28卷(第9期);全文 *
NoC节点编码及路由算法的研究;杨晓强;谭耀东;朱宁洪;韩俊刚;;计算机科学(03);全文 *

Also Published As

Publication number Publication date
CN114615215A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN114615215B (zh) 一种支撑片上片间一体化路由的数据包编码方法
CN101753388B (zh) 适用于多核处理器片上和片间扩展的路由及接口装置
CN1934831B (zh) 通信服务映射的集成电路和方法
US9443561B1 (en) Ring networks for intra- and inter-memory I/O including 3D-stacked memories
CN112835848B (zh) 互联裸芯的片间互联旁路系统及其通信方法
US20140126572A1 (en) Programmable logic device with integrated network-on-chip
CN112905520B (zh) 用于互联裸芯的数据传输事件
US10218581B2 (en) Generation of network-on-chip layout based on user specified topological constraints
CN114760255B (zh) 一种面向多裸芯互连的片上片间一体化网络无死锁架构
CN102387077A (zh) 具有容错功能的热量均衡片上网络路径选择方法
CN117785783A (zh) 宇航高可靠高速互联芯粒
CN102308538B (zh) 报文处理方法及装置
US20230251983A1 (en) Hybrid asynchronous network-on-chip optimized for artificial intelligence workloads
US20200204383A1 (en) Multi-node network with enhanced routing capability
Leng et al. Implementation and simulation of a cluster-based hierarchical NoC architecture for multi-processor SoC
CN115129655A (zh) 用于多处理单元互连加速器系统的拓扑和算法
US11115147B2 (en) Multichip fault management
CN113825202A (zh) 跨芯片处理系统以及其路由方法
CN115905103B (zh) 一种跨芯片互联系统及自适应路由方法
US12105657B2 (en) User signals for data transmission over a bus interface protocol
Baby et al. Network on chip simulator: Design, implementation and comparison of Mesh, Torus and RiCoBiT topologies
Moreira et al. Chronos Link: A QDI Interconnect for Modern SoCs
CN105740089B (zh) 一种基于数据位宽重组的三维片上网络容错电路及其容错方法
Jayan et al. FPGA implementation of an efficient router architecture based on DMC
CN115794703B (zh) 一种基于分段确认的互连裸芯包传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant